ESCUELA POLITÉCNICA NACIONAL

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICACIONES Y REDES DE INFORMACIÓN

PREPARATORIO

SISTEMAS DIGITALES

PRÁCTICA Nº: 06

TEMA: OPERACIONES ARITMÉTICAS BINARIAS.

REALIZADO POR:

Alumno (s): Eduardo Palomo

Fecha de entrega: 2014/11/20

GRUPO: GR7_SD_#1

Firma:

Recibido por:

Observaciones del Profesor: ……………………………..………………………………

Semestre: 2014 – B

74283. P á g i n a 2 | 11 . 7483. Posee compuertas de entrada complementarias. suma complementaria de las entradas y con salida de carry invertida.Operaciones Aritméticas Binarias | PRÁCTICA # 06 TRABAJO PREPARATORIO Objetivos: • Familiar al estudiante con la utilización y funcionamiento de circuitos lógicos combinacionales que realizan operaciones aritméticas binarias. Figura 01: Tabla de Función y Diagrama de pines 7480. bit múltiple y paralelo-aditivo/carry serie. Se caracteriza por estar diseñado para aplicaciones de: media y alta velocidad. tabla de función y distribución de pines de los circuitos integrados: 7480. Consultar las características. Diagrama de Pines Diferente CIRCUITO INTEGRADO 7480 Sumador completo de 1 bit de gran velocidad que implementa tecnología TTL. y el carry resultante (C2) es obtenido del segundo bit. bit múltiple y paralelo-aditivo/carry-serie. Sus salidas expresan la suma. Las salidas de suma están provistas por cada bit. 7482 Sumador completo de 2 bits. 7482. Circuitos Aritméticos MSI Comerciales 7480 Sumador Completo de 1BIT 7482 Sumador Completo de 2BIT 7483 Sumador Completo de 4BIT 74283 igual al 7483. 74183. diseñado para aplicaciones de: media y alta velocidad. I.

pero son compatibles con la familia DTL. se caracterizan por que las salidas de suma. CIRCUITO INTEGRADO 7483 74283 Sumador completo de 4 BITS. P á g i n a 3 | 11 . Figura 04: Tabla de Función y Diagrama de pines 7483. Diseñados para media y alta velocidad. Figura 03: Tabla de Función y Diagrama de pines 7483. se proporcionan para cada BIT y el exceso [carry] resultante [Co] se obtiene del cuarto bit.Operaciones Aritméticas Binarias | PRÁCTICA # 06 Figura 02: Tabla de Función y Diagrama de pines 7482. los circuitos utilizan lógica TTL de alta velocidad y alto fan – out.

Operaciones Aritméticas Binarias | PRÁCTICA # 06 CIRCUITO INTEGRADO 74183 Sumador doble que implementa tecnología TTL compatible con DTL. Equivalente de 75 puertas lógicas y empaquetado en un DIP de 24 pines. P á g i n a 4 | 11 . con o sin acarreo. Consultar las características. de media escala de integración. 74381 y 74382. decremento. resta. en técnicas de almacenamiento de carry para producir las salidas verdaderas de carry y de suma con no más de dos retardos de compuerta. se caracteriza por tener una salida de carry individual desde cada bit para usar en múltiple entrada. tablas de función y distribución de pines de los circuitos integrados: 74181. Este ALU puede realizar todas las operaciones tradicionales de suma. INPUTS Cn B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 A 0 1 0 1 0 1 0 1 OUTPUT Cn+1 Σ 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 Figura 05: Tabla de Función y Diagrama de pines 7483. II. Además hay que notar que son muy rápidos al realizar las operaciones. al igual que operaciones lógicas. CIRCUITO INTEGRADO 74181 Unidad aritmético lógica bit slice implementada como un circuito integrado TTL de la serie 7400.

CIRCUITO INTEGRADO 74381 . Las funciones XOR.74382 Unidades Lógicas Aritméticas son circuitos integrados son Schottky de baja potencia y Generadores de Funciones Schottky que implementan lógica TTL. P á g i n a 5 | 11 .Operaciones Aritméticas Binarias | PRÁCTICA # 06 Figura 06: Tabla de Función y Diagrama de pines 74181. La única diferencia existente entre el 74381 y el 74382 es que uno proporciona salidas de exceso anticipado en grupo mientras que el otro proporciona salidas de exceso y desborde propagado. Figura 07: Diagrama de pines 74381-74382. Ejecutan 8 operaciones aritmética/lógicas binarias en dos palabras de 4-bits. AND y OR de las dos variables Booleanas son proporcionadas sin la necesidad de circuitería externa.

𝐵𝐵𝐵𝐵 Co 0 0 1 1 1 1 1 1 B1 0 0 1 1 0 0 1 1 C1 0 0 1 1 1 1 1 1 B2 0 0 1 1 0 0 1 1 𝑺𝑺𝑺𝑺 = 𝐴𝐴1 ⨁ 𝐵𝐵1 ⨁ 𝐶𝐶𝐶𝐶 𝑪𝑪𝑪𝑪 = 𝐴𝐴1. Construya un sumador de cuatro bits utilizando un semisumador y tres sumadores completos en base a compuertas. III. (𝐴𝐴2 ⨁ 𝐵𝐵2) P á g i n a 6 | 11 . 𝐵𝐵2 + 𝐶𝐶1. Bo 0 0 1 1 Semisumador Ao 0 1 0 1 𝑺𝑺𝑺𝑺 = 𝐴𝐴𝐴𝐴 ⨁ 𝐵𝐵𝐵𝐵 𝑪𝑪𝑪𝑪 = 𝐴𝐴𝐴𝐴. (𝐴𝐴1 ⨁ 𝐵𝐵1) So 0 1 1 0 Co 0 0 0 1 Sumador 01 A1 0 1 0 1 1 1 1 1 S1 0 1 1 0 1 0 0 1 C1 0 0 0 1 0 1 1 1 Sumador 02 A2 0 1 0 1 1 1 1 1 S2 0 1 1 0 1 0 0 1 C2 0 0 0 1 0 1 1 1 𝑺𝑺𝑺𝑺 = 𝐴𝐴2 ⨁ 𝐵𝐵2 ⨁ 𝐶𝐶1 𝑪𝑪𝑪𝑪 = 𝐴𝐴2.Operaciones Aritméticas Binarias | PRÁCTICA # 06 Figura 08: Tabla de Función para selección 74381-74382. 𝐵𝐵1 + 𝐶𝐶𝐶𝐶.

Co 0 0 1 1 1 1 1 1 𝑺𝑺𝑺𝑺 = 𝐴𝐴𝐴𝐴 ⨁ 𝐵𝐵𝐵𝐵 ⨁ 𝐶𝐶𝐶𝐶 𝑪𝑪𝑪𝑪 = 𝐴𝐴𝐴𝐴. 𝐵𝐵𝐵𝐵 + 𝐶𝐶𝐶𝐶. 𝐵𝐵3 + 𝐶𝐶2. (𝐴𝐴𝐴𝐴 ⨁ 𝐵𝐵𝐵𝐵) Bo 0 0 1 1 0 0 1 1 Ao 0 1 0 1 1 1 1 1 So 0 1 1 0 1 0 0 1 C1 0 0 0 1 0 1 1 1 P á g i n a 7 | 11 . IV. Diseñe un circuito sumador paralelo de acarreo anticipado de un solo bit usando compuertas lógicas.Operaciones Aritméticas Binarias | PRÁCTICA # 06 C2 0 0 1 1 1 1 1 1 B3 0 0 1 1 0 0 1 1 Sumador 03 A3 0 1 0 1 1 1 1 1 So 0 1 1 0 1 0 0 1 C3 0 0 0 1 0 1 1 1 BO 0 0 1 1 0 1 U1:A AO 1 𝑺𝑺𝑺𝑺 = 𝐴𝐴3 ⨁ 𝐵𝐵3 ⨁ 𝐶𝐶2 𝑪𝑪𝑪𝑪 = 𝐴𝐴3. (𝐴𝐴3 ⨁ 𝐵𝐵3) 3 2 1 74LS86 U1:B 1 4 3 6 2 5 74LS08 74LS86 A1 B1 1 9 8 10 0 U2:B 74LS86 4 6 U3:A 5 1 3 74LS08 2 U4:A 9 8 1 74LS32 3 10 2 74LS08 74LS86 A2 B2 0 4 6 5 0 U5:A 1 74LS86 3 2 U6:A 1 3 74LS08 2 U4:C 4 6 9 74LS32 8 5 10 74LS08 74LS86 A3 B3 12 1 11 13 1 U5:C 74LS86 9 8 10 U6:B 4 6 74LS08 5 12 11 74LS32 13 74LS08 Figura 09: Diseño sumador de cuatro bits.

P á g i n a 8 | 11 .Operaciones Aritméticas Binarias | PRÁCTICA # 06 1 U1:A 1 3 AO 1 BO 9 74LS86 8 10 1 1 2 U2:B 4 74LS86 6 U3:A 5 1 3 74LS08 1 2 9 8 74LS32 10 74LS08 Figura 10: Sumador con acarreo anticipado. So = C1BoAo + C1Bo Ao + C1Bo Ao + C1BoAo Co = CoBo + AoBo + CoAo CO 1 U5:A 1 2 74LS04 BO 0 U1:A U5:B AO 3 4 1 2 13 12 U3:B 4 0 5 U1:B U5:C 5 6 74LS11 74LS04 6 3 4 5 74LS04 74LS32 6 U3:D S0 12 11 74LS11 13 U1:C 9 10 11 1 74LS32 8 U3:C 9 8 74LS11 10 U4:A 1 2 13 74LS32 12 74LS11 U2:B 4 6 5 U3:A U6:A 1 3 74LS08 1 2 3 9 2 8 C1 0 74LS32 74LS32 10 74LS08 U2:A 1 3 2 74LS08 Figura 11: Sumador con acarreo anticipado compuertas (A – O – N).

Este sumador aceptara como entrada nueve bits que representara dos dígitos BCD más un acarreo a la etapa siguiente.Operaciones Aritméticas Binarias | PRÁCTICA # 06 V. diseñe un sumador de dígitos decimales en código BCD. Entradas BCD A B C D 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 +6 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 BCD2 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 1 BCD1 Y1 0 0 1 1 0 0 0 1 0 1 0 1 1 1 1 1 1 1 Y 1 = AB + AC U1 10 8 3 1 11 7 4 16 13 A1 A2 A3 A4 9 6 2 15 C0 10 8 3 1 U3:A U3:B 1 1 3 3 4 2 6 2 5 11 7 4 16 74LS08 C4 14 74LS32 74LS32 13 A1 A2 A3 A4 S1 S2 S3 S4 0 0 1 9 6 2 15 B1 B2 B3 B4 C0 C4 14 74LS83 0 1 0 0 U2 S1 S2 S3 S4 B1 B2 B3 B4 74LS83 BCD1 0 0 1 0 0 0 BCD2 P á g i n a 9 | 11 . Usando Sumadores binarios de cuatro bits y los módulos que se consideren necesarios.

0 1 1 1 S/R 1 2 4 5 9 10 12 13 1 U2:A 74LS86 3 16 4 7 11 1 0 U1 A4 A3 A2 A1 B4 B3 B2 B1 C0 0 1 3 8 10 6 13 8 1 11 1 0 1 1 0 1 CI 74LS83 U3:A S4 S3 S2 S1 15 2 6 9 14 2 C4 74LS04 U4:A 1 3 1 2 12 13 9 4 5 74LS08 10 2 U6:A 3 1 3 8 10 A4 A3 A2 A1 11 16 4 7 11 U7 S4 S3 S2 S1 74LS83 15 2 6 9 B4 B3 B2 B1 8 13 C0 C4 14 6 74LS86 P á g i n a 10 | 11 . Utilice el circuito integrado 74181. S/R 0 U3:E U2 10 2 23 21 19 U3:F 74LS04 0 9 0 8 1 22 20 18 U4:A 74LS04 1 0 2 U4:B 74LS04 0 3 7 6 5 4 3 8 U3:A 1 3 1 2 U1:B 6 3 8 5 5 6 ? 12 ? 10 ? 8 ? U4:D 74LS04 14 16 17 15 13 U4:E 74LS04 11 U4:F 74LS04 9 74LS04 U3:B 4 1 A=B CN+4 G P 74LS181 74LS04 74LS86 B0 B1 B2 B3 U4:C 9 10 11 13 S0 S1 S2 S3 M 2 1 F0 F1 F2 F3 CN 4 74LS04 U1:A 1 A0 A1 A2 A3 U2(S3) 11 U5:A 1 3 ? 2 4 74LS86 5 0 U1:C 74LS86 74LS04 U3:C 9 6 10 74LS04 74LS86 U1:D U3:D 12 11 13 12 13 74LS04 74LS86 VII. Diseñar un circuito sumador – restador de dos números de cuatro bits en complemento A1.Operaciones Aritméticas Binarias | PRÁCTICA # 06 VI. Diseñar un circuito sumador – restador de dos números de cuatro bits en complemento A2.

Décima Edición.hermoso/sist_digit/documentos/Hoja_caract_CI.unican.es/adoracion. México. pág.es/manzanom/Planantiguo/EDigitalI/Sum_G11_08. • TOCCI.Operaciones Aritméticas Binarias | PRÁCTICA # 06 BIBLIOGRAFÍA: • Sistemas Digitales. CARLOS.net/datasheet/motorola/sn5474ls181. MOSS.uhu.pdf • http://www. WIDMER.chipfind. • http://www. NEAL S. 2007. pago 498.pdf P á g i n a 11 | 11 .foros-fiuba. Capítulo 8. 110. GREGORY L.ar/_media/materias:66:01:acarreo_anticipado. Sistemas Digitales Principios y Aplicaciones. NOVILLO MONTERO.. Pearson Educación.htm • http://personales.com. RONALD J.pdf • http://wiki.