You are on page 1of 21

VLSI 概論

Introduction to VLSI

第二章
CMOS 製程技術

by chiou-kou Tung,IC Design Lab,EE,NCIT


CMOS 製程技術分類
 N 型阱
 P 型阱
 雙阱
 SOI(silicon on insulator)
N 型阱 (N-Well) 的結構
 NMOS 製作在 P 型基底上
 PMOS 製作在 N 型阱上

S G D D G S

n+ n+ p+ p+

waf er N- wel l

P- Substrate
P 型阱 (P-Well) 的結構
 PMOS 製作在 N 型基底上
 NMOS 製作在 P 型阱上
S G D D G S

n+ n+ p+ p+

waf er P- wel l

N- Substrate
雙阱 (Twin-Well) 的結構
 NMOS 製作在 P 型基底上
 PMOS 製作在 N 型基底上
S G D D G S

n+ n+ p+ p+

waf er P- wel l N- wel l

Si - Subst rate
CMOS 製程之加工技術
 摻雜技術 (dopping)
 氧化技術 (oxidation)
 累晶技術 (epitaxial)
 蝕刻技術 (etching)
磊晶技術 (Epitaxial)
 將多晶矽 (Poly) 與金屬 (Al) 作在物
質層上面,多晶矽當作 MOS 之閘
極, Al 當作接線。
分為: (1). 化學氣相累晶法: Poly
(2). 真空鍍膜法: Al
蝕刻技術 (Etching)
 用來規劃摻雜、氧化、累晶所要加工的區域範
圍與位置之技術。
方式: 1.Wet[ 濕式 ] : chemical
(HF :氫氟酸 )
2.Dry[ 乾式 ] :・ plasma( 電漿 )
・ Electron Beam ( 電子束 )
・ Laser( 雷射 )
光阻劑 (Photoresist)
 正光阻劑 (Positive
Photoresist) :抗酸材料在紫外
線照射前為不可溶解,照射後為可
溶解。
 負光阻劑 (Negative
Photoresist) :在紫外線照射前
可溶解,照射後為抗酸材料,不可
溶解。
顯影 (Lithogtaphy)
 定義各物質層蝕刻之位置與範圍
 UV Light( 紫外線 )

 光阻劑

 MASK( 光罩 )
製作 P 阱 (P-Well) 之步驟
1. 以氧化技術在 N 型基底上長氧化層 (SiO2)
2. 塗感光膠 ( 光阻劑 )
(1) 正感光膠 ( 正光阻劑 ) :曝光前難溶解,曝光後
可溶解
(2) 負感光膠 ( 負光阻劑 ) :曝光前可溶解,曝光後
(4)UV照 射
難溶解 ( 外線
紫 )

例: (3)玻 璃 光 (罩具 光 罩 圖)
3. 光罩對準與曝光 Si O
2
(2)塗 感 光 膠
可透光 (1)Si O2

P-wel (阱)
l

(N型
N-Subs t r at )
e 基底 N- Subs t r at e
製作 P 阱 (P-Well) 之步驟
4. 蝕刻與去膠
(1) 清洗感光膠:用有機溶劑
(2) 以氫氟酸清洗 SiO2 但是不會洗掉感光膠

感光膠
Si O
2

P-wel (阱)
l

(N型
N-Subs t r at )
e 基底
製作 P 阱 (P-Well) 之步驟
5. 摻雜 P 型材料,形成 P 型阱

P
Si O2

P- wel l(阱)

N- Subst r at e(N型 基 底)
簡化的 CMOS 製造流程
 先產生 N 型阱和做電晶體的區域(主動區)
 長薄氧化層
 把多晶矽沈積到矽晶片上在定義出多晶矽的圖

 植入 n+ 、 p+ 到 source 的區域或 drain 的區域
和基底的接點
 產生接觸點的窗口,沈積金屬層,同時根據金
屬連接線的圖形做出電路完整連線
良率 (Yield)

晶圓中合格的晶片數目
良率(Y)= 100%
晶片中所有晶片的數目
設計規則 (Design Rule)
 設計規則也可以稱之為佈局規則
,用來規範佈局工程師設計之用
,就是規定某一個物質材料需要
最少的寬度為何、任兩個材質之
間需要多少的間距,才不會使電
路有斷線或是短路之虞,另外就
是規定電晶體通道、電容與接觸
點的大小。
設計規則種類
 micron 規則:直接以規定的尺寸大小標 示之。
 α 與 β 規則:分別定義最小的格線大小 與基
本的物質大小。
 λ- 基礎的規則:由 Mead 與 Conway 兩者 提
出,主要是以單一參 數 λ 來表示物質
的線性 尺寸,
相當於定義了晶 片
生產時的製程解度。
設計規則之目的
 規範佈局工程師 (Layout Engineer)
設計佈局圖之用,使產品有最好的
良率及使用最少的晶片面積。
設計規則之內容
 物質材料層的最小寬度
 兩物質材料層之最小間距
 物質材料層重疊的大小
 MOS 通道大小
 接觸點 (Contact) 大小
Micron 規則 (μ 規則 )
 直接以尺寸大小來標示佈局圖之線
性尺寸,設計規範較複雜。
 優點:可以設計出性能卓越的高密
度晶片。
λ 規則
 以單一參數 λ 來表示物質層的線性
尺寸,簡單明瞭、容易學習,但不
容易達到最佳電路性能及最小面積
之目標。
 優點:製程技術改進時,只要改變
λ 值,不需改變所有尺寸大小