You are on page 1of 238

Creative Commons License Deed
Reconeixement-No comercial-Sense obres derivades 2.5 Espanya

™ Vostè és lliure de:
Copiar, distribuir i comunicar públicament l’obra.

™ Sota els següents condicionants:
Reconeixement.
S’ha de referenciar aquesta obra a Ignacio Blázquez - Enginyeria La Salle
(Estudis Semipresencials).
No comercial.
No es pot utilitzar aquesta obra per a finalitats comercials.
Sense obres derivades.
No es pot alterar, transformar o generar una obra derivada a partir d’aquesta.

• Quan reutilitzeu o distribuïu l'obra, heu de deixar ben clar els termes de la
llicència de l'obra.
• Alguna d'aquestes condicions pot no aplicar-se si obteniu el permís del titular
dels drets d'autor.
• No hi ha res en aquesta llicència que menyscabi o restringeixi els drets morals
de l'autor.

Els drets derivats d'usos legítims o altres limitacions reconegudes per llei no
queden afectats per l'anterior
Això és un resum fàcilment llegible del text legal (la llicència completa) disponible en els idiomes
següents:
Català Castellà Basc Gallec

escrits en llengua catalana (DILL 2008). ISBN: 978-84-935665-9-3 .CRÈDITS ™ Autor: Ignacio Blázquez ™ Editor: Lluís Vicent ™ Coordinació lingüística: Sara Laso ™ Revisió lingüística: Mireia Gabernet ™ Maquetació: Sara Laso ™ Disseny de portada: Marc Segarra Aquesta edició ha comptat amb el suport de l’Agència de Gestió d’Ajuts Universitaris i de Recerca (AGAUR) de la Generalitat de Catalunya en la Convocatòria d’ajuts a l’edició i la difusió de llibres de text o manuals universitaris i llibres cientificotècnics. en suport paper o en suport electrònic.

.

....2 Redimensionament de transistors ...................... 6  1.......................................................................3 L’inversor CMOS ................ 19  1........................................................ 57  SESSIÓ 13 .6 Problemes: Resposta transitòria dels inversors MOS (1)................. 9  1.....4 Capacitats intrínseques del MOSFET ..........3 Problemes: Portes lògiques nMOS i CMOS ................................................................... 27  1.................... 9  SESSIÓ 3 ...........................................3 L’inversor MOS en commutació ..............................................4.........................................................2 Temps de propagació del retard dels inversors nMOS i CMOS .........................................3............3............3.............. 40  SESSIÓ 9 .......................... 5  1..2................................5 Capacitat de sortida dels inversors MOS ............................................................... 13  1............................................................3...................................................................................................4....................................................................................................3 El transistor MOSFET ...................................................................................... 27  SESSIÓ 7 ...........................................................................2..................3. 51  1......................................................................................... 31  SESSIÓ 8 .............................1...................................................1 Els transistors d’efecte de camp ....................................................2 Funció de transferència en contínua de l’inversor MOS ............................................................................................................................................................3...............................................4 Problemes: Funció de transferència en contínua (1) ......................................... 38  1................... 47  SESSIÓ 11 ................................................................................................................................................. 43  SESSIÓ 10 ...................... 37  1..................................................2 Funció de transferència en contínua de l’inversor nMOS amb diferents tipus de càrregues .............................................. 63  1.................... Introducció a la Microelectrònica..................2................................................................................................5 Problemes: Funció de transferència en contínua (2) ................................................................4........................................................4 Portes bàsiques nMOS ...............................................................7 Treball 1‐01: Simulació de la resposta transitòria d’un inversor MOS (opcional) ........................... 69  SESSIÓ 14 ................... 6  SESSIÓ 2 .............................. 47  1...........1.................... 43  1........................................................................ 19  SESSIÓ 5 ..................1........................................ 63  1..........................................8 Problemes: Resposta transitòria dels inversors MOS (2).... 73  1... 57  1....................1 Introducció històrica ......................................................................................................................2........................... 67  1..................... 55  SESSIÓ 12 .....................ÍNDEX SESSIÓ 1 ............................ 13  1............... 15  SESSIÓ 4 ................... 5  1................................ 31  1................2...................................1 Aplicació: Funció de transferència en contínua de l’inversor nMOS amb resistència lineal com  a càrrega ........................................................... 73  1 ....................... 39  1........................................................................................................................................................ 23  SESSIÓ 6 .2 El sistema MOS ..................... 51  1........................................ 23  1................................................................................................................1 Temps de baixada i temps de pujada dels inversors nMOS i CMOS .................................................3 Freqüència màxima i temps de propagació del retard de l’inversor ..........3.................................................................................................................................. 40  1........................................................ 5  1.3.....1 Portes bàsiques CMOS .........................................................................

. 79  2.....2.........................................................3 Conversors A/D ... 119  3...........................................................6 Registres de desplaçament MOS dinàmics ........................................................................................................................................3 Dispositius lògics programables (EPLDs) ................................7 Problemes: Estructures digitals en array ................................................................................................................................. 93  2............... 87  2...............2.......................................................3..3.1..............................................................................SESSIÓ 15 .1.......................6 Conversor A/D integrador de balanceig de càrrega ...........................................................7 Errors........................3 Conversors D/A amb fonts de corrent .......................... 114  SESSIÓ 21 ....1.......... 93  SESSIÓ 19 ......................................5 Conversor A/D integrador de doble pendent ...1........................................ 81  SESSIÓ 16 ..............................................................................................................2................................................................................................................................2................................................................................................................................................... Conversors D/A i A/D ............1...........................................1.......3................................................................ 111  3.... 141  3.....4 FPGAs .... 129  3.......................................................................... Sistemes digitals amb estructura d’Array ...4 Conversor A/D integrador de pendent únic ................................ 126  3...................................................................................................2...............................................2.............................................1 Característiques i especificacions típiques d’un DAC ......................................................................................................... 103  3..................................................................................... 107  SESSIÓ 20 .........................................................................2 Disposicions lògiques programables ......... 141  3......... 89  SESSIÓ 18 ............................4 Conversors D/A segmentats .... 135  3........ 79  2........ 83  2.................... 135  SESSIÓ 25 ........2..................................................................................................... 111  3.... 127  SESSIÓ 23 ........................ 103  3.....................................................................................................................8 Problemes: Conversors D/A (1) ..............................................................................7 Conversors d’elevada precisió ..................1......................... 148  2 ...................................................................................................2...9 Problemes: Conversors D/A (2) ..................................................................................................................................... 125  3.............2 Principis de conversió analògica‐digital ..............3 Conversors A/D integradors: generalitats .............................5 Polarització de les fonts de corrent ............................... 148  3........................1 Principis de conversió digital‐analògica ...................6 Exemples de conversors reals ........................5 Memòria RAM...............................................3........................................................................ 145  3......................................... 129  SESSIÓ 24 ................ 79  2...................................................................... 125  3...................................2 Circuits conversors D/A bàsics ..................... 103  3...............................................3.....................3.. 83  2.......... 141  3.................................................................... 147  3.....................................................................................2................................................. 122  SESSIÓ 22 ...........................................................................................1 Memòria ROM ..................................................... 111  3............................1.. 79  2.................................................................3...................................1 Sistemes digitals amb estructura d’Array .............................................. 87  2.. 146  3..................................................... 143  SESSIÓ 26 ............................................... 103  3........................2 Tècniques de conversió A/D ...........................................................2... 145  3............................................................... Conversors A/D ..................... 85  SESSIÓ 17 .................................................................... característiques i aplicacions dels conversors integradors ......................1 Característiques i especificacions típiques d’un ADC ..1 Introducció ....... 119  3................................................................................1...

................................... 155  SESSIÓ 28 ..................2........3...............................1 Característiques i model del tiristor ............. 211  4............................................ 177  4........................................ 172  4.........2 Commutació forçada: autocommutació ..3....................................................................................................................................................... 211  4............3 El transistor bipolar de potència .......4............................................................................................................3.................5..................................................................................................................................................6 Problemes: Transistors bipolars de Potència ......2 El diode de potència ............3 Control d’excitació de base del transistor bipolar de potència ........................................ 183  4..................................... 177  4.............................1...........................................................................................9 Conversors A/D d’aproximacions successives ................................12 Problemes: Conversors A/D (1) ...................................... 154  3. 223  3 .. 189  SESSIÓ 34 ..... 151  3...................................... 198  SESSIÓ 35 .................................... 186  SESSIÓ 33 ................................................................2......................................................................... 219  4...... 195  4........................................................................................................................ 151  3. 221  SESSIÓ 39 ..............................4............................................................................4 El tiristor ...............................13 Problemes: Conversors A/D (2) ......................................................................................................................................2..............3 Tipus de circuits electrònics de potència .................2 Dispositius semiconductors de potència ....... 153  3.............................................................3............ 163  3...................................................3.......................3......... 171  4.......................................................................................................3.......................1 Característiques en contínua del transistor bipolar de potència .........................8 Conversors A/D de rampa digital .......... 163  SESSIÓ 30 ...........................4 Limitacions de sobrecorrents i sobretensions ...............................3.................... 201  4..................................1 Electrònica de Potència.............................. 207  SESSIÓ 37 ....................................................................2............1........................................................... 157  3........................................................................ Introducció ..............................................................3 Tipus de tiristors ....................1.................... 205  SESSIÓ 36 .... 211  4.................................................................................SESSIÓ 27 ............3............................... 181  SESSIÓ 32 ..5...................................................................1 Característiques tensió‐corrent dels díodes de potència ......................5 Aïllament dels circuits d’excitació ...........................................................................................................................................................................6 Problemes: Díodes de Potència ....................2 Característiques en commutació del transistor bipolar...................2......... 157  SESSIÓ 29 ................................... 177  4....................................................................................................................................................5 Tècniques de commutació del tiristor ............................................. 171  4...............2 Activació i commutació del tiristor ..................... 179  4............................ Introducció als Sistemes i Dispositius Electrònics de Potència ..........................2 Característiques de recuperació inversa del díode de potència ...... 219  4..........10 Conversors A/D paral∙lel ..... 201  4........ 213  4........................... 171  4............................................. 175  SESSIÓ 31 .......4 Efectes del temps de recuperació inversa ............................................................................................................................ 183  4............................................................................... 204  4.................................................3.......4.. 215  SESSIÓ 38 .........................................................................................11 Conversors A/D sèrie‐paral∙lel .............................................................................5 Associació de díodes en sèrie i en paral∙lel ................................. 207  4......................3 Tipus de díodes de potència .......1 Commutació natural del tiristor ........................ 195  4.........................................................3.... 219  4............ 195  4...............................................1.............................................................2..........3.............................. 189  4.....................................

.......................................... 226  BIBLIOGRAFIA BÀSICA ....... 229  GLOSSARI .......3 Commutació impulsada ....5..................................................... 231  4 ................................................................................ 223  4............4 Commutació polsada ressonant ...................................................................................................................4................................................5..................................................... 229  BIBLIOGRAFIA COMPLIMENTÀRIA ............................................................

1. en els quals es basen la majoria dels sistemes digitals d’avui. l’estructura MOS. Evolució dels Circuits Integrats Des de la creació del transistor fins avui. i en el seu comportament davant de diferents tipus de polarització. en els quals revisarem l’evolució dels sistemes digitals integrats i les característiques principals dels transistors d’efecte de camp (FET). ha estat deguda a una constant innovació tecnològica i en les metodologies de disseny i simulació dels sistemes. Aquesta evolució. 5 . que els fan preferibles davant altres tipus de dispositius per certes aplicacions digitals integrades. Ens centrarem en l’estructura base dels transistors MOSFET. l’evolució dels circuits integrats (CIs) ha estat espectacular. Introducció a la Microelectrònica 1. per tal d’entendre després el comportament d’aquests transistors. traduïda en un increment constant del nombre de transistors per xip. CONTINGUTS En aquesta sessió veurem tres apartats del tema actual. base dels transistors MOSFET.SESSIÓ 1 ™ ™ ™ ™ ™ ™ ™ Nom: L’estructura MOS Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] ƒ [Blázquez1998] o Bibliografia complementària: ƒ [Uyemura1988] OBJECTIUS En aquesta sessió veurem una breu introducció al món de la microelectrònica i analitzarem l’estructura MOS (Metall-Òxid-Semiconductor).1 Introducció històrica En aquest apartat veurem de forma resumida l’evolució dels sistemes digitals integrats durant les últimes dècades.

ƒ [Blázquez1998] pàgines 6-7. emprat també en la implementació d’alguns sistemes digitals integrats. la intermèdia d’òxid i la inferior de semiconductor. característiques principals i estructura bàsica dels transistors MOSFET. ƒ [Kang1999] pàgines 47. 1.1. ƒ [Blázquez1998] pàgines 5-6. 6 .1 Els transistors d’efecte de camp En aquest apartat veurem els tipus.2 El sistema MOS En aquest apartat estudiarem l’estructura i les característiques principals del sistema MOS. nMOS i CMOS. Estructura del sistema MOS Anomenem sistema MOS a una estructura de tres capes superposades: la superior de metall. Cadascun d’aquests materials té les seves propietats elèctriques. parlarem de diferents tecnologies MOS: pMOS. que faran que tot el conjunt es comporti de manera diferent segons com el polaritzem. ƒ [Kang1999] pàgines 1-5.Cada època ha estat marcada per una tecnologia diferent de fabricació de circuits integrats. Els transistors MOSFET tenen una sèrie d’avantatges i d’inconvenients respecte del transistor bipolar (BJT. Segons els tipus de MOSFETs emprats en la fabricació de circuits integrats. i el seu comportament en funció de la polarització aplicada. Bipolar Junction Transistor). El transistor d’efecte de camp: tipus i característiques principals Existeixen dos tipus de transistors d’efecte de camp (FET): el JFET (Junction Field Effect Transistor) i el MOSFET (Metal Oxide Semiconductor Field Effect Transistor). 1. essent aquest més adequat per a la implementació de sistemes digitals integrats. permetent un increment de les seves capacitats i la possibilitat d’implementar aplicacions cada cop més complexes.1.

Si la tensió aplicada en el terminal de porta. Si la tensió VG supera un cert valor. Polarització de l’estructura MOS Si agafem el potencial del substrat (capa semiconductora) com a referència. VG . és negativa. segons la magnitud i polaritat de la tensió aplicada al terminal de porta (capa de metall) trobem diferents comportaments elèctrics de l’estructura MOS. Podem pensar que es tracta de dos "conductors" (capes de metall i de semiconductor) aïllats per un dielèctric (capa d’òxid).5). Anomenem aquesta regió de funcionament de deplexió o d’empobriment i tant la profunditat de l’anomenada zona de deplexió com la càrrega acumulada en aquesta zona depenen de la magnitud del potencial aplicat en el terminal de porta. ƒ [Kang1999] pàgines 48-51 (figura 3. Si la tensió aplicada en el terminal de porta és positiva i de petita magnitud.1). donant lloc a una capa d’inversió elèctrica (portadors de signe invers als majoritaris en aquest tipus de semiconductor).1). Anomenem a aquesta regió de funcionament d’acumulació o d’enriquiment. ƒ [Uyemura1988] pàgines 4-10 (figures 1.ƒ [Uyemura1988] pàgines 1-3 (figura 1. la profunditat de la zona de deplexió ja no augmenta més. C ox . ƒ [Blázquez1998] pàgines 8-9. 1. 61-62. es produeix una deplexió de portadors majoritaris en la superfície del substrat cap a la seva zona inferior. 7 . restant la superfície del substrat sense portadors mòbils de càrrega. Capacitat per unitat d’àrea de l’estructura MOS Una propietat elèctrica important d’aquesta estructura és la capacitat que presenta. 58-59. VTO . a partir de la d’un condensador pla. es produeix una acumulació de portadors majoritaris en la superfície del substrat. ƒ [Kang1999] pàgines 52-55. i podem trobar l’expressió de la tensió llindar necessària en el terminal de porta per que es produeixi. i l’increment de camp elèctric és ara suportat per una acumulació de portadors de càrrega minoritaris del substrat en la seva superfície. 1. ƒ [Blázquez1998] pàgines 7-8.4 i 1.3.2. Això ens permet calcular la capacitat per unitat d’àrea. ƒ [Uyemura1988] pàgines 3-4. Anomenem aquesta regió de funcionament d’inversió. en funció dels paràmetres dels materials que formen l’estructura MOS.

ƒ [Blázquez1998] pàgines 9-11. 8 . essent la nova tensió llindar VT la que teníem en absència de polarització del substrat. la tensió llindar necessària en el terminal de porta per produir la inversió elèctrica canvia. ƒ [Uyemura1988] pàgines 10-11 (figura 1. RESUM En aquesta sessió hem donat una visió general de l’evolució dels circuits integrats durant les últimes dècades i hem estudiat les característiques elèctriques principals de l’estructura metall-òxid-semiconductor en què es basen els transistors MOSFET.6). V TO . ƒ [Kang1999] pàgines 59-60. més un increment que depèn de la tensió de polarització del substrat i de propietats elèctriques de l’estructura MOS. Efectes de la polarització del substrat Si polaritzem el substrat amb una diferència de potencial externa aplicada entre la seva superfície i la seva zona inferior. ƒ [Blázquez1998] pàgines 11.

1. i caracteritzar aquest comportament mitjançant un conjunt d’equacions que ens permetran relacionar el corrent del dispositiu en funció de les diferències de potencial aplicades als seus terminals. OBJECTIUS En aquesta sessió haurem d’entendre el funcionament i comportament dels diferents tipus de transistor MOSFET. els tipus de transistors MOSFET. per poder després analitzar circuits implementats amb aquests tipus de transistors. i l’hem caracteritzada per un conjunt de paràmetres que depenen de la geometria i les propietats dels materials que la formen. les seves regions de polarització i les equacions que relacionen el corrent i les tensions aplicades en aquest dispositiu.1.3 El transistor MOSFET En aquest apartat veurem l’estructura física d’un transistor MOSFET. indicant les diferències en el funcionament dels altres respecte d’aquest. Ens centrarem sobretot en l’estudi i comprensió del comportament del transistor MOSFET de canal n i enriquiment. el funcionament i les equacions bàsiques del transistor MOSFET. diferenciant els diferents tipus: de canal n i de canal p.SESSIÓ 2 ™ ™ ™ ™ ™ ™ ™ Nom: El Transistor MOSFET Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 3 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS Hem estudiat les bases del comportament elèctric de l’estructura metall-òxidsemiconductor en la qual es basa el funcionament dels transistors MOSFET. CONTINGUTS En aquesta sessió estudiarem l’estructura. d’enriquiment (acumulació) i d’empobriment (deplexió). 9 .

MOSFET de canal n (nMOS) i MOSFET de canal p (pMOS) Si el substrat del transistor és de semiconductor tipus p. ƒ [Uyemura1988] pàgines 12-13 (figura 1. la capa d’inversió elèctrica que es produirà en la superfície del substrat.Estructura del transistor MOSFET L’estructura d’un transistor MOSFET es basa en l’estructura metall-òxidsemiconductor. a la qual afegim dues regions laterals de semiconductor força dopat amb impureses de tipus oposats a les de la capa semiconductora.7 i 3. Les regions laterals de semiconductor força dopat defineixen els terminals de drenador (drain) i font (source). i que anomenarem canal. ƒ [Blázquez1998] pàgines 12. sobre tot la longitud (L) i l’amplada (W) del canal. el transistor és de canal p. essent aquests dos terminals intercanviables. ja que. ƒ [Blázquez1998] pàgines 12.139-140 (figures 1. segons el potencial aplicat en el terminal de porta (VG ) . Funcionament L’estructura que hem vist fins ara es correspon a la d’un transistor de canal n i enriquiment (Enhancement Mode MOSFET o E-Mode MOSFET). i la capa semiconductora inferior. ja que influiran de forma decisiva en el comportament elèctric del transistor. sota certes condicions de polarització del transistor.7). ƒ [Uyemura1988] pàgines 12-13.42. ƒ [Kang1999] pàgines 56.24). És important tenir en compte la geometria i les dimensions de les diferents regions. deplexió o inversió que hem estudiat a la sessió anterior. diem que el transistor és de canal n. si el substrat és de material semiconductor tipus n. serà rica en electrons (tipus n). com veurem més endavant. Si agafem com a referència el potencial en el terminal de substrat (V B = 0 ) i suposem que no existeix polarització del substrat (V S = V B = 0 ) . l’estructura MOS queda polaritzada en les regions d’acumulació. Pel contrari. ƒ [Kang1999] pàgines 55. La capa de metall (o polisilici) defineix el terminal de porta (gate) del transistor.17-18. MOSFET de canal n i enriquiment (acumulació). el terminal de substrat (bulk). Si la tensió en el terminal de porta respecte la del terminal de font és inferior a la tensió llindar que produeix la capa d’inversió elèctrica en la superfície del substrat 10 .

En aquestes equacions i en els seus marges de validesa. es produeix una “estrangulació” del canal i el transistor treballa en la zona de saturació. Quan existeix polarització del substrat (VS −VB = VSB ≠ 0) hem de tenir en compte que la tensió llindar passa a ser VT en comptes de VTO . encara que si volem una aproximació millor. Si el transistor està en tall. ƒ [Kang1999] pàgines 66-77. apareix la capa d’inversió a la superfície del substrat. ƒ [Blázquez1998] pàgines 12-14. En funció de la magnitud de la diferència de potencial entre els terminals de drenador i font. que anomenarem canal. Aquest corrent creix amb V DS . Si V DS > VGS − VTO . que el corrent de drenador és nul. es pot obtenir una relació entre el corrent de drenador i les diferències de potencial aplicades entre els terminals del transistor. essent ara possible la circulació de corrent entre els terminals de drenador i font. quan aquest està polaritzat en la seva zona òhmica. apareixen paràmetres que depenen de la geometria i de la tecnologia de fabricació dels transistors. el canal existeix en tota la regió de porta i es comporta de forma semblant (no igual) a la d’una resistència òhmica. la tensió llindar i el factor de modulació en la longitud del canal (λ ) . ƒ [Uyemura1988] pàgines 22-29.8 i 1. i no és possible la circulació de corrent entre els terminals de drenador i font. Si V DS < VGS − VTO . podem considerar que el corrent creix linealment amb la diferència de potencial entre drenador i font.(VGS < VTO ) diem que el transistor està en zona de tall.9). el paràmetre de transconductància del transistor (β ) . Equacions A partir d’un model bidimensional de l’estructura del canal d’un transistor MOSFET i comparant el seu comportament amb el d’una resistència. podem considerar. pel que diem que el transistor està polaritzat en la zona òhmica de les seves característiques. moment a partir del qual podem suposar que el corrent de drenador roman constant amb VDS . fins que s’arriba a la saturació del transistor. MOSFET de canal n i enriquiment (acumulació). VDS . menyspreant els corrents de fuites. 64-66. ƒ [Uyemura1988] pàgines 14-18 (figures 1. 11 . es poden distingir dos comportaments diferents quan existeix canal. Si VGS > VTO . com són el paràmetre de transconductància del procés (k ') . ƒ [Kang1999] pàgines 55-58.

les equacions per un transistor MOSFET d’empobriment són les mateixes que per un transistor d’enriquiment. Això vol dir que hem creat un canal que existeix fins i tot sense tensió aplicada al terminal de porta. RESUM En aquesta sessió hem explicat l’estructura i el funcionament dels diferents tipus de transistors MOSFET i l’hem quantificat mitjançant un conjunt d’equacions que relacionen el corrent de drenador amb les diferències de potencial aplicades al transistor i els seus paràmetres tecnològics i geomètrics. ƒ [Kang1999] pàgines 62-63. fins i tot canviant-la de signe.ƒ [Blázquez1998] pàgines 15-17. MOSFET d’empobriment (deplexió) Mitjançant un procés d’implantació d’ions en la superfície del substrat durant el procés de fabricació del transistor MOSFET podem modificar-ne la tensió llindar. i es pot aconseguir que desaparegui el canal (i es talli el transistor) aplicant en el terminal de porta tensions de polaritat oposades a les que fèiem servir per crear canal en un transistor d’enriquiment o acumulació. ƒ [Blázquez1998] pàgines 18-20. Podem comprovar que. 12 . A aquest tipus de transistor se l’anomena d’empobriment o deplexió (Depletion Mode MOSFET o D-Mode MOSFET). tret del canvi de signe en la tensió llindar.22). ƒ [Uyemura1988] pàgines 35-42 (figura 1.

hem estudiat l’estructura. el funcionament i les equacions dels transistors MOSFET. i introduint un conjunt de punts (voltatges crítics) que ens ajudaran a caracteritzar l’inversor d’una forma senzilla. Funció de transferència en contínua (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En la sessió anterior. per poder. analitzar i comparar diferents configuracions inversores. OBJECTIUS En aquesta sessió començarem a estudiar el circuit digital més bàsic implementat amb transistors MOSFET. comparant-la amb la d’un inversor ideal. 1. distingint entre els diferents tipus de transistors segons el tipus de canal i el signe de la tensió llindar. l’inversor lògic. Voltage Transfer Curve) d’un inversor MOS. CONTINGUTS En aquesta sessió estudiarem la funció de transferència en contínua (VTC. Haurem d’entendre les bases del funcionament d’un inversor nMOS quant a la seva funció de transferència en contínua (relació entre la tensió de sortida i la tensió d’entrada). Funció de transferència en contínua Un inversor ideal es caracteritza per una funció de transferència en contínua amb només dos possibles valors de tensió de sortida iguals als nivells d’alimentació del 13 . en sessions posteriors.SESSIÓ 3 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS.2 Funció de transferència en contínua de l’inversor MOS En aquest apartat estudiarem els conceptes bàsics que ens ajudaran a caracteritzar un inversor MOS qualsevol en funció de la relació entre la seva tensió de sortida i la seva tensió d’entrada. L’inversor ideal.

ƒ [Uyemura1988] pàgines 80-82 (figura 3. on es produirà una caiguda de tensió o no en funció de l’estat del transistor MOSFET. menor tensió de sortida). ƒ [Uyemura1988] pàgines 80. ƒ [Uyemura1988] pàgines 82-84 (figura 3.2). L’inversor nMOS real. pot arribar a ser molt complicada i poc manejable. ƒ [Kang1999] pàgines 142-143. depenent la forma concreta del tipus de transistors emprats i de la seva polarització. 14 . ƒ [Blázquez1998] pàgines 21. Aquests voltatges crítics són cinc: el nivell alt de tensió de sortida (VOH ) . i el nostre objectiu serà analitzar-la per veure l’influencia dels paràmetres dels transistors en la seva forma. ƒ [Kang1999] pàgines 141-142. a l’hora de dissenyar. donades les diferents relacions obtingudes en funció de les zones de treball dels transistors. Voltatges crítics L’expressió de la funció de transferència en contínua. l’estat del qual es controla directament amb la tensió d’entrada. per tal de. Per això es defineixen un conjunt de voltatges crítics que permeten donar una visió simplificada del conjunt de la funció de transferència.3). Vout = f (Vin ). Estructura Un inversor nMOS real s’implementa amb un transistor MOSFET de canal n i enriquiment que fa la funció d’element excitador (driver). ƒ [Blázquez1998] pàgines 21-22. Aquest transistor va acompanyat d’una càrrega (load). intentar aconseguir un inversor el més proper possible a l’ideal. Aquesta funció de transferència és decreixent (a major tensió d’entrada. ƒ [Kang1999] pàgines 143-144.1). Funció de transferència en contínua Un inversor real es caracteritza per una funció de transferència en la qual es pot donar qualsevol tensió de sortida comprés entre els marges d’alimentació del circuit.circuit en funció de si la tensió d’entrada és inferior o superior a la meitat de la tensió d’alimentació. L’inversor nMOS real.82 (figura 3.

1 Aplicació: Funció de transferència en contínua de l’inversor nMOS amb resistència lineal com a càrrega En aquest apartat farem aplicació d’allò que hem vist al apartat anterior. Quan Vin > VTO . ƒ [Uyemura1988] pàgines 83-84 (figura 3. Igualant el corrent del driver en saturació al de la càrrega. ƒ [Uyemura1988] pàgines 84-85. i al principi. Marges de soroll En funció dels voltatges crítics que hem definit anteriorment sobre la funció de transferència. estarà en zona de saturació. Per trobar la funció de transferència d’un inversor nMOS que fa servir com a càrrega una resistència lineal (òhmica).4). També comentarem quins són els paràmetres de l’inversor que més afecten la forma d’aquesta funció de transferència. es defineixen un conjunt de marges de soroll. ƒ [Kang1999] pàgines 146-148. que mesuren la immunitat del nostre inversor al soroll present superposat al senyal útil. A partir del valor de tensió d’entrada corresponent a aquest canvi de polarització del driver. el driver passarà a conducció. obtindrem l’equació del segon tram. Aquesta equació serà vàlida fins que el transistor deixi d’estar saturat i passi a treballar a la zona òhmica (V DS = VGS − VTO ) .el nivell baix de tensió de sortida (VOL ) . ƒ [Blázquez1998] pàgines 23-24. la tensió llindar de l’inversor (Vth ) . com que la tensió de sortida serà gran. aquest estarà en zona òhmica i igualant el corrent de 15 . el nivell baix de tensió d’entrada (V IL ) i el nivell alt de tensió d’entrada (V IH ) .88-89 (figura 3. 1. així com els seus voltatges crítics. començarem per tensions d’entrada petites (Vin < VTO ) de forma que el transistor MOSFET driver estarà en zona de tall. Anàlisi de la VTC Per analitzar la VTC de l’inversor.3). ƒ [Blázquez1998] pàgines 26-27. i igualant els corrents per la càrrega i el driver obtindrem l’equació del primer tram de la VTC. ƒ [Kang1999] pàgines 144-145.2.

ƒ [Blázquez1998] pàgines 23-26. ƒ [Uyemura1988] pàgines 91-96. mentre que VIH és una tensió normalment gran. i la solució del sistema ens dóna el voltatge crític buscat. i podem calcular aquest voltatge a partir de l’equació del segon tram de la VTC fent Vin = Vout = Vth . ƒ [Kang1999] pàgines 151-154. Càlcul dels voltatges crítics de la VTC Pel càlcul de VOH suposarem que VOL <VTO. posarem a l’entrada el valor de VOH trobat anteriorment i. 16 . i de l’equació corresponent a aquest tram podem trobar VOH . Si la hipòtesi no es verifiqués. Aquesta equació forma sistema amb la pròpia equació de la VTC. Pel càlcul de Vth . al final haurem de comprovar les hipòtesis fetes. que ens trobem en el tercer tram de la VTC. hauríem de repetir el procés fent una altra hipòtesi diferent per la zona de treball del transistor driver. vàlid fins que la tensió d’entrada iguali a la tensió d’alimentació. fins que no trobem el valor numèric del voltatge crític en qüestió no podrem verificar. probablement el driver es trobarà en zona òhmica.drenador del driver al de la càrrega obtindrem l’equació de la VTC en aquest tercer i últim tram. Pel càlcul de VOL . ƒ [Kang1999] pàgines 149-150. propera a VTO . Com sempre. és fàcil comprovar que el driver està polaritzat en la seva zona de saturació. i aquest voltatge es troba en el tram de la VTC en el qual el driver està saturat. ƒ [Blázquez1998] pàgines 22-26. la diferenciem per obtenir la derivada i igualar-la a -1. El càlcul dels altres dos voltatges crítics és força semblant. A partir de l’equació del tram corresponent. La diferència és que normalment VIL és una tensió petita. ja que hem de trobar els punts de la VTC amb pendent -1. és a dir. ƒ [Uyemura1988] pàgines 93-96. Això vol dir que ens trobem al primer tram de la VTC. A partir de l’equació corresponent a aquest tram i fent Vin = VOH traurem Vout = VOL . És important que ens adonem que el procés requereix la formulació de certes hipòtesis que. i aquest voltatge es troba habitualment en el tram de la funció de transferència en el qual el driver està polaritzat en la zona òhmica de les seves característiques. si l’inversor és mínimament bo. com que VOH serà un nivell de tensió alt.

per fer després una aplicació a un inversor nMOS que fa servir com a càrrega una resistència lineal.Disseny de la VTC. ƒ [Kang1999] pàgines 154-155. Inconvenients de l’ús d’una resistència lineal com a càrrega Si ens fixem en les equacions dels diferents trams de la VTC veurem que tenim un únic grau de llibertat per modificar la seva forma i el valor dels voltatges crítics. degut a l’elevat valor de resistència òhmica que cal per obtenir una VTC semblant a la de l’inversor ideal. RESUM En aquesta sessió hem explicat com procedir a l’anàlisi de la funció de transferència en contínua d’un inversor nMOS en general i com calcular-ne els anomenats voltatges crítics. Aquest paràmetre fa referència a la relació entre els valors de les resistències que presenten els dispositius càrrega i driver quan estan en conducció: β R L . 17 . L’anàlisi de la influencia d’aquest paràmetre en la forma de la VTC ens porta a la conclusió que cal una gran àrea de silici per implementar l’inversor. ƒ [Uyemura1988] pàgines 97-99. ƒ [Blázquez1998] pàgines 27-28.

18 .

els seus voltatges crítics i establir unes comparacions bàsiques entre els diferents tipus d’inversors. amb diferents possibilitats de polarització. També hem obtingut la VTC d’un inversor nMOS amb una resistència lineal com a càrrega. que serà un altre transistor MOSFET de canal n.2. OBJECTIUS En aquesta sessió analitzarem la funció de transferència en contínua de diferents inversors nMOS en funció del tipus de càrrega emprada. També hem definit un conjunt de voltatges crítics que ens permeten valorar de forma senzilla aquesta funció de transferència i comparar-la ràpidament amb la d’altres inversors. 1.2 Funció de transferència en contínua de l’inversor nMOS amb diferents tipus de càrregues En aquest apartat calcularem i compararem les funcions de transferència en contínua i els voltatges crítics de diferents configuracions inversores nMOS. Haurem de ser capaços de calcular la VTC. Funció de transferència en contínua (2) Tipus: teòrica Format: no presencial Durada: 3 hores Dedicació: 4 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En la sessió anterior hem estudiat l’estructura de l’inversor nMOS i hem vist com obtenir la seva funció de transferència en contínua. 19 .SESSIÓ 4 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS. CONTINGUTS En aquesta sessió estudiarem la funció de transferència en contínua de diferents topologies inversores nMOS segons els diferents dispositius de càrrega emprats. obtingudes modificant el dispositiu càrrega que acompanya el driver de canal n i enriquiment.

ƒ [Blázquez1998] pàgines 29-32. Quan Vin > VTOD . Així. En aquest cas. suposant que el transistor que fa de càrrega sempre es troba polaritzat en la zona òhmica de les seves característiques. també està polaritzat amb una tensió VSBL = Vout . tal com està polaritzat el transistor que fa de càrrega. Per aconseguir-ho.15). En aquest cas. per tensions d’entrada petites (Vin < VTOD ). on l’expressió 20 . ƒ [Kang1999] pàgines 160. podem obtenir els voltatges crítics de forma semblant a com s’ha descrit al apartat anterior. on s’ha tingut en compte que el substrat del transistor càrrega. pel que la seva tensió llindar dependrà de la tensió de sortida (VTL (V out )) . el substrat d’aquest transistor està polaritzat amb una tensió V SBL = Vout . obtindrem també tres equacions pels tres trams de la VTC. igualant els corrents de drenador dels transistors. Igualant el corrent del driver en saturació al de la càrrega també en saturació obtindrem l’equació del segon tram. Inversor nMOS amb MOSFET de canal n i enriquiment no saturat com a càrrega Aquesta configuració té el seu origen en l’intent d’aconseguir un nivell VOH més proper a V DD que l’obtingut amb la configuració anterior.14 i 3. el driver passarà a conducció. ƒ [Uyemura1988] pàgines 101-109 (figures 3. cal polaritzar el transistor càrrega en la zona òhmica de les seves característiques. Aplicant les definicions i treballant amb les equacions dels trams de la VTC adients. podem afirmar que sempre es troba en estat de saturació i. el driver estarà en zona de tall. Aquesta equació serà vàlida fins que el driver deixi d’estar saturat i passi a treballar a la zona òhmica (V DSD = V GSD − V TOD ) . obtindrem l’equació del primer tram de la VTC. i igualant el seu corrent al de la càrrega en saturació. pel que la seva tensió llindar dependrà de la tensió de sortida (VTL (Vout )). Per analitzar la VTC d’aquest inversor procedirem com hem explicat en el cas anterior. i al principi estarà en zona de saturació.Inversor nMOS amb MOSFET de canal n i enriquiment saturat com a càrrega Per analitzar la VTC d’aquest inversor procedirem com hem explicat en el apartat anterior. aquest estarà en zona òhmica i igualant el seu corrent de drenador al de la càrrega obtindrem l’equació de la VTC en aquest tercer i últim tram. a més. A partir del valor de tensió d’entrada corresponent a aquest canvi de polarització del driver. i això ens porta a que la tensió d’alimentació de porta d’aquest transistor ha de ser superior a un valor mínim: VGG ≥ VDD + VTL (VDD ) . al igual que en el cas anterior.

En aquest punt. quan Vin > VTOD el driver passarà a saturació. Independentment de quin canviï primer.16 i 3. el transistor càrrega pot treballar tant en la zona òhmica com en la zona de saturació de les seves característiques. En aquesta configuració. mentre la càrrega romandrà en òhmica. ƒ [Uyemura1988] pàgines 113-119 (figures 3. podem polaritzar aquest tipus de transistor permanentment en conducció sense haver d’introduir cap font d’alimentació addicional. En aquest cas. Els voltatges crítics els podem obtenir de forma semblant a com s’ha explicat en els casos anteriors. aquest estarà en òhmica mentre la càrrega seguirà en òhmica. 21 . Inversor nMOS amb MOSFET de canal n i deplexió com a càrrega Aquesta configuració té el seu origen en l’intent d’aconseguir un nivell VOH V DD sense haver d’introduir una segona tensió d’alimentació (VGG ) proper a en el nostre circuit. si canvia primer la càrrega. on les expressions dels mateixos aniran canviant a mesura que augmenta la tensió d’entrada. el driver estarà en zona de tall i la càrrega en òhmica. pel que la seva tensió llindar dependrà de la tensió de sortida (VTL (Vout )) . Els voltatges crítics els podem obtenir de forma semblant a com s’ha explicat en els casos anteriors. i a l’últim tram de la VTC el driver estarà en òhmica i la càrrega en saturació. Així. en aquest tram tots dos transistors estaran saturats. en funció dels paràmetres dels transistors. a mesura que augmenta la tensió d’entrada poden passar dues coses: que primer canviï de zona de treball el driver o que primer ho faci la càrrega.del corrent del transistor driver anirà canviant a mesura que augmenta la tensió d’entrada.17). Aprofitant que un transistor de deplexió està en conducció (existeix canal) quan VGS = 0 . cosa que farà que en aquest cas la VTC tingui quatre trams en comptes de tres. Les equacions d’aquests trams les obtindrem igualant els corrents de drenador dels transistors. el substrat del transistor càrrega també està polaritzat amb una tensió V SBL = Vout . ƒ [Kang1999] pàgines 160. Si canvia primer el driver en el tram següent. ƒ [Blázquez1998] pàgines 32-36. Per analitzar la VTC d’aquest inversor procedirem com hem explicat en els casos anteriors. En cada cas concret podem deduir el que passa trobant les tensions d’entrada per les quals canvia d’estat cada transistor i mirant quina és menor. per tensions d’entrada petites (Vin < VTOD ) . després ho acabarà fent l’altre.

19 i 3. 22 .ƒ [Kang1999] pàgines 161-167. ƒ [Uyemura1988] pàgines 119-128 (figures 3. RESUM En aquesta sessió hem explicat com procedir a l’anàlisi de la funció de transferència en contínua de les diferents configuracions inversores nMOS que fan servir transistors MOSFET com a càrrega. ƒ [Blázquez1998] pàgines 36-42.20).

OBJECTIUS En aquesta sessió analitzarem l’estructura de l’inversor CMOS i calcularem la seva funció de transferència en contínua i la compararem amb les que havíem obtingut fins ara. 1.3 L’inversor CMOS En aquest apartat veurem l’estructura de l’inversor CMOS i el seu funcionament.2. CONTINGUTS En aquesta sessió estudiarem l’estructura i la funció de transferència en contínua de l’inversor CMOS.SESSIÓ 5 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS. un transistor de canal p pot estar polaritzat en diferents regions de funcionament: tall. i acabarem calculant la funció de transferència en contínua d’aquest inversor i els seus voltatges crítics. essent les diferències més significatives que ara el corrent surt 23 . El transistor MOSFET de canal p i enriquiment. i en calcularem els voltatges crítics. òhmica i saturació. Veurem quins paràmetres dels transistors afecten i de quina forma a la VTC d’aquest inversor. Funció de transferència en contínua (3) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En les sessions anteriors hem estudiat les diferents topologies inversores nMOS i hem calculat les seves funcions de transferència en contínua i els seus voltatges crítics. També analitzarem els paràmetres de l’inversor que n’afecten el disseny. La deducció de les equacions que relacionen el corrent de drenador i les tensions aplicades en els terminals d’aquest tipus de transistors és idèntica a la que vam fer en el cas dels transistors de canal n. Equacions Igual que succeïa en un transistor de canal n.

ƒ [Uyemura1988] p142-p145 (figura 3. Estructura L’inversor CMOS fa servir un transistor MOSFET de canal n i un altre de canal p. ƒ [Kang1999] pàgines 76-77. ƒ [Blázquez1998] pàgines 44. mentre que el tram central és pràcticament vertical. Voltatges crítics de la VTC. ƒ [Blázquez1998] pàgines 42-43. β n β p . la qual cosa fa que sigui l’inversor que ens dóna la VTC més semblant a la d’un inversor ideal.27). Les equacions de cada tram es poden treure de la mateixa forma en que procedíem per obtenir les dels inversors nMOS. essent la característica més important que VOL = 0 independentment de la relació entre els paràmetres de transconductància dels transistors.pel terminal de drenador i que totes les tensions tenen polaritat oposada a les que observàvem en el transistor de canal n.24). 142-143 (figura 3.26). ƒ [Uyemura1988] pàgines 139-141 (figura 3. L’inversor CMOS. Observem que cap dels dos transistors té el substrat polaritzat. p182-p186. ƒ [Blázquez1998] p44-p45. Ja no té sentit parlar de driver i càrrega. donat que la tensió d’entrada excita directament la porta de tots dos transistors i el comportament és complementari. Funció de transferència en contínua La funció de transferència en contínua d’un inversor CMOS té els trams inicial i final horitzontals. L’inversor CMOS. Disseny de l’inversor CMOS Els voltatges crítics de la VTC d’un inversor CMOS es calculen de la mateixa forma que els dels inversors nMOS. l’altre ho fa menys i viceversa. a mesura que un condueix més. ƒ [Kang1999] pàgines 172-173. és a dir. 24 . ƒ [Kang1999] p173-p179. ƒ [Uyemura1988] pàgines 137-139.

179-182. RESUM En aquesta sessió hem estudiat l’estructura i funcionament de l’inversor CMOS i hem calculat la seva funció de transferència en contínua. VTOn = VTOp i β n = β p ƒ [Kang1999] pàgines 175.Podem observar que la funció de transferència de l’inversor CMOS es pot apropar molt a la de l’inversor ideal. i que es pot dissenyar un inversor anomenat “simètric” fent . 25 . ƒ [Blázquez1998] pàgines 44-45. així com els seus voltatges crítics. ƒ [Uyemura1988] pàgines 145-148.

26 .

SESSIÓ 6 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS.2. OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’analitzar la funció de transferència en contínua dels diferents tipus d’inversors nMOS. Funció de transferència en contínua (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] ƒ [Blázquez2000] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En les sessions anteriors hem establert els principis teòrics del càlcul de la funció de transferència en contínua de les diferents topologies inversores nMOS i del càlcul dels seus voltatges crítics. El procés presenta els paràmetres següents: VDD = 10 V VTO = 3 V 2 φ F = 0'6 V k ' = 20 μA / V 2 27 γ = 0'53 V 1 2 . CONTINGUTS 1.4 Problemes: Funció de transferència en contínua (1) Problema 1-01 Enunciat Es vol dissenyar un inversor nMOS fent servir com a càrrega un transistor MOSFET d’enriquiment treballant en mode no saturat. i també a l’hora de dissenyar un inversor que compleixi unes determinades especificacions quant al valor dels voltatges crítics de la seva VTC.

28 . d’on s’obté: ID = IL _ βD 2 [2( V GS D . V DS L < V GS L .V T L ( V out ) ) V DS L .V T L ( V out ) _ V DD < V GG .a) Calculeu el menor valor possible de VGG necessari per aconseguir VOH = VDD Suposeu que es fixa VGG = 15 V b) Deduïu una expressió pel valor de β R en funció de VOL Calculeu el valor de β R necessari per obtenir VOL ≤ 0'5 V .V T L ( V out ) _ V DD < V GG . cal que. trobeu els valors màxim i mínim del paràmetre de polarització del substrat (γ ) per tal de complir les especificacions desitjades.V 2DS D ] = De l’expressió anterior es pot aïllar β R VOL βL 2 [2( V GS L estarà .V T L ( V out ) El valor mínim de VGG l’obtindrem de l’expressió anterior.V T L ( V out ) i d’aquí es pot treure una cota pel valor del paràmetre de polarització del substrat. amb Vin = VOH = VDD també en zona òhmica. i per qualsevol valor de VOL inferior a 3 volts. Pas 3 Per aconseguir VOH = VDD . d) Deduïu una expressió per a Vth i calculeu el seu valor. cal que el transistor nMOS que fa de càrrega sempre estigui polaritzat en la zona òhmica de les seves característiques: V DS L < V GS L .V 2DS L ] i calcular el valor necessari per obtenir la demanada. tenint en compte que el pitjor cas es produeix per Vout = VOH = VDD Pas 2 Per a aquest valor de VGG podem garantir que la càrrega està en zona òhmica. el driver. Resolució del problema Pas 1 Per tal d’obtenir VOH = VDD . c) Si β R = 20 .V T D ) V DS D .

Respostes a) VGGmín = 14'32 V b) β R ≥ 18'59 c) 0 ≤ γ ≤ 0'806 V 1 2 d) Vth = 4'48 V .V T ) V OL . es pot comprovar que en aquest punt de la VTC el driver està saturat: ID = IL _ βD 2 ( V GS D . 29 .V OL )2 β R [ 2 ( V DD .V T D )2 = βL 2 [2( V GS L .V OL . Pas 4 Segons la definició d’aquest voltatge crític. però com que el paràmetre de polarització del substrat ha de ser positiu. Vin = Vout = Vth . Problema 1-02 Enunciat Un inversor nMOS presenta els paràmetres següents: VDD = 5 V VTOD = 0'8 V VTOL = − 3'3 V 2 φ F = 0'6 V γ = 0'37 V 1 2 k ' = 28 μA / V 2 β R = 7'7 Calculeu el valor de VOL per a aquest inversor.( V DD . En aquest cas surt un valor negatiu.Per aconseguir VOL < 0'5 V : 2 ] = [ 2 ( V GG . L’equació resultant s’ha de resoldre per mètodes numèrics iteratius.V OL D L i aïllant γ podem obtenir l’altra cota.V T L ( V out ) ) V DS L .V 2DS L ] d’on podem aïllar i calcular el valor de Vth .V T ( V OL ) ]( V DD . agafarem com a cota el zero (aquesta especificació es compleix sempre).V OL ) .

el driver estarà és prou gran. podem obtenir el valor de VOL . Pas 2 Per calcular VOL hem de conèixer VOH en tall. la suposició més lògica és que el driver estigui treballant en la zona òhmica i que la càrrega ho faci en la de saturació. i la càrrega. en zona òhmica. si VOH VOH = VDD = 5 V . per mètodes iteratius. Pas 3 Per Vout = VOL . Pas 4 Abans de donar per acabat l’exercici.Resolució del problema Pas 1 Identifiquem la càrrega de l‘inversor com un transistor MOSFET de canal n (tots els transistors són de canal n per tractar-se d’un inversor nMOS) de deplexió (la seva tensió llindar és negativa).V 2DS D ] = βL 2 ( V GS L . amb la qual cosa obtenim: ID = IL _ βD 2 [2( V GS D .V T L ( V out ) )2 i d’aquí. Respostes VOL = 0'17 V RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre la funció de transferència en contínua dels inversors MOS. amb què traiem . Suposant que VOL < VTOD . En aquestes condicions. hem de posar a l’entrada Vin = VOH = VDD .V T D ) V DS D . 30 . haurem de comprovar que s’acompleixen totes les suposicions fetes en els passos 2 i 3 sobre les zones de treball dels transistors.

VOL i Vth de l’inversor nMOS de la figura. VDD = 5 V VTO = 1 V 2 φ F = 0'6 V γ = 0'39 V 1 2 k ' = 25 μA / V 2 βR = 8 .2. 31 . Dedueixi totes les expressions que utilitzi. 1. Funció de transferència en contínua (5) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] ƒ [Blázquez2000] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’analitzar la funció de transferència en contínua dels diferents tipus d’inversors nMOS.SESSIÓ 7 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS.5 Problemes: Funció de transferència en contínua (2) Problema 1-03 Enunciat Obtenir els valors dels nivells VOH . i també a l’hora de dissenyar un inversor que compleixi unes determinades especificacions quant al valor dels voltatges crítics de la seva VTC.

Vin = Vout = Vth .V TL ( V out )] 2 i la resolució d’aquesta equació ens permet trobar el valor Vout = VOH . Pas 3 Segons la definició d’aquest voltatge crític.V 2DS L ] d’on podem aïllar i calcular el valor de Vth .V 2DS D ] = βL 2 [ 2( V GS L . que comprovarem un cop tinguem el valor de V OL . tant de l’estat del driver en aquest punt com la feta durant el càlcul de VOH .V T D ) V DS D . L’equació resultant s’ha de resoldre per mètodes numèrics iteratius.Resolució del problema Pas 1 Es tracta d’un inversor amb un transistor d’enriquiment saturat com a càrrega (VGSL = VDSL ) . Per calcular VOH fem la hipòtesi de que el driver està en tall (VOL < VTD ) . Això ens porta a 0= βL 2 [V GSL . Igualant els corrents de drenador arribem a: ID = IL _ βD 2 [ 2( V GS D . 32 .V T L ( V out ) ) V DS L . Pas 2 Per calcular VOL posem a l’entrada Vin = VOH i fem la hipòtesi que el driver treballa en la zona òhmica de les seves característiques.V T D ) = βL 2 [2( V GS L . Queda pendent la verificació de la hipòtesi de l’estat del transistor driver. es pot comprovar que en aquest punt de la VTC el driver està saturat: ID = IL _ βD 2 2 ( V GS D .V 2DS L ] De l’expressió anterior es pot trobar VOL i verificar les hipòtesis fetes.V T L ( V out ) ) V DS L .

D’aquesta forma obtenim: ⎝L⎠ canal ⎜ β n = 180μA / V 2 . VOL = 0'34 V .Respostes VOH = 3'51 V . Vth = 1'71 V Problema 1-04 Enunciat Un inversor CMOS alimentat a VDD = 5 V té els paràmetres següents: VTOn = 1 V VTOp = − 2 V 2 φF n = 2 φF p = 0'6 V γ n = 0'4 V 1 2 γ p = 0'8 V 1 2 k ' n = 30 μA / V 2 k ' p = 20 μA / V 2 Wn = 6 μm W p = 6 μm Ln = 1 μm L p = 3 μm Obtenir l’expressió de la funció de transferència Vout = f (Vin ) i els nivells VOH . amb el que VTn = VTOn i VTp = VTOp . 33 . en cap dels transistors d’un inversor CMOS existeix polarització del substrat. trobem els paràmetres de transconductància dels transistors a partir dels paràmetres de transconductància del procés (k ') i de la relació d’aspecte del ⎛W ⎞ ⎟ . Resolució del problema Pas 1 En primer lloc. β p = 40μA / V 2 A més. VOL i Vth .

Pas 2
En el primer tram de la VTC, per a Vin < VTn
òhmica:
In = I p ⇒ 0 =

βp
2

[2 ( V

GSp

,el nMOS està en tall i el pMOS en

- V Tp ) V DSp - V 2DSp

]

que ens porta a Vout = V DD . Aquesta equació es mantindrà fins que el nMOS passi a
conducció, per a Vin = VTn .
Pas 3
Per a Vin lleugerament superior a VTn el nMOS estarà saturat i el pMOS continuarà en
òhmica. Igualant els corrents de drenador, obtindrem l’equació de la funció de
transferència en aquest segon tram, que s’estendrà fins que el pMOS passi a
saturació. Podem trobar la tensió d’entrada corresponent resolent el sistema format
per l’equació de la VTC en aquest tram i la condició de canvi d’òhmica a saturació del
pMOS.
Pas 4
En el següent tram, tots dos transistors estan saturats, i això ens porta a un tram
vertical de la VTC. Per tant, s’ha d’especificar el marge de valor de Vout pels quals és
correcta aquesta equació, i podem trobar el valor final d’aquest marge mirant quan el
nMOS passa de saturació a òhmica.
Pas 5
En el tram següent, el pMOS continua saturat, mentre que el nMOS està en zona
òhmica. A partir dels corrents de drenador trobem l’equació d’aquest tram de la funció
de transferència, que es prolongarà fins que el transistor de canal p es talli, portant-nos
aquest canvi a l’últim tram de la VTC en la qual Vout = 0 .
Pas 6
El càlcul dels punts crítics de la funció de transferència un cop trobada l’equació
d’aquesta és relativament senzill. VOH es troba en el primer tram de la VTC (suposem

VOL < VTn , la qual cosa es complirà sempre en ser VOL = 0 en un inversor CMOS).
Amb el valor de VOH trobat, comprovem que VOL es troba a l’últim tram de la VTC i
que el seu valor corrobora la hipòtesi feta en el càlcul de VOH .
La tensió llindar de l’inversor Vth es troba en el tram vertical de la VTC, i ja hem trobat
la tensió d’entrada corresponent a aquest tram.
Per calcular VIH i V IL hem de resoldre el sistema format per l’equació de la funció de
transferència (segon tram per a V IH i quart tram per a V IL ) i la condició
trobada per a cadascuna d’aquestes equacions.

34

dVout
= −1
dVin

Respostes
VTC:

⎧Vout = 5

2
2
⎪4'5 (Vin − 1) = 2 (3 − Vin )(5 − Vout ) − (5 − Vout )

⎨Vin = 1'64
⎪4'5 2 (V − 1) V − V 2 = (3 − V )2
in
out
out
in

⎪⎩Vout = 0

[

[

]

]

0 ≤ Vin ≤ 1
1 ≤ Vin ≤ 1'64
0'64 ≤ Vout ≤ 3'64
1'64 ≤ Vin ≤ 3
3 ≤ Vin ≤ 5

Punts crítics:

VOH = 5 V , VOL = 0 V i Vth =1'64V.

RESUM
En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis
d’aplicació dels coneixements adquirits sobre la funció de transferència en contínua
dels inversors MOS.

35

36

SESSIÓ 8
™
™
™
™
™
™
™

Nom: L’inversor MOS. Resposta transitòria (1)
Tipus: teòrica
Format: no presencial
Durada: 2 hores
Dedicació: 2 hores
Treball a lliurar: no
Material:
o Bibliografia bàsica:
ƒ [Kang1999]
o Bibliografia complementària:
ƒ [Blázquez1998]
ƒ [Uyemura1988]

PRECEDENTS
En les sessions precedents hem presentat l’estructura i l’operació dels transistors
MOSFET i la caracterització del seu comportament mitjançant les equacions que ens
donen el corrent de drenador en funció de les tensions porta-font, drenador-font i fontsubstrat. També hem presentat l’estructura d’un circuit inversor basat en transistors
MOSFET i hem analitzat les funcions de transferència en contínua (relació entre la
tensió de sortida i la tensió d’entrada) de diferents circuits inversors nMOS i CMOS,
així com el càlcul dels seus anomenats “punts crítics”.

OBJECTIUS
En aquesta sessió presentarem les bases generals de caracterització de la resposta
transitòria o en commutació dels inversors nMOS i CMOS: definirem el temps de
pujada (Rise Time), el temps de baixada (Fall Time) i els temps de propagació del
retard (Propagation Delay Time) i presentarem els circuits de càrrega i descàrrega que
ens ajudaran a obtenir les expressions pel càlcul d’aquests temps.

CONTINGUTS
En aquesta sessió veurem quatre apartats del tema actual, en els quals definirem els
paràmetres de caracterització de la resposta transitòria dels circuits inversors nMOS i
CMOS i els circuits sobre els quals calcularem aquests paràmetres. Tanmateix,
analitzarem i trobarem les expressions dels temps característics de la resposta
transitòria de les diferents topologies inversores nMOS i CMOS.

37

ƒ [Kang1999] pàgines 198-199. Definició del temps de pujada d’un inversor MOS La rapidesa en la resposta d’un inversor en front d’un canvi de nivell alt a nivell baix a la seva entrada la mesurem amb el temps de pujada (t LH ) . 38 . ƒ [Uyemura1988] pàgines 165-166 (figura 4. Aquest temps es defineix a partir de l’evolució del senyal de sortida entre dos nivells determinats i el calculem mitjançant l’anomenat circuit de descàrrega.3 L’inversor MOS en commutació En aquest apartat definirem els paràmetres de caracterització de la resposta en commutació dels inversors MOS. t PLH ) .1. ƒ [Blázquez1998] pàgines 49-50. i això és el que mesurem amb els temps de propagació del retard (t PHL .1). ƒ [Kang1999] pàgines 199-200. i el calculem mitjançant l’anomenat circuit de càrrega. que es defineix de forma semblant al temps de baixada. ƒ [Uyemura1988] pàgines 175-178 (figura 4. ƒ [Kang1999] pàgines 199-200. degut a la capacitat existent en el node de sortida i la limitació en el corrent que és capaç de subministrar l’inversor a aquesta capacitat de sortida (C out ) . ƒ [Uyemura1988] pàgines 158-160 (figura 4. ƒ [Blázquez1998] pàgines 47-49. Definició dels temps de propagació del retard d’un inversor MOS La rapidesa en la resposta d’un inversor no només depèn del temps que triga el senyal de sortida en passar d’un nivell a l’altre.9). també depèn del retard amb el qual es produeix aquesta transició.4). La rapidesa en la resposta d’un inversor en front d’un canvi de nivell baix a nivell alt a la seva entrada es mesura amb el temps de baixada (t HL ) . Definició del temps de baixada d’un inversor MOS Un inversor real no respon instantàniament a una variació del senyal a la seva entrada.

ƒ [Uyemura1988] pàgines 165-173. 182-185. ƒ [Blázquez1998] pàgines 48-49. ƒ [Kang1999] pàgines 206. degut al diferent tipus de transistor MOSFET i a la seva particular polarització. ƒ [Kang1999] pàgines 206-207 (exemple 6. 1. les expressions dels temps de pujada són diferents en funció de la topologia analitzada. tenint en compte les regions de polarització del transistor MOSFET i aplicant la definició de temps de baixada obtenim l’expressió d’aquest temps en funció dels paràmetres del circuit inversor. i en cada topologia la calcularem a partir de l’equació diferencial de càrrega de la capacitat de sortida. 39 . si fem les simplificacions adients. és el mateix: una capacitat que es descarrega a través d’un transistor MOSFET d’enriquiment i canal n (el driver de l’inversor).1 Temps de baixada i temps de pujada dels inversors nMOS i CMOS En aquest apartat calcularem els temps de baixada i de pujada de les diferents topologies inversores nMOS i CMOS fent servir els circuits de càrrega i descàrrega i particularitzant per a cada tipus de càrrega emprada. Per això.2).ƒ [Blázquez1998] pàgines 53-54.3. A partir de l’equació diferencial que descriu la descàrrega d’aquesta capacitat. ƒ [Blázquez1998] pàgines 50-53. 56. p182-185. ƒ [Uyemura1988] pàgines 160-165. tenint en compte el tipus de transistor MOSFET de càrrega (load) de cada configuració i les seves zones de treball durant l’evolució de la sortida. Càlcul dels temps de pujada dels inversors nMOS i CMOS El circuit de càrrega és diferent per a cada topologia. Càlcul del temps de baixada dels inversors nMOS i CMOS El circuit de descàrrega per a totes les topologies inversores. p55-56.

mentre que les expressions dels temps de propagació del retard de nivell baix a nivell alt (t PLH ) seran diferents en funció del tipus de càrrega que faci servir l’inversor. Definició de la freqüència màxima d’un inversor MOS Donat que el comportament d’un inversor no és igual durant la transició de nivell baix a nivell alt que durant la transició de nivell alt a nivell baix (resposta no simètrica). que mesura el retard entre un canvi a l’entrada i un canvi a la sortida del circuit inversor.1. ƒ [Uyemura1988] pàgines 177-179. ƒ [Blázquez1998] pàgines 53-55. 1. doncs. Càlcul dels temps de propagació del retard dels inversors nMOS i CMOS Els temps de propagació es calculen de forma semblant als de pujada i de baixada. definim un concepte que ens permet determinar la freqüència màxima de treball de l’inversor ( f màx ) tenint en compte el comportament d’aquest en totes dues transicions. Així. 40 . l’expressió del temps de propagació del retard de nivell alt a nivell baix (t PHL ) serà la mateixa per a totes les configuracions. ƒ [Uyemura1988] pàgines 172-173. ƒ [Kang1999] pàgines 200-211.3 Freqüència màxima i temps de propagació del retard de l’inversor En aquest apartat definirem dos conceptes que mesuren de forma global el comportament en commutació dels inversors MOS: la freqüència màxima i el temps de propagació del retard d’un inversor MOS. ƒ [Blázquez1998] pàgines 53. 56-57.2 Temps de propagació del retard dels inversors nMOS i CMOS En aquest apartat calcularem els temps de propagació del retard de nivell alt a nivell baix (t PHL ) i de propagació del retard de nivell baix a nivell alt (t PLH ) de les diferents topologies inversores nMOS i CMOS fent servir els circuits de càrrega i descàrrega i particularitzant per a cada tipus de càrrega emprada.3.3. 182-185. tenint en compte les diferències en les definicions d’aquests temps.

Definició del temps de propagació del retard d’un inversor MOS Degut a l’asimetria en la resposta transitòria. 41 . ƒ [Blázquez1998] pàgines 53. necessitem un paràmetre que mesuri el retard global experimentat per un senyal quan passi a través de l’inversor: el temps de propagació del retard t p . ( ) ƒ [Uyemura1988] pàgines 175. RESUM En aquesta sessió hem definit els temps i paràmetres que caracteritzen la resposta transitòria dels inversors MOS i hem calculat les seves expressions per a les diferents topologies inversores nMOS i CMOS.

42 .

4 Capacitats intrínseques del MOSFET En aquest apartat definirem i calcularem una sèrie de capacitats que apareixen en qualsevol transistor MOSFET degudes a la seva estructura.3. Capacitats de solapament Degut a que en el procés de fabricació l’alineament entre les diferents regions que formen el transistor no és perfecte. Resposta transitòria (2) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En l’estudi dels temps que caracteritzen la resposta transitòria dels inversors MOS. Això vol dir que. CONTINGUTS En aquesta sessió veurem com avaluar les capacitats paràsites associades a l’estructura física d’un transistor MOSFET i com afecten a les capacitats que apareixen entre els seus terminals. per conèixer completament la resposta transitòria dels inversors hem de saber avaluar el valor d’aquesta capacitat. OBJECTIUS En aquesta sessió estudiarem l’origen i calcularem les expressions de les capacitats paràsites amb les que contribueix un transistor MOSFET en els nostres circuits digitals. 43 . 1.SESSIÓ 9 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS. hem vist que aquests són proporcionals a la capacitat existent en el terminal de sortida de l’inversor. existeixen uns solapaments entre la pista de polisilici que defineix el terminal de porta i les regions de difusió que defineixen els terminals de drenador i font.

17 i 4. ƒ [Kang1999] pàgines 97-100. multiplicant la capacitat per unitat d’àrea de l’estructura MOS. Com que la concentració d’impureses acceptores o donadores d’electrons és diferent en la zona plana inferior i en les parets laterals. ƒ [Uyemura1988] pàgines 197-199 (figura 4. El valor d’aquestes capacitats de buidament varia amb la tensió de polarització inversa de la unió pn.16). aquesta capacitat distribuïda al llarg de tota la regió del canal la descompondrem en un conjunt de capacitats discretes: C gd . ƒ [Kang1999] pàgines 103-108.Aquests solapaments contribueixen a la capacitat que es veu des del terminal de porta amb un valor que es pot calcular a partir de l’expressió de la capacitat d’un condensador pla. per la superfície d’aquestes regions de solapament. ƒ [Uyemura1988] pàgines 199-202 (figures 4. ƒ [Blázquez1998] pàgines 59-60. Capacitats de l’estructura MOS Les capacitats associades a l’estructura MOS depenen de la regió de funcionament del transistor: de si existeix o no canal i de si aquest canal està estrangulat o no. Capacitats de buidament Aquestes capacitats són degudes a la zona de buidament de portadors (zona de càrrega espacial o zona de deplexió) que apareix en les fronteres de les unions pn que es formen entre el substrat i les regions de drenador i font (tipus de semiconductor diferents i amb dopatges també diferents). De fet. C ox .16. El valor de cadascuna d’aquestes capacitats varia en funció dels potencials aplicats als terminals del transistor i. que coincidirà en els nostres transistors amb una possible tensió de polarització del substrat. ƒ [Uyemura1988] pàgines 202-206 (figures 4. però amb valors diferents dels paràmetres elèctrics. calcularem el valor promig d’aquesta capacitat de buidament dins del marge corresponent de variació de tensió. ƒ [Kang1999] pàgines 100-102. Si aquesta tensió varia en un cert marge. Ambdues contribucions es calculen com si es tractessin de condensadors plans. es fa servir el valor màxim que poden arribar a assolir.19). 44 . 4. ƒ [Blázquez1998] pàgines 60-61.16 i 4. per no complicar els càlculs. es diferencien aquestes dues regions en el càlcul de la capacitat total.18). C gs i C gb .

45 . C GD. RESUM En aquesta sessió hem estudiat l’origen i valor de les capacitats paràsites que apareixen en qualsevol transistor MOSFET. la capacitat total portadrenador. per trobar les capacitats en els nusos dels nostres circuits amb transistors MOSFET. i la capacitat total porta-font. CG . promitjades convenientment. juntament amb les de buidament. ƒ [Blázquez1998] pàgines 61-62. degut a la seva estructura de capes i materials semiconductors. Aquestes capacitats són les que farem servir. ƒ [Uyemura1988] pàgines 202. Capacitats totals del transistor MOSFET A partir de les capacitats de solapament i les del sistema MOS es defineixen un seguit de termes totals de capacitat: la capacitat total de porta.ƒ [Blázquez1998] pàgines 62-64. C GS .

46 .

CONTINGUTS En aquesta sessió veurem dos apartats del tema actual en els quals calcularem les capacitats totals a la sortida de les diferents topologies inversores nMOS i CMOS i les contribucions de les línies d’interconnexió entre el nostre inversor i les etapes posteriors. essent aquesta contribució diferent segons la topologia de l’inversor estudiat. les capacitats d’entrada de les portes amb les que carreguem el nostre inversor. que hem de saber avaluar per conèixer de forma completa la resposta transitòria dels nostres sistemes. 47 . Amb això completarem l’estudi de la resposta transitòria dels inversors MOS. i les capacitats associades a les línies d’interconnexió.3.5 Capacitat de sortida dels inversors MOS En aquest apartat veurem com la capacitat a la sortida dels nostres inversors depenen de les contribucions de cada transistor del nostre circuit. Resposta transitòria (3) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Uyemura1988] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Kang1999] PRECEDENTS A la sessió anterior hem definit i calculat les capacitats intrínseques amb les quals contribueix un transistor MOSFET a cada nus d’un circuit digital MOS. 1. OBJECTIUS En aquesta sessió estudiarem com avaluar la capacitat total a la sortida dels nostres inversors nMOS a partir de les contribucions dels transistors del propi inversor.SESSIÓ 10 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS.

Contribució de capacitat d’un transistor MOSFET Cada transistor MOSFET aporta al circuit les capacitats existents entre els seus terminals: la capacitat total porta-drenador (CGD ). com a exemple. ƒ [Kang1999] pàgines 199-200.VOH ) (C dbD + C sbL 48 ) . tret de l’instant de connexió de l’alimentació). segons la polarització externa dels transistors. o bé estan a diferència de potencial constant (mai no circula corrent per elles. De forma semblant podem obtenir les expressions de les capacitats de sortida de la resta de configuracions inversores nMOS. veurem que CGSL està curtcircuitada. que C dbL està a diferència de potencial constant encara que variï Vout . en cas que durant la transició de la tensió de sortida Vout variï el potencial sobre elles. V OH ) C dbD + K (V OL . ƒ [Uyemura1988] pàgines 208-212. ƒ [Blázquez1998] pàgines 64-66. Normalment aquesta tensió coincideix amb la tensió de sortida Vout . Segons el layout de l’inversor. V OH ) C sbL ja que totes aquestes capacitats queden en paral·lel. ens podem trobar que les capacitats de buidament físicament s’implementen com una única regió de difusió. que C sbD està curtcircuitada. o bé són carregades instantàniament pel generador d’entrada (recordem que pel càlcul dels temps que caracteritzen la resposta transitòria dels inversors suposem un senyal esglaó ideal a l’entrada). i el marge de variació va de VOL a VOH . la capacitat total porta-font (C GS ) . en l’esquema circuital d’un inversor nMOS que fa servir com a càrrega un transistor de deplexió. i totes dues es calculen conjuntament. les haurem de promitjar en funció del marge de variació d’aquest potencial. expressant-se la capacitat de sortida de la forma: C out = C GDD + C GDL + K (VOL . Recordem que les capacitats de buidament. i que C GSD és carregada (instantàniament) pel generador ideal aplicat a l’entrada de l’inversor. potser algunes no contribueixen al càlcul de la capacitat de sortida de l‘inversor. l’expressió de la capacitat de sortida pròpia d’aquest inversor (en circuit obert) serà: C out = C GDD + C GDL + K (V OL . ja que o bé estan curtcircuitades. Així. De totes aquestes capacitats. Capacitat de sortida dels inversors nMOS Si ens fixem. la capacitat de buidament drenador-substrat (C db ) i la capacitat de buidament fontsubstrat (C sb ) .

VOH ) Cdbp on hem tingut en compte que els factors de promitjat són diferents per les capacitats de buidament dels transistors de canal n i de canal p. En el cas de l’inversor CMOS. i haurem de tenir en compte el seu valor per avaluar la resposta transitòria del mateix. fixant-nos en l’esquema circuital. CGdriver . la capacitat d’entrada d’aquestes portes s’afegirà a la capacitat pròpia de sortida de l’inversor. Aquestes capacitats d’entrada són importants a l’hora de fer una estimació del fan-out dels inversors. L’expressió de la capacitat de sortida de l’inversor CMOS serà. ƒ [Uyemura1988] pàgines 208-212. ƒ [Uyemura1988] pàgines 208-212. C Gn i C Gp essent la capacitat d’entrada la suma de les dues. A partir de l’esquema circuital dels diferents inversors nMOS podem observar que l’únic terme de capacitat que afecta el càlcul de la capacitat d’entrada és la capacitat total de porta del transistor que fa de driver. ƒ [Blázquez1998] pàgines 64-66. i si volem que l’inversor compleixi unes especificacions quant a la seva resposta transitòria amb un nombre mínim de portes idèntiques connectades a la sortida. Capacitat d’entrada dels inversors nMOS Normalment la sortida dels nostres inversors no restarà en circuit obert. En aquest cas. podem veure que les capacitats que afecten el càlcul de la capacitat d’entrada són les dues capacitats totals de porta del dos transistors de l’inversor. ja que les característiques de funcionament d’aquests es veuen afectades pel valor de la capacitat total en el nus de sortida. haurem de tenir en compte la suma de les capacitats d’entrada de totes aquestes portes. observem que les capacitats que no afecten el càlcul de la capacitat de sortida són: CGSn i CGSp (carregades pel generador ideal d’entrada) i les de buidament C sbn i C sbp (curtcircuitades). doncs: Cout = CGDn + CGDp + K n (VOL . ƒ [Blázquez1998] pàgines 64-66. 49 . sinó que hi connectarem d’altres portes lògiques.En el cas de l’inversor CMOS.VOH ) Cdbn + K p (VOL .

64-65. De vegades aquestes línies d’interconnexió són prou llargues com per que la seva resistència també arribi a ser significativa en la resposta transitòria dels inversors. i l’àrea total que representen aquestes línies d’interconnexió. semblant a la capacitat per unitat d’àrea de l’estructura MOS. tenint en compte les contribucions del propi inversor. en les expressions dels temps característics de la resposta transitòria dels inversors. R LINE . 172. en el cas més general: C LINE = C metall − substrat Àrea metall + C polisilici − substrat Àrea polisilici on Cmetall −substrat i C polisilici−substrat són les capacitats per unitat d’àrea associades a línies d’interconnexió de metall i polisilici respectivament. Per calcular el valor d’aquesta capacitat que aporten les línies d’interconnexió a la capacitat total de sortida d’un inversor MOS. 209-210 (figures 4. i es fa dins d’una mena de constant de temps de càrrega o descàrrega que es pot definir en aquestes expressions. i degut al camp elèctric que apareix entre elles i el substrat. 185. ƒ [Uyemura1988] pàgines 164. de les línies d’interconnexió. presenten una capacitat que pot arribar a ser significativa.Efectes de les línies d’interconnexió Quan a la sortida dels nostres inversors connectem altres portes lògiques. només ens cal el valor de la capacitat per unitat d’àrea associada a l’estructura de capes definida entre les pistes de metall i/o polisilici i el substrat. ƒ [Blázquez1998] pàgines 52-53.21). En aquest cas s’inclou el valor d’aquesta resistència. i de les capacitats d’entrada de les portes que hi connectem. 50 . Aquestes connexions es fan mitjançant pistes de metall i/o de polisilici. hem d’establir connexió elèctrica entre els terminals d’entrada d’aquestes i el de sortida del nostre inversor. i Àreametall i Àrea polisilici les àrees (amplada per longitud) de les línies en qüestió. de forma que podem escriure. RESUM En aquesta sessió hem calculat les expressions de les capacitats totals de sortida dels inversors nMOS i CMOS.3 i 4.

Resposta transitòria (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: Opcional o Bibliografia bàsica: ƒ [Kang1999] ƒ [Blázquez2000] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] ƒ [Tuinenga1988] ƒ Manual de referència del PSpice o Recursos de programari i de maquinari ƒ MicroSim DesignLab Evaluation Software ƒ Pspice.SESSIÓ 11 ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS. MicroSim Corporation 1991 PRECEDENTS En la sessió anterior hem establert els principis teòrics de la resposta transitòria de les diferents topologies inversores nMOS i CMOS i hem obtingut les expressions dels temps que caracteritzen aquesta resposta. CONTINGUTS 1.6 Problemes: Resposta transitòria dels inversors MOS (1) Problema 1-05 Enunciat El procés de fabricació dels transistors de l’inversor de la figura té els paràmetres següents: 51 . OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’analitzar la resposta transitòria dels diferents tipus d’inversors MOS i també a l’hora de dissenyar un inversor que compleixi unes determinades especificacions quant a la seva resposta en commutació. Circuit Analysis User’s Guide.3.

c) Calculeu els temps de propagació del retard t PHL i t PLH d’aquest inversor. trobem els valors corresponents al 10% (V 0 ) i al 90 % (V1 ) de l’excursió del senyal de sortida. ens donen els valors d’aquests nivells de tensió. i substituïm. Podeu fer servir VOL = 0'25 V i VOH = 5 V . (W L )L = 0'65 i C out = 100 fF Si V DD = 5 V . que vam suposar constant durant la resolució de l’equació diferencial i que hem d’avaluar en el punt mig de l’excursió de sortida corresponent a aquest temps.VTOD = 1 V VTOL = − 3'5 V γ = 0'4 V 1 2 2 φ F = 0'6 V k ' = 25 μA / V 2 (W L )D = 4 . Resolució del problema Pas 1 Es tracta d’un inversor nMOS amb un MOSFET de deplexió com a càrrega. en l’expressió del temps de baixada dels inversors nMOS. Pas 3 Procedim de forma semblant amb el càlcul del temps de pujada. en un primer pas hauríem de calcular els valors de VOL i VOH . però en aquest cas. Per tal d’aplicar l’expressió del temps de baixada obtinguda. Pas 2 A partir dels valors de VOL i VOH . : a) Calculeu el temps de baixada t HL d’aquest inversor. és a dir: 52 . b) Calculeu el temps de pujada t LH d’aquest inversor. amb la resta de valors. si bé ara necessitem el valor de la tensió llindar del transistor de deplexió. d) Feu la simulació de la resposta transitòria d’aquest inversor i compareu els resultats amb els obtinguts a la resolució analítica.

procedim igual que amb els temps anteriors.⎛ V + V1 ⎞ VTL = VTL ⎜⎜ 0 ⎟⎟ ⎝ 2 ⎠ . visualitzarem les formes d’ona a l’entrada i a la sortida del inversor. Respostes a) t HL = 9'6 ns b) t LH = 23'5 ns c) t PHL = 0'30 ns i t PLH = 3'08 ns d) Veure la resposta transitòria de l’inversor al gràfic següent: 53 . Pas 5 Per fer la simulació hem de definir el circuit inversor com s’ha explicat en sessions anteriorsi definir un estímul tipus senyal quadrat. que aplicarem a l’entrada del circuit inversor. calculant prèviament el 50% de l’excursió del senyal de sortida (V1 2 ) i avaluant la V tensió llindar del transistor de càrrega en el punt mig entre VOL i 1 2 en el càlcul de t PLH i en el punt mig entre VOH i V1 2 t en el càlcul de PHL. i mesurarem els temps que caracteritzen la resposta transitòria fent servir els cursors. Pas 4 Per calcular els temps de propagació. Per comprovar els resultats.

s’ha de complir n . (W L ) p = 8 54 . Pas 2 També. per tractar-se d’un inversor simètric. hem d’arrodonir als valors sencers següents. d’on podem obtenir una relació entre les relacions d’aspecte amplada/llargada del canal dels transistors de canal n i de canal p. i si substituïm valors.Problema 1-06 Enunciat Dissenyar un inversor CMOS simètric (trobar les relacions d’aspecte amplada/llargada dels transistors) que presenti un temps de propagació inferior a 5 ns quan està alimentat a 5 volts i carregat amb una capacitat d’1 pF a la seva sortida. Respostes (W L )n =4 . . podem treure el valor mínim de (W L )n i (W L) p t p = t PLH = t PHL . El procés de fabricació presenta els paràmetres següents: VTOn = 1 V VTOp = − 1 V k n' = 20 μA / V 2 k 'p = 10 μA / V 2 Dibuixi després els esquemes corresponents a les portes AND i OR CMOS de tres entrades i redimensioni els transistors de forma adequada si han de tenir els mateixos temps de propagació que l’inversor dissenyat. Pas 3 Donat que el procés de fabricació no permet valors no sencers d’aquestes relacions. Resolució del problema Pas 1 β = βp Segons la definició d’inversor CMOS simètric.

1. es pugui llegir el valor dels temps característics de la resposta transitòria de l’inversor. Ha de constar de l’esquema del circuit simulat.CIR). amb la lectura dels cursors. i les gràfiques on. 55 .7 Treball 1-01: Simulació de la resposta transitòria d’un inversor MOS (opcional) Presentar els resultats de la simulació de la resposta transitòria de l’inversor del problema 1-05 (apartat d). el fitxer font de Pspice (.3. RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis i un treball de simulació (opcional) d’aplicació dels coneixements adquirits sobre la resposta transitòria dels inversors MOS.

56 .

OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora de calcular la capacitat de sortida de diferents topologies inversores nMOS i CMOS.SESSIÓ 12 ™ ™ ™ ™ ™ ™ ™ Nom: L’inversor MOS. Resposta transitòria (5) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] ƒ [Blázquez2000] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] ƒ [Tuinenga1988] PRECEDENTS En les sessions anteriors hem establert els principis teòrics del càlcul de les capacitats de sortida de les diferents topologies inversores nMOS i CMOS a partir de les capacitats intrínseques dels transistors MOS.8 Problemes: Resposta transitòria dels inversors MOS (2) Problema 1-07 Enunciat Si considerem un transistor nMOS caracteritzat per: N a = 1015 cm −3 N asw = 2·1016 cm −3 N d = 10 20 cm −3 o x ox = 500 A 57 .3. CONTINGUTS 1. necessària per a l’estudi de la seva resposta transitòria.

i d’altra. Els dos nivells de tensió V1 i V2 fan referència als marges de variació de la tensió inversa de polarització en la unió pn + formada entre les zones de difusió n i el substrat p. Resolució del problema Pas 1 Es tracta d’un transistor MOSFET de canal n del qual ens donen d’una banda paràmetres de la tecnologia de fabricació: N a . L i Y . x ox i x j . Pas 2 Per calcular C ols hem de trobar el valor de C ox . paràmetres del layout: Lo . N asw . Pas 3 El càlcul de C G és ara immediat.x j = 0'5 μm Lo = 0'4 μm W = 6 μm L = 3'2 μm Y = 9 μm V1 = 0'3 V V2 = 5 V Determinar C ols . W . i podem fer servir l’expressió ε C ox = ox x ox −4 2 i amb el valor conegut de arribem a C ox = 6'91·10 F / m . Si substituïm en l’expressió ox ε= de C ols : C ols = C ox W Lo obtenim el valor de C ols . N d . ja que disposem de totes les dades i només hem de substituir en l’expressió: 58 . C G i C av .

⎛ 1 1 ⎞ ⎟φo 2 ⎜⎜ + ⎟ ⎝ Na Nd ⎠ q ε si C jsw = x j ⎛ 1 1 ⎞ ⎟ φ osw 2 ⎜⎜ + ⎟ ⎝ N asw N d ⎠ on els potencials de buidament vénen donats per φo= KT ⎛⎜ N a N d ⎞⎟ KT ⎛⎜ N asw N d ⎞⎟ . Ara ja només ens queda substituir a l’expressió de C av : ( C av = K (V1 . φ osw = ln ln 2 ⎜ n ⎟ ⎜ n2 ⎟ q q i i ⎝ ⎠ ⎝ ⎠ 10 −3 Amb els valors coneguts de ni = 1'45·10 m C jo = 9'75·10 −9 F / cm 2 i C jsw = 2'09 pF / cm i de ε si = 11'8 ε 0 .V 1 ) ⎢⎜ φ o' ⎟ ⎠ ⎝ ⎣⎢ Àrea = W Y Perímetre = 2 (W + Y ) Respostes C ols = 1'66 fF C G = 16'6 fF C av = 6'3 fF 59 1/2 ⎤ ⎛ V ⎞ ⎜ 1+ 1 ⎟ ⎜ φ' ⎟ o ⎠ ⎝ ⎥ ⎥ ⎦⎥ podem arribar a . V 2 ) C jo Àrea + C jsw Perímetre ) on 1/2 ⎡⎛ 2 φ o' V 2 ⎞⎟ ⎢ ⎜ K( V 1 .C G = C ox W L' = C ox W (L + 2 Lo ) Pas 4 Per calcular C av (C jo ) hem de conèixer primer els valors de les capacitats per unitat d’àrea (C ) jsw i per unitat de longitud corresponents a les zones de difusió.V 2 ) = 1+ ( V 2 . Això ho podem fer a partir de les expressions C jo = q ε si .

Problema 1-08 Enunciat Determinar la capacitat de sortida C out d’un inversor nMOS caracteritzat per: Resolució del problema Pas 1 L’expressió de la capacitat de sortida per a aquest tipus d’inversor (nMOS amb DMode com a càrrega) ve donada per: C out = C GD D + C GD L + K( V OL . el qual calcularem de la mateixa forma que en el problema 1-07 Després només hem de substituir a l’expressió de : C GDD CGDD = C old + C gdDmàx = 1 C ox W D Lo + C ox W D L D 2 Pas 3 Per calcular C GDL procedirem de forma semblant. Pas 2 Per calcular C GDD necessitem el valor de C ox .V OH )( C db D + C sb L ) Calcularem cadascun dels termes per separat. fent servir ara: C GD L = C old + C gdLmàx = 1 C ox W L L o + C ox W L L L 2 60 .

calculem els valors de C jsw φ o φ osw . 1/2 ⎤ ⎞ ⎟ ⎟ ⎠ ⎥ ⎥ ⎦⎥ ( C db D + C sb L ) = C jo Àrea + C jsw Perímetre Respostes C out = 3'38 fF RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre la resposta transitòria dels inversors MOS. 61 . Després només hem de substituir a les expressions: 1/2 ⎡⎛ 2 φ o' V OH ⎞⎟ ⎢ ⎜ K( V OH .V OL ) ⎢⎜ φ o ⎠ ⎝ ⎣⎢ ⎛ VOL ⎜ 1+ ⎜ φ o' ⎝ C jo .Pas 4 De forma semblant a com ho vam fer en el problema 1-07. i .V OL ) = 1+ ' ⎟ ( V OH .

62 .

4 Portes bàsiques nMOS Porta NOR nMOS L’esquema d’una porta NOR nMOS de dues entrades (en aquest cas s’ha posat com a exemple l’ús d’un transistor de deplexió com a càrrega) es pot veure a la figura següent: 63 .SESSIÓ 13 ™ ™ ™ ™ ™ ™ ™ Nom: Portes lògiques nMOS i CMOS (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En les sessions anteriors hem estudiat la funció de transferència en contínua i la resposta transitòria de diferents configuracions inversores nMOS i CMOS. així com el sistema per implementar qualsevol sistema combinacional d’un conjunt de variables d’entrada i el redimensionament adequat dels transistors de les portes lògiques per tal de mantenir les característiques elèctriques de l’inversor original. OBJECTIUS En aquesta sessió estudiarem les topologies de les portes lògiques nMOS i CMOS bàsiques i com implementar qualsevol funció combinacional d’un conjunt de variables d’entrada. CONTINGUTS En aquesta sessió veurem tres apartats del tema actual en els que estudiarem les configuracions de les portes NAND i NOR nMOS i CMOS. 1. però els circuits digitals estan formats per portes lògiques més complexes que l’inversor. Veurem com a partir de l’inversor es poden obtenir circuits digitals nMOS i CMOS que implementin funcions lògiques més complexes que ens permetran el disseny i la implementació de qualsevol sistema combinacional.

A i Vin. Això ens dóna que aquesta porta implementa la taula de veritat següent. és a dir.Quan Vin . A i/o in. produint-se caiguda de tensió a la mateixa. podem obtenir Vout ≈ 0 . 64 . els transistors A i B es troben en tall. B estan a nivell baix (VOL < VT ) . essent Vout = V DD sortida està a nivell alt. Si la relació entre els paràmetres de transconductància de la càrrega i dels V V transistors que fan de drivers (A i B) és l’adequada. els transistors A i/o B es troben en conducció. B estan a nivell alt (VOH > VT ) . ƒ [Uyemura1988] pàgines 311-317. ƒ [Blázquez1998] pàgines 67-68. amb el qual no circula corrent per la càrrega. amb el qual circula corrent per la càrrega. . és a dir. la sortida està a nivell baix. que es correspon a la d’una porta NOR: ƒ [Kang1999] pàgines 259-266. la Quan in .

V V Quan in. és a dir. A i/o Vin. 65 . els transistors A i/o B es troben en tall. la sortida està a nivell alt. ƒ [Uyemura1988] pàgines 317-323. ƒ [Blázquez1998] pàgines 68. la sortida està a nivell baix. Això ens dóna que aquesta porta implementa la taula de veritat següent. B estan a nivell alt.Porta NAND nMOS L’esquema d’una porta NAND nMOS de dues entrades es pot veure a la figura següent: Quan Vin . els transistors A i B es troben en conducció. amb el qual circula corrent per la càrrega. B estan a nivell baix. amb el qual no circula corrent per la càrrega. és a dir. A i in . que es correspon a la d’una porta NAND: ƒ [Kang1999] pàgines 266-272. amb el que obtenim Vout = V DD . essent (si la relació entre els paràmetres de transconductància dels transistors és l’adequada) Vout ≈ 0 .

ƒ [Uyemura1988] pàgines 325-331. ƒ [Kang1999] pàgines 281-283. A la figura veiem.Implementació AOI (And-Or-Inverter) d’una funció lògica nMOS Si en els circuits anteriors no considerem la càrrega. essent la càrrega la responsable de la inversió per a formar les lògiques NOR i NAND. els drivers connectats en paral·lel implementen la funció OR. La col·locació de la càrrega negarà la funció implementada (si volem implementar una funció no negada. per exemple. 66 . la seva representació AOI (primer AND. mentre que connectats en sèrie implementen la funció AND. donada una funció lògica nMOS qualsevol. després OR i finalment INVERTIR) l’obtindrem col·locant els transistors drivers en sèrie o en paral·lel segons desitgem multiplicar (AND) o sumar (OR) les variables aplicades a les seves portes. ƒ [Blázquez1998] pàgines 68-69. Així. hem d’implementar la funció negada i col·locar després un inversor. ja que la càrrega ha de ser-hi obligatòriament). la implementació de la funció A (E + F ) + BC .

1. 352-357. ƒ [Uyemura1988] pàgines 344-346. per tant. Això ens dóna que aquesta porta implementa la taula de veritat següent.4. en conducció). que es correspon a la d’una porta NOR: ƒ [Kang1999] pàgines 274-277. amb el qual la sortida estaria unida elèctricament a massa i aïllada de la tensió d’alimentació (un com a mínim dels pMOS en estat de tall). 67 . Qualsevol altre combinació implica que un (o més) dels nMOS està en conducció.1 Portes bàsiques CMOS Porta NOR CMOS L’esquema d’una porta NOR CMOS de tres entrades es pot veure a la figura següent: Es pot comprovar que la sortida només estarà a nivell alt si els tres nMOS estan tallats (i els tres pMOS.

Això ens dóna que aquesta porta implementa la taula de veritat següent. ƒ [Blázquez1998] pàgines 72. Porta NAND CMOS L’esquema d’una porta NAND CMOS de tres entrades es pot veure a la figura següent: Al contrari que en la porta NOR. Qualsevol altra combinació implica que un (o més) dels nMOS està en tall. ƒ [Uyemura1988] pàgines 344-352. 68 . la sortida només estarà a nivell baix si els tres nMOS estan en conducció (i els tres pMOS. per tant. en tall).ƒ [Blázquez1998] pàgines 72. que es correspon a la d’una porta NAND: ƒ [Kang1999] pàgines 277-279. amb el qual la sortida estaria unida elèctricament a la tensió d’alimentació (algun dels pMOS en conducció) i aïllada de massa.

Després. a la figura veiem. és a dir. 1. etc. Així.4. Per als transistors de canal p. per complementarietat. són les oposades. la implementació de la funció F = A (E + F ) + BC ƒ [Kang1999] pàgines 283-288. però modificant les relacions amplada-llargada dels seus canals. a fi que els camins de 69 .2 Redimensionament de transistors Regles de redimensionament per a portes d’una etapa Quan hem de dissenyar una porta lògica amb unes certes característiques elèctriques (nivells lògics. per exemple. el que fem és dissenyar un inversor que compleixi aquestes característiques o especificacions. en sèrie per fer sumes i en paral·lel per fer productes. implementem la funció lògica en qüestió a partir de la interconnexió de transistors en sèrie i/o paral·lel.). ƒ [Blázquez1998] pàgines 72-73. ƒ [Uyemura1988] pàgines 358-359.Implementació AOI (And-Or-Inverter) d’una funció lògica CMOS Veiem que les regles per a la interconnexió dels transistors de canal n en les portes lògiques CMOS són les mateixes que pels drivers de les portes nMOS. . temps de pujada.

durant el temps de baixada només és possible una combinació pels estats dels transistors: tots dos en ON. A en OFF i B en ON. en els transistors A i B.càrrega i descàrrega de la capacitat total de sortida en el pitjor dels casos presenti la mateixa constant de temps de càrrega o descàrrega que en l’inversor. la capacitat de sortida es descarrega a través d’un únic transistor. ja que ens podem trobar camins de càrrega de la capacitat de sortida amb més d’un transistor. 326-329. Pel contrari. en les portes nMOS sempre ha de ser idèntica a la càrrega de l’inversor (el circuit de càrrega és el mateix en l’inversor i en qualsevol porta nMOS). la capacitat de sortida es descarrega a través del canals dels dos transistors “en sèrie” i. Així. si fossin idèntics al driver de l’inversor. Si volem que aquests dos casos siguin idèntics i donin el mateix temps de baixada que l’inversor. hem de repartir el temps de propagació total entre les diferents etapes. Quant al redimensionament de la càrrega. En les portes CMOS. i tots dos en ON. Com que la resistència del canal dels transistors MOSFET és inversament proporcional a la relació amplada-llargada del canal. En els altres dos casos. el criteri que es segueix és que el temps de propagació total de la porta sigui igual al de l’inversor. del doble de la que presentava el driver de l’inversor per mantenir el mateix temps de baixada que aquest. durant una transició de la sortida de nivell alt a nivell baix. És evident que aquesta última no és la més crítica quant a la duració del temps de baixada (la resistència equivalent de descàrrega de la capacitat de sortida és el paral·lel de les resistències en conducció dels canals de tots dos transistors). ens podem trobar amb tres combinacions diferents d’estats dels dos transistors drivers: A en ON i B en OFF. 70 . Ara. Si haguéssim fet el raonament per nivells lògics i no per temps de pujada i baixada hauríem arribat a les mateixes conclusions. hem d’escollir els transistors A i B idèntics al driver de l’inversor. s’ha de tenir en compte també un possible redimensionament dels transistors de canal p. Si ens fixem en l’esquema de la porta NOR nMOS de dos entrades. això ens donaria un temps de baixada de l’ordre del doble del de l’inversor. en tenir. una porta AND). si ens fixem en l’esquema de la porta NAND nMOS de dos entrades. haurem de fer aquesta. tenint en compte que l’última és la que serà més restrictiva. en la majoria dels casos. Regles de redimensionament per a portes de més d’una etapa Quan s’han d’implementar portes de més d’una etapa (per exemple. ƒ [Uyemura1988] pàgines 312-323. una capacitat de càrrega major.

tant quant a la interconnexió entre els transistors com quant al seu redimensionament per mantenir unes característiques elèctriques idèntiques a les de l’inversor base. 71 .RESUM En aquesta sessió hem estudiat la configuració de les portes lògiques bàsiques nMOS i CMOS.

72 .

així com el redimensionament dels seus transistors respecte els de l’inversor bàsic. CONTINGUTS 1.4.3 Problemes: Portes lògiques nMOS i CMOS Problema 1-09 Enunciat Dissenyar un inversor CMOS simètric (trobar les relacions d’aspecte amplada/llargada dels transistors) que presenti un temps de propagació inferior a 5 ns quan està alimentat a 5 volts i carregat amb una capacitat d’1 pF a la seva sortida. OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora de posar en pràctica aquests coneixements i dissenyar portes lògiques nMOS i CMOS a partir del disseny d’un inversor i el redimensionament adequat dels transistors de la porta en qüestió. El procés de fabricació presenta els paràmetres següents: VTOn = 1 V VTOp = − 1 V k n' = 20 μA / V 2 73 .SESSIÓ 14 ™ ™ ™ ™ ™ ™ ™ Nom: Portes lògiques nMOS i CMOS (2) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Kang1999] ƒ [Blázquez2000] o Bibliografia complementària: ƒ [Blázquez1998] ƒ [Uyemura1988] PRECEDENTS En la sessió anterior hem establert els principis teòrics que afecten la implementació de portes lògiques bàsiques nMOS i CMOS.

En l’inversor de sortida. com abans. Resolució del problema Pas 1 La primera part del problema la tenim resolta al problema 1-06 Els resultats del disseny ens van portar a les relacions d’aspecte següents: ⎛W ⎞ ⎜ ⎟ =4 ⎝ L ⎠n . ambdós transistors hauran de tenir relació d’aspecte del doble de la dels seus respectius de l’inversor.k ' p = 10 μ A / V 2 Dibuixi després els esquemes corresponents a les portes AND i OR CMOS de tres entrades i redimensioni els transistors de forma adequada si han de tenir els mateixos temps de propagació que l’inversor dissenyat. en la porta AND haurem de fer la relació d’aspecte dels transistors de canal n de la “porta NAND” sis vegades més grans que els de l’inversor (3 vegades perquè hi ha 3 en sèrie i 2 vegades més perquè volem un temps de propagació que sigui la meitat que el de l’inversor) i els de canal p dos vegades més grans. D’aquesta forma obtenim una porta NAND de tres entrades. En l’inversor de sortida. afegir un inversor CMOS a continuació. ⎛W ⎞ ⎜ ⎟ =8 ⎝ L ⎠p Pas 2 Per implementar la porta AND de tres entrades. Cada entrada ha d’atacar la porta d’un transistor de canal n i la porta del seu respectiu transistor de canal p. en paral·lel. En la porta OR haurem de fer la relació d’aspecte dels transistors de canal n de la “porta NOR” el doble de grans que els de l’inversor i els de canal p sis vegades més grans. Amb això. haurem de connectar tres transistors de canal n en sèrie i els seus respectius de canal p. per reciprocitat. 74 . Sense calcular la capacitat en el punt intermedi de les dues etapes i assumint que és inferior a la capacitat en el nus de sortida (5 pF). ambdós transistors hauran de tenir relació d’aspecte del doble de la dels seus respectius de l’inversor. farem un redimensionament senzill que funcionarà en la pràctica i que consisteix en fer que cada etapa tingui un temps de propagació igual a la meitat del de l’inversor (així la suma ens donarà un temps de propagació igual al de l’inversor). pel que hem d’afegir un inversor CMOS a continuació per obtenir la porta AND. Per implementar la porta OR de tres entrades haurem de connectar tres transistors de canal n en paral·lel i els seus respectius de canal p en sèrie i. Pas 3 El redimensionament l’hem de fer tenint en compte que són portes de dues entrades i que el que hem de garantir que es manté respecte l’inversor són els temps de propagació.

. ⎛W ⎞ ⎜ ⎟ = 48 ⎝ L ⎠p ⎛W ⎞ ⎜ ⎟ = 16 ⎝ L ⎠p 75 . .Respostes Porta AND: “Porta NAND”: Inversor: ⎛W ⎞ ⎜ ⎟ = 24 ⎝ L ⎠n ⎛W ⎞ ⎜ ⎟ =8 ⎝ L ⎠n . ⎛W ⎞ ⎜ ⎟ = 16 ⎝ L ⎠p ⎛W ⎞ ⎜ ⎟ = 16 ⎝ L ⎠p Porta OR: “Porta NOR”: Inversor: ⎛W ⎞ ⎜ ⎟ =8 ⎝ L ⎠n ⎛W ⎞ ⎜ ⎟ =8 ⎝ L ⎠n .

i les seves portes controlades pels senyals E i F. B i C) i el segon format per altres dos transistors connectats també en paral·lel (els governats per E i F). Aquest dos grups de transistors els connectarem en paral·lel. Respecte els transistors de canal p. B i C. disposarem dos grups connectats en sèrie: el primer format per tres transistors en paral·lel (els governats pels senyals A. i un altre grup de dos transistors també en sèrie. Resolució del problema Pas 1 En primer lloc deduirem la connexió entre els transistors de canal n. Tindrem dos grups: un format per tres transistors en sèrie. i les seves portes controlades pels senyals A.Problema 1-10 Enunciat El procés de fabricació de l’inversor CMOS de la figura presenta els paràmetres següents: Dibuixi l’esquema lògic d’una porta CMOS que implementi la funció lògica Y = A⋅ B ⋅C + E ⋅ F i redimensioni els transistors per tal que pertanyi a la mateixa família lògica de l’inversor anterior. 76 .

ho farem de forma que els temps de pujada i baixada de la porta i de l’inversor siguin els mateixos.C ⎝ L ⎠ n. Respostes ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ =⎜ ⎟ =⎜ ⎟ =3⎜ ⎟ ⎜ ⎟ ⎝ L ⎠ n.C ⎝ L ⎠ p. E ⎝ L ⎠ n . E ⎝ L ⎠ p. INV ⎝ L ⎠ p. F RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre les portes lògiques bàsiques nMOS i CMOS. tenint en compte que haurem d’augmentar les relacions d’aspecte dels canals d’aquells transistors que durant la càrrega o la descàrrega de la capacitat de sortida quedin.Amb això tenim implementada la porta lògica que ens demanen. 77 . B ⎝ L ⎠ p. en els casos pitjors. F ⎝ L ⎠ n. en sèrie. A ⎝ L ⎠ p. A ⎝ L ⎠ n. B ⎝ L ⎠ n. INV ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ =⎜ ⎟ =2⎜ ⎟ ⎜ ⎟ ⎝ L ⎠ n. INV ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ ⎛W ⎞ =⎜ ⎟ =⎜ ⎟ =⎜ ⎟ =⎜ ⎟ =2⎜ ⎟ ⎜ ⎟ ⎝ L ⎠ p. Pas 2 Per fer el redimensionament.

78 .

1 Memòria ROM En aquest apartat estudiarem l’estructura i els blocs principals de les memòries ROM. 79 . 2. EPROM. PLA) i observar els avantatges i inconvenients de cadascuna d’aquestes opcions en la implementació de sistemes digitals.1 Sistemes digitals amb estructura d’Array 2. el primer sobre l’estructura interna i característiques de les memòries ROM i els seus derivats. així com les seves aplicacions a la implementació de sistemes digitals.SESSIÓ 15 ™ ™ ™ ™ ™ ™ ™ Nom: Estructures digitals en array (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Millman1991] OBJECTIUS En aquesta sessió estudiarem l’estructura interna de les memòries ROM i dels seus derivats (PROM. i el segon sobre l’arquitectura d’altres disposicions lògiques programables per a la implementació de sistemes combinacionals i seqüencials. EEPROM).1. PROM. per comparar-la després amb d’altres disposicions lògiques programables (PAL. EPROM i EEPROM. CONTINGUTS En aquesta sessió estudiarem dos apartats del tema actual. Sistemes digitals amb estructura d’Array 2. donant-li l’enfocament d’estructura que permet la implementació de sistemes lògics combinacionals.

gran avantatge respecte les programables un sol cop (PROM). en un principi. en el qual part de les línies d’adreçament controlen un descodificador de files i la resta controlen un descodificador o selector de columnes. a la implementació o no d’un transistor en el nus d’encreuament de les línies de paraula o informació (horitzontals) i les línies de bit (verticals). En el codificador s’emmagatzema pròpiament la informació. Direccionament bidimensional El quocient entre el nombre de files (línies de paraula) i columnes (línies de bit) en el codificador d’una ROM s’anomena relació d’aspecte. Amb això s’eviten línies excessivament llargues (capacitats elevades) i geometries molt allargades. Les dues parts integrants són un descodificador i un codificador. Els primers dispositius programables per l’usuari (un sol cop) portaven totes les possibles interconnexions. Implementació del codificador i programació Segons la tecnologia de fabricació disponible. figura 7-26. a més. 80 . Si la memòria és d’elevada capacitat. una reducció en el nombre de portes necessàries per a la implementació de la lògica de descodificació. ROMs Programables i esborrables L’ús de transistors MOS de doble porta (FAMOS) permet la implementació de memòries ROM esborrables i reprogramables per l’usuari (EPROM. i interessa que sigui el més proper a la unitat. pàgina 294. ƒ [Millman1991] pàgines 294-295. i el descodificador permet adreçar totes les informacions amb un nombre extern de línies reduït. ƒ [Millman1991] pàgines 299. 296-298. El fet de programar la memòria era equivalent. la relació d’aspecte s’allunya de la unitat. i el procés de gravació o programació era destructiu (s’eliminaven les interconnexions no desitjades). Això es pot arreglar mitjançant un direccionament bidimensional.Estructura general Podem observar l’estructura d’una memòria ROM a [Millman1991]. ƒ [Millman1991] pàgines 290-292. la implementació del codificador ha anat evolucionant des de circuits amb díodes i transistors multiemissor a la implementació amb transistors MOS. Aquesta solució permet mantenir la relació d’aspecte del codificador propera a la unitat i suposa. EEPROM).

1. permetent la desaparició de la càrrega de la porta flotant i deixant que el MOS de doble porta funcioni normalment.2 Disposicions lògiques programables En aquest apartat estudiarem altres disposicions lògiques diferents de l’estructura ROM que permeten la implementació de sistemes combinacionals i que milloren les prestacions de les ROM en certs casos.Un transistor MOS de doble porta permet la seva inhibició (no respon a la presència o absència de senyal en el terminal de porta i. i ja ve “programada” com un descodificador (totes les combinacions producte de les variables d’entrada estan disponibles). Per defecte s’implementen totes les combinacions producte de les variables d’entrada. que torna l’òxid de silici parcialment conductor. Limitacions de les memòries EPROM L’ús de memòries EPROM per a la implementació de lògica combinatòria ve limitat pel fet que no sempre s’aprofiten tots els recursos de la memòria. Implementació de lògica combinacional A més d’emmagatzemar dades. En aquesta estructura es diu que la matriu de portes AND és fixa (no programable). 81 . les matrius de portes s’implementen amb una estructura NOR-NOR en comptes de l’estructura AND-OR donat el baix Fan-In de les portes AND nMOS. En les memòries EPROM el procés d’esborrat de la informació es realitza mitjançant radiació ultravioleta. i tots poden fer-se servir per a qualsevol funció de sortida. per tant. una estructura ROM permet la implementació de lògica combinacional (i seqüencial amb biestables i línies de realimentació externes) d’una forma senzilla i ràpida. i que la matriu de portes OR és programable (i l’usuari decideix quins productes agafa per sumar-los i obtenir els seus sistemes combinacionals). Només cal adonar-se de l’estructura de matrius de portes AND i OR associades al descodificador i al codificador respectivament i que qualsevol funció combinacional es pot expressar en termes d’una suma de productes de les variables d’entrada (veure figura 7-33 de la referència bibliogràfica). Aquesta càrrega. 2. ƒ [Millman1991] pàgines 304-305 (figura 7-33). donades les propietats aïllants de l’òxid de silici pot romandre anys. En les memòries EEPROM (o E2PROM) el procés d’esborrat és elèctric i molt més ràpid que en les EPROM. no condueix mai) gràcies a la possibilitat d’emmagatzemar càrrega a la porta flotant. ƒ [Millman1991] pàgines 304-306. A la pràctica.

82 . però també limita la complexitat dels sistemes combinacionals que es poden implementar. ƒ [Millman1991] pàgines 307-309. l’ús d’una EPROM. els components i els conceptes associats a les memòries ROM i derivats. tot i la seva disposició estructurada d’elements. essent en aquest cas programables ambdues matrius. Disposició PAL Les lògiques de disposició programable (PAL) també presenten una estructura amb dos matrius de portes AND i OR. però el nombre de productes de les variables d’entrada que es poden implementar és inferior al total. estant limitat el nombre de productes de les variables d’entrada que es poden fer servir per a cada funció combinacional de sortida (sempre inferior al total de combinacions possibles). no sempre és la millor opció per a la implementació de sistemes combinacionals en l’aspecte de l’optimització de recursos. així com la seva orientació a la implementació de sistemes combinacionals i l’existència d’altres disposicions lògiques que permeten també aquesta possibilitat. Disposició PLA Les disposicions lògiques programables (PLA) són una altra variant de l’estructura de matrius AND-OR.Per tant. ƒ [Millman1991] pàgines 306-307. Aquesta limitació redueix el nombre de recursos respecte als necessaris en una EPROM del mateix nombre d’entrades i sortides. RESUM En aquesta sessió hem estudiat l’estructura. però en aquest cas la matriu de portes AND és programable i la de portes OR és fixa.

davant la fabricació d’ASICs o la implementació a partir de molts circuits integrats de baixa o mitja escala d’integració. però l’estructura bàsica té uns blocs comuns. A partir d’uns exemples concrets d’uns fabricants particulars haurem d’extreure els conceptes genèrics aplicables a aquests tipus de dispositius. La complexitat i possibilitats d’aquests tipus de dispositius s’ha anat incrementant. CONTINGUTS En aquesta sessió veurem dos apartats del tema actual.SESSIÓ 16 ™ ™ ™ ™ ™ ™ ™ Nom: Estructures digitals en array (2) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Databookaltera1993] ƒ [Databookxilinx1993] OBJECTIUS En aquesta sessió estudiarem l’arquitectura interna i els blocs bàsics de dos tipus de dispositius programables per a la implementació de sistemes digitals: les EPLDs i les FPGAs. en aquest cas a partir d’exemples de dispositius de la casa XILINX. En aquest apartat estudiarem l’arquitectura i els blocs bàsics de les EPLDs a partir d’exemples de diferents arquitectures de dispositius de la casa ALTERA. des de les primeres GALs a les PLDs complexes i FPGAs d’avui dia. En el primer estudiarem l’arquitectura i els elements bàsics de les EPLDs a partir d’alguns exemples de dispositius de la casa ALTERA.1. Existeixen molts fabricants d’aquests tipus de dispositius.3 Dispositius lògics programables (EPLDs) Actualment està molt estès l’ús de dispositius programables per a la implementació de sistemes digitals. En el segon farem el mateix amb les FPGAs. 2. amb arquitectures i característiques força diferents. 83 .

Les arquitectures bàsiques es basen en la disposició de diverses "macrocel·les".menor cost per un nombre petit d’unitats . Avantatges de la lògica programable Podríem resumir els avantatges de l’ús de lògica programable en la implementació de sistemes digitals en els següents: a) davant els circuits integrats d’aplicació específica: .temps de fabricació .temps de desenvolupament .eines de desenvolupament d’ajut ƒ [Databookaltera1993] pàgines 7-8.cost . ƒ [Databookaltera1993] pàgines 3-6.Arquitectura bàsica. L’evolució dels dispositius ha portat a estructures amb macrocel·les cada cop més complexes. amb més d’un biestable. en les que s’implementa lògica combinacional mitjançant una estructura de sumes de productes o de taula de veritat que pot ser enregistrada per un o més biestables.modificacions futures b) davant la implementació amb lògica discreta: . s’interconnecten amb la resta de macrocel·les mitjançant una xarxa d’interconnexió complexa. EEPROM i SRAM.mida .velocitat . La connexió amb l’exterior es realitza a través d’uns blocs d’entrada/sortida amb característiques específiques.temps d’implementació del prototipus i simulació .facilitat d’ús . a més d’oferir realimentació entre la seva sortida i les seves entrades.temps d’implementació del prototipus i simulació . 84 . matrius d’interconnexions molt més potents i versàtils i blocs d’entrada/sortida amb més prestacions. amb les característiques de rapidesa de reconfiguració o reprogramació de cadascuna. tecnologia i evolució Els dispositius programables es poden implementar fent servir diferents tecnologies de fabricació: EPROM. Aquestes macrocel·les.

pàgina 42. pàgina 39. figura 8. figura 7. anomenades ara elements lògics. p70-77. Arquitectura FLEX La casa ALTERA disposa d'unes famílies amb una arquitectura una mica diferent de les EPLDs clàssiques: l'arquitectura FLEX. figura 1 podem observar l’arquitectura d’interconnexió de les macrocel·les. Els dispositius d’aquesta família disposen de macrocel·les. pàgina 73. Els elements lògics s’agrupen en els anomenats blocs lògics i l’arquitectura d’interconnexió respon a la disposició que es pot veure a [Databookaltera1993].1. pàgina 77. figura 2 A [Databookaltera1993]. Els dispositius d’aquesta família disposen de macrocel·les amb una estructura que es pot trobar a [Databookaltera1993]. pàgina 41. Els blocs lògics s’interconnecten entre si com s’indica a [Databookaltera1993]. amb l’estructura que es pot trobar a [Databookaltera1993]. que fan aquesta arquitectura molt apropiada per a la implementació de sistemes aritmètics ràpids. A [Databookaltera1993]. p30-p42 2. en aquest cas.Arquitectura EPLD Dins de les diferents famílies de dispositius ens fixarem en un cas concret de la casa ALTERA com a exemple d’arquitectura de les EPLDs: la família MAX7000.4 FPGAs En aquest apartat estudiarem l’arquitectura i blocs bàsics de les FPGAs a partir d’un exemple concret de dispositiu de la casa XILINX. pàgina 73. 85 . figura 6 tenim l’estructura dels blocs d’entrada/sortida que. només controlen un tristate de sortida. Podem observar una lògica associada a la interconnexió d'elements en cascada i de propagació del carry. i a [Databookaltera1993]. figura 9 es pot veure el diagrana dels blocs d’entrada/sortida. ƒ [Databookaltera1993] p13-p14. ƒ [Databookaltera1993] p9-p13. Com a exemple d'aquesta arquitectura estudiarem la família FLEX8000. pàgina 33. figura 2.

sinó que la informació de la configuració i programació del dispositiu s’emmagatzema dins de memòria RAM estàtica. línies i matrius d’interruptors per a interconnexions de caràcter general que recorren tot el xip. Els blocs d’entrada/sortida presenten l’estructura [Databookxilinx1993] pàgina 2-101. figura 4 podem observar l’arquitectura interna d’un bloc lògic configurable. blocs constitutius bàsics i conceptes associats a diferents arquitectures de dispositius lògics programables a partir d’exemples concrets de dispositius comercials. equivalents a les macrocel·les en les EPLDs. l’estructura que es mostra A [Databookxilinx1993] pàgina 2-103. i línies llargues d’interconnexió. i que pot ser modificada en qualsevol moment. També. Exemple: família XC3000 de Xilinx Aquesta família de dispositius presenta [Databookxilinx1993] pàgina 2-100. ƒ [Databookxilinx1993] pàgines 000-000. Existeixen bàsicament tres blocs principals: els blocs lògics configurables (CLBs). 11 i 13 podem observar l’arquitectura d’interconnexió: connexions directes entre CLBs adjacents.Generalitats i blocs bàsics Aquests tipus de dispositius ofereixen la possibilitat d’implementar sistemes digitals d’elevada complexitat. figura 1. a [Databookxilinx1993] pàgines 2-107 i 2-109. figura 3. ƒ interna que es veu a [Databookxilinx1993] p2-99-p2-111. figures 9. la informació de la qual es carrega des d’una EPROM externa en el moment de la inicialització del sistema. els blocs d’entrada/sortida i els recursos d’interconnexió. Una de les diferències més importants amb les EPLDs és que la configuració no es fa mitjançant tecnologia EPROM. RESUM En aquesta sessió hem estudiat l’estructura. 86 .

M Normalment les memòries tenen una estructura de 2 x 1 bits d’informació. 2. En el primer tractarem sobre les memòries RAM estàtiques i dinàmiques. figura 9-9. i els registres de desplaçament MOS dinàmics. CONTINGUTS En aquesta sessió trobarem dos apartats del tema actual. que vol dir M que subministren 2 d’informacions d’un únic bit. estudiant la seva arquitectura interna i diferents possibilitats en la implementació de les cel·les d’emmagatzemament d’informació. En el segon veurem l’estructura i el funcionament dels registres de desplaçament MOS dinàmics. pàgina 351.1. Organització bàsica L’estructura d’una memòria RAM és la d’una matriu de cel·les d’emmagatzemament d’un bit d’informació. tal com es pot veure a [Millman1991]. i cal disposar de N 87 memòries .SESSIÓ 17 ™ ™ ™ ™ ™ ™ ™ Nom: Estructures digitals en array (3) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 3 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Millman1991] OBJECTIUS En aquesta sessió estudiarem les característiques i l’estructura interna d’alguns dispositius digitals d’emmagatzemament d’informació a gran escala. que es seleccionen mitjançant un adreçament bidimensional i els corresponents descodificadors de files i columnes. com són les memòries RAM estàtiques i dinàmiques.5 Memòria RAM En aquest apartat estudiarem l’arquitectura global i l’estructura interna de les cel·les d’emmagatzemament d’informació de les memòries d’accés aleatori (RAM). escriptura i refrescament de la informació. amb tota la circuiteria necessària per dur a terme les operacions de lectura.

Cal notar que són necessaris 6 transistors MOS (inclosos els que fan de portes d'accés al biestable) per cada cel·la d'emmagatzemament d'un bit. pàgina 356. que es pot formar amb dos inversors realimentats (en tots dos. L'apel·latiu "dinàmica" fa referència a que s'ha d'accedir a la cel·la amb una freqüència mínima per refrescar la informació emmagatzemada a les capacitats. ƒ [Millman1991] pàgines 349-352. Cel·la d’emmagatzemament d’un bit MOS estàtica Una cel·la d’emmagatzemament d’un bit d’informació és bàsicament un biestable. connectant la sortida a l’entrada de l’altre En tecnologia nMOS es pot implementar aquesta cel·la com es veu a [Millman1991].. pàgina 355. p352-p355. A més. ja que mai s'accedeix a dos d'aquestes simultàniament. Cel·la d’emmagatzemament d’un bit MOS dinàmica d’un transistor Encara es pot estalviar més espai (transistors MOS) i augmentar conseqüentment la capacitat de la memòria si implementem la cel·la d’emmagatzemament d’informació amb un únic transistor MOS i una capacitat tal com mostra a [Millman1991]. aquests transistors que només s'activaran durant els accessos a la cel·la poden ser compartits per totes les cel·les de la columna. Cel·la d’emmagatzemament d’un bit MOS dinàmica de quatre transistors Aprofitant que la informació resta emmagatzemada en les capacitats associades als transistors MOS. ja que sinó es perdria. figura 9-12. ƒ [Millman1991] p313-p314. ƒ [Millman1991] p355-p356. figura 9-14. podem estalviar consum polaritzant en tall als transistors que fan de càrrega dels inversors amb els que s'ha implementat el biestable controlant la seva tensió de porta. figura 9-15. pàgina 353.en paral·lel (les línies d’adreçament van simultàniament a totes les memòries) per M M disposar d’una memòria de 2 x N bits ( 2 d’informacions de N bits cadascuna). 88 . Ens queda doncs una estructura de cel·la d’emmagatzemament d’un bit de només quatre transistors com la que es mostra a [Millman1991].

L’interès d’aquest tipus de circuits és interessant. En l’esquema s’ha incorporat un tercer transistor MOS que fa la funció de porta de transmissió (interruptor) per aïllar aquest inversor del que connectarem a la seva sortida per forma una etapa d’un bit d’un registre de desplaçament. i quan aquest està a nivell baix. al igual que en els inversors nMOS estudiats en sessions precedents. ƒ [Millman1991] pàgines 355-356. no existeix consum i la informació resta emmagatzemada en la capacitat associada al nus de sortida. els registres de desplaçament. 89 . La diferència respecte els inversors estàtics és que la negació i traspàs a la sortida de la informació present a l’entrada es realitza de forma síncrona amb un cert senyal de rellotge. ja que per dur a terme la funció inversora. és necessària una certa relació entre els paràmetres de transconductància dels transistors.6 Registres de desplaçament MOS dinàmics En aquest apartat estudiarem un altre sistema d’emmagatzemament d’informació.El procés de refresc requerirà ara d'un circuit diferent. figura 9-1 podem observar l’esquema d’un inversor MOS dinàmic de relació. que redueixen el consum dels biestables estàtics. Inversor MOS dinàmic de relació A [Millman1991].1. ƒ [Millman1991] pàgines 356-357. 2. Compartició de càrrega i precàrrega En certes cel·les de RAMs dinàmiques el procés de lectura és destructiu. ƒ [Millman1991] pàgines 341-343. Això es pot evitar amb una precàrrega prèvia de la capacitat d’aquesta línia al nivell adequat perquè la lectura d’informació sigui correcta. pàgina 342. centrant-nos en la seva implementació en tecnologia MOS i amb inversors dinàmics. ja que moltes lògiques dinàmiques es basen en el funcionament d’aquest tipus d’inversors dinàmics. ja que en adreçar la cel·la existeix compartició de càrrega (queden en paral·lel) entre la capacitat de la cel·la i la capacitat de la línia de columna o de bit (també anomenada línia de lectura). ja que no es pot regenerar cap biestable.

aquesta informació resta inalterada ƒ [Millman1991] pàgines 343-344. Cel·la de registre de desplaçament dinàmica nMOS bifàsica de no-relació Obtenim una etapa d’un bit d’un registre de desplaçament MOS dinàmic connectant dos inversors com l’anterior a traves de portes de transmissió implementades també amb transistors MOS tal com s’indica a [Millman1991]. com es veu a [Millman1991]. pàgina 346. pàgina 345. pàgina 347. Calen dues fases de rellotge perquè la informació avanci una etapa del registre (des de l’entrada del primer inversor fins a la sortida del segon). figura 9-5a. ja que ara no és necessària cap relació d’aspecte entre els paràmetres de transconductància dels transistors per dur a terme la funció inversora. figura 9-2.Cel·la de registre de desplaçament dinàmica nMOS bifàsica de relació Si connectem dos inversors dinàmics de relació en cascada obtenim una etapa d’un bit d’un registre de desplaçament MOS dinàmic de relació. Cel·la de registre de desplaçament dinàmica CMOS Aquest tipus de cel·la consisteix en un dos inversors CMOS connectats en cascada a través de portes de transmissió també CMOS. També calen dues fases de senyal de rellotge per dur a terme el traspàs d’informació d’una cel·la a la següent. pàgina 342. ƒ [Millman1991] pàgines 345-346. figura 9-6. Inversor MOS dinàmic de no-relació Podem estalviar àrea de silici disminuint el tamany del MOS que fa de càrrega amb l’estructura que trobem a [Millman1991]. que es correspon amb un inversor MOS dinàmic de no relació. tal com es mostra a [Millman1991]. ƒ [Millman1991] pàgines 346-347. ƒ [Millman1991] pàgines 345. figura 9-4a. Degut a la doble negació. que es realitza per un procés de precàrrega de la capacitat de sortida i posterior descàrrega condicionada al nivell de tensió present a l’entrada de l’inversor. 90 .

també amb diferents possibilitats d’implementació.RESUM En aquesta sessió hem estudiat l’estructura de dos sistemes d’emmagatzematge d’informació: les memòries RAM. 91 . amb diferents possibilitats d’implementació de les seves cel·les. i els registres de desplaçament MOS dinàmics.

92 .

1.SESSIÓ 18 ™ ™ ™ ™ ™ ™ ™ Nom: Estructures digitals en array (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Millman1991] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’entendre l’arquitectura i el funcionament de les estructures digitals en array estudiades en el capítol 2. CONTINGUTS 2. 93 .7 Problemes: Estructures digitals en array Problema 2-01 Enunciat A la figura es mostra l’esquema d’una memòria RAM dinàmica de 8 bits.

una connexió de la línia a VDD/2 mitjançant un transistor MOS). b) En ser la lectura d’aquests tipus de cel·les (d’un transistor) destructiva. per a 8 cel·les. i s’hauria d’afegir el circuit de pre-càrrega (per exemple. Si trobeu que a l’esquema anterior li manca quelcom. Suposant aquest circuit de pre-càrrega. per tant.a) Raonar la conveniència o no de la disposició geomètrica escollida per a les cel·les en front d’altres disposicions possibles. indicant els nivells dels diferents senyals d’entrada. c) Descriviu el procés de refrescament de la memòria. a dalt de cada columna. La disposició amb 2 files i 4 columnes també es pot considerar força correcte. la disposició més quadrada possible (comporta una reducció en la longitud i. el procés de lectura inclouria: 94 . el procés de lectura de la cel·la C4. controlat per un senyal “Pre-càrrega” connectat a la porta d’aquest transistor. i en aquest cas concret això sembla molt més costós. en la capacitat de les línies de dada i de selecció de fila envers les solucions amb 8 files x 1 columna o 1 fila x 8 columnes). ja que l’elecció d’una matriu de 4 files i 2 columnes és. Resolució del problema a) La disposició és correcta. indicant l’evolució temporal de les entrades de la memòria durant aquest refresc. b) Descriviu. afegiu-li. i té com avantatge que el temps de refresc de la memòria es redueix a la meitat. però es duplicaria tota la circuiteria associada a cada columna de la matriu (circuits de sense amplifier i generació de refresc). cal fer una pre-càrrega de la línia de dada abans de fer una lectura.

95 . Finalment. incrementant “REFADD” mitjançant un comptador cíclic intern.. però amb els senyals “Refresh” i “REFADD” en comptes de “Dread” i “ADBUS” respectivament. Posar l’adreça d’aquesta cel•la a ADBUS[2. activant el senyal “Precàrrega” i tornant-lo a desactivar. c) El refresc d’una fila es faria de forma similar al procés de lectura. Ф2 permet reescriure la dada a la cel·la. desactivem “ADBUS” i “Dread”. amb el qual s’activarà la sortida del descodificador de files corresponent a C4. que completen la lectura (en activar-se Ф1 es permet la sortida de la dada regenerada i amplificada a la sortida “Dataout”. i obtenir el senyal pre-càrrega a partir de l’activació d’aquest) i les fases de rellotge internes Ф1 i Ф2. Activar el senyal “Dread” (aquest senyal es podria activar al principi.1) 2) 3) 4) Fer una pre-càrrega de la línia de dada. i a continuació.0]. El refresc de la memòria sencera cal fer-lo refrescant successivament les diferents files.

emprant cel·les d’1 transistor. així com els senyals necessaris en cadascun d’ells. indicant amb claredat els senyals que governen les portes dels transistors que faci servir.Problema 2-02 Enunciat Es desitja implementar una memòria RAM dinàmica capaç d’emmagatzemar 8 informacions d’1 bit cadascuna. A1 i A0 seleccionen la cel·la mitjançant els descodificadors de fila i columna. Esculli la relació d’aspecte que cregui més adequada i inclogui en el seu esquema tota la circuiteria necessària pel correcte adreçament de les cel·les i per implementar els cicles de lectura. 96 . Resolució del problema A2. Dibuixar l’esquema complet d’aquesta memòria. escriptura i refresc. Dibuixi el timing corresponent a un cicle de refresc.

3 i 1 transistor. Timing de refresc: Problema 2-03 Enunciat Explicar el procés de refrescament d’una fila per a memòries RAM dinàmiques de cel·les de 4. 97 .Ф1 i Ф2 s’activen segons l’operació que es desitgi fer. dibuixant un timing il·lustratiu. R i W per llegir o escriure. indicant en els esquemes corresponents (veure figures) els senyals que controlen l’estat dels transistors i els nivells de precàrrega. Indiqui si el signe de les entrades dels amplificadors operacionals emprats per tal de regenerar el senyal és el correcte o no.

Indicar quan pot ser més adequada l’elecció d’un tipus o altre d’estructura. i reescriure la informació llegida a la cel·la: 1) 2) 3) 4) Fem la pre-càrrega (activem.Problema 2-04 Enunciat Explicar les similituds i diferències en els arrays lògics programables amb estructura PROM. “Pre-càrrega” i el tornem a desactivar) Activem la sortida del descodificador de files (Wi). 98 .O.O. és correcta.) ens facilita el nivell llegit regenerat Activem el senyal Ф per tornar a gravar la dada a la cel·la Desactivem Ф i el descodificador de files. Cal una pre-càrrega inicial de les línies d’accés a VDD/2. PAL i PLA. Resolució del problema Cel·la de 4 transistors La polaritat de l’A. La càrrega de les línies d’accés (inicialment VDD/2) es balanceja i l’amplificador de sentit (A.

Ф2 i el descodificador de files. Cal una pre-càrrega inicial de la línia de lectura a VDD. La càrrega de la línia de lectura es manté a VDD o es descarrega en funció de la dada emmagatzemada a la cel·la. “Pre-càrrega” i el tornem a desactivar) Activem la sortida del descodificador de files (Wi) i el senyal Ф1.O. 99 .Cel·la de 3 transistors La polaritat de l’A. i reescriure la informació llegida a la cel·la: 1) 2) 3) 4) Fem la pre-càrrega (activem. és correcta.O.) ens facilita el nivell llegit regenerat Activem el senyal Ф2 per tornar a gravar la dada a la cel·la Desactivem Ф1. i l’amplificador de sentit (A.

és incorrecta. i reescriure la informació llegida a la cel·la: 1) 2) 3) 4) Fem la pre-càrrega (activem. “Pre-càrrega” i el tornem a desactivar) Activem la sortida del descodificador de files (Wi).) ens facilita el nivell llegit regenerat Activem el senyal Ф per tornar a gravar la dada a la cel·la Desactivem Ф i el descodificador de files. Cal una pre-càrrega inicial de la línia d’accés a VDD/2. 100 .Cel·la de 1 transistor La polaritat de l’A. La càrrega de la línia d’accés (inicialment VDD/2) es balanceja i l’amplificador de sentit (A.O.O.

101 .RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de quatre exercicis d’aplicació dels coneixements adquirits sobre les estructures digitals en array.

102 .

Definirem la funció dels blocs conversors des del punt de vista de la seva funció de transferència i els englobarem dins d’un sistema complert de conversió. i és aquesta. És necessari un sistema per poder passar d’un domini a un altre. en els quals introduirem els conceptes bàsics de conversió del senyal i dels seus blocs principals: els conversors digital-analògic (conversor D/A o DAC) i els conversors analògic-digital (conversor A/D o ADC). la funció dels circuits conversors del senyal en les seves dues versions: conversors D/A i conversors A/D.1. Introducció Existeixen dues maneres de manegar la informació: . . 3. 103 . També estudiarem els blocs que formen part d’un sistema complert de conversió digital-analògica i analògica-digital.SESSIÓ 19 ™ ™ ™ ™ ™ ™ ™ Nom: Introducció als sistemes de conversió A/D i D/A Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] OBJECTIUS En aquesta sessió introduirem els conceptes bàsics associats als sistemes de conversió del senyal: de digital a analògic i de analògic a digital.domini analògic: senyals no quantificats que varien de forma contínua.domini digital: senyals quantificats en bits (0’s i 1’s). CONTINGUTS En aquesta sessió estudiarem dos apartats del tema actual. precisament.1 Principis de conversió digital-analògica En aquest apartat farem una petita introducció als sistemes de conversió del senyal i ens centrarem en els sistemes de conversió D/A.1 Introducció 3. Conversors D/A i A/D 3.

El conversor D/A o DAC: funció de transferència Un conversor de digital a analògic. doncs. Un conversor D/A accepta en la seva entrada una paraula digital de N bits i proporciona a la sortida un nivell de tensió o corrent proporcional al codi d’entrada. . Després del processat i nova transmissió. és necessari un conversor digital-analògic per poder presentar de nou el senyal en el domini analògic. com una mena de codificadors i descodificadors del senyal. . Poden considerar-se. La correspondència entre entrada i sortida és unívoca. L’entrada digital es pot representar com: D = b0 2 N + b1 2 N −1 + . El seu diagrama esquemàtic és: essent la funció de transferència: A = K V ref D V on K és un factor d’escala i ref una tensió de referència. + b N −1 2 −1 104 . o conversor D/A. Malgrat tot. Això suposa que és desitjable la seva fabricació en un CI monolític en aquelles aplicacions on es requereix gran exactitud i precisió. és un circuit que admet un senyal codificat digitalment i proporciona sortides analògiques en forma de tensions o corrents. Les característiques de funcionament dels conversors depenen bàsicament de l’exactitud dels valors dels components emprats i de les derives tèrmiques que poden presentar aquests components.L’estat natural de la informació es presenta dintre del domini analògic. amb el que es presenta la necessitat del conversor analògic-digital. Un conversor A/D realitza la funció inversa. la seva transmissió i processat és més convenient realitzar-la en el domini digital. aquests circuits conversors. o DAC. ƒ [Grebene1984] pàgina 753.

Registre de dades: emmagatzema les dades d’entrada per tal d’evitar que canviïn durant el temps de conversió (fins a finalitzar el procés de conversió).Circuit S/H de sortida: manté constant la sortida al nivell de l’última conversió realitzada (per tal d’evitar "glitches").on bi representa els coeficient de bit. + b N −1 2 −1 ) Si fem una representació gràfica d’aquesta funció de transferència per N = 3 obtenim: Al mínim increment de tensió de sortida que pot produir un canvi de codi digital en la entrada rep el nom de LSB i val: Δ V o = 1 LSB = ƒ V FS 2N [Grebene1984] pàgines 754-757. . Sistema de conversió D/A En aplicacions pràctiques són necessaris més elements (circuiteria suplementària): . Pot ésser paral·lel (més ràpid) o sèrie. 105 . i N és el nombre de bits del codi digital de sortida. . el valor dels quals pot ser 0 o 1. Quan la representació de D és aquesta. codificat en binari natural. . es diu que la funció de transferència està normalitzada i el guany (K Vref ) rep el nom de tensió (o corrent) fons d’escala: ( Vo = V FS b0 2 N + b1 2 N −1 + .

V ref pot ser interna o externa (segons requeriments d’exactitud. 106 . depenent de si volem corrent o tensió de sortida.. En aquest cas es parla d’un conversor D/A multiplicador. estabilitat.).. . però en cas de ser externa pot "modular" el senyal analògic de sortida. Estructura interna d’un DAC La configuració de DAC més senzilla està formada per 4 blocs separats: La inclusió del conversor corrent/tensió és opcional. Millor si és interna. Podem veure la disposició d’aquests blocs a la figura següent: ƒ [Grebene1984] pàgines 754-755..Filtre passa-baixes de sortida: elimina la component d’alta freqüència associada a les transicions entre nivells a la sortida del DAC.

Llavors. 3. La tensió analògica d’entrada V A . es "codifica" un senyal analògic d’entrada en un codi digital d’un predeterminat nombre de bits. s’aproxima per una fracció binària d’una tensió fons d’escala de sortida. .ƒ [Grebene1984] pàgines 755-756.2 Principis de conversió analògica-digital En aquest apartat estudiarem les característiques principals dels conversors i dels sistemes de conversió A/D. Si fem una representació d’aquesta funció de transferència per N = 3 obtenim: 107 . . la sortida del conversor es correspon amb un codi digital de N bits tal que: D= b b VA b = 0 + 1 + . El conversor A/D o ADC: funció de transferència El diagrama esquemàtic d’un conversor A/D (o ADC) és: En un conversor A/D. V FS . sigui del tipus que sigui. + N −1 − 1 N N V FS 2 2 2 on bi és el coeficient associat al bit i-éssim i pot valer 0 o 1.1.

Sistema de conversió D/A En una cadena de conversió A/D. el conversor va acompanyat d’altres blocs: La missió del circuit multiplexor d’entrada és proporcionar la possibilitat de fer servir un únic conversor (si és lo suficientment ràpid) per convertir diferents senyals analògics (multiplexació en temps). El circuit Sample & Hold (S/H) emmagatzema el senyal analògic d’entrada a convertir per tal d’evitar canvis en aquest durant el temps de conversió.Observem que definim els punts centrals de codi com els punts recíprocs de la funció de transferència d’un DAC i que les transicions s’agafen de forma que una certa tensió d’entrada ens dóna a la sortida el mateix codi digital que el punt central de codi més proper. 108 . Els registre de sortida emmagatzema l’últim valor convertit i proporciona el corrent de sortida necessari per alimentar les etapes següents. ƒ [Grebene1984] pàgines 825-828.

La lògica de control sincronitza tot el procés.
ƒ

[Grebene1984] pàgines 826.

RESUM
En aquesta sessió hem introduït el concepte de conversió del senyal i hem definit els
blocs encarregats de portar a terme aquesta conversió: els conversors D/A i els
conversors A/D, estudiant les seves funcions de transferència i el blocs que els
acompanyen en un sistema de conversió.

109

110

SESSIÓ 20
™
™
™
™
™
™
™

Nom: Conversors Digital/Analògics (1)
Tipus: teòrica
Format: no presencial
Durada: 2 hores
Dedicació: 2 hores
Treball a lliurar: no
Material:
o Bibliografia bàsica:
ƒ [Grebene1984]

PRECEDENTS
A la sessió anterior, hem vist una introducció als sistemes de conversió analògic-digital
i digital-analògic, des del punt de vista de diagrames de blocs i funció de transferència
ideal.

OBJECTIUS
En aquesta sessió (i en les posteriors) entrarem amb més detall en les diferents
tècniques de conversió digital-analògica i en les estructures internes del diferents tipus
de conversors D/A.
També estudiarem les especificacions i característiques més importants d’aquests
conversors, i els tipus d’errors que diferencien el seu comportament del d’un conversor
ideal.

CONTINGUTS
En aquesta sessió estudiarem les definicions i termes d’error que caracteritzen el
funcionament d’un DAC real, així com les arquitectures internes bàsiques d’aquests
tipus de conversors.

3.2. Conversors A/D
3.2.1 Característiques i especificacions típiques d’un
DAC
En aquest apartat definirem una sèrie de termes que caracteritzen un conversor D/A i
que ens serviran per determinar si és adient o no per al nostre sistema de conversió i
per comparar-lo amb altres conversors.

111

Resolució
Es defineix com el mínim increment en la tensió de sortida que produeix un canvi en el
V FS
N
codi digital d’entrada i val 2 .

També s’expressa la resolució en bits, o el nombre possible de nivells discrets de
tensió corresponents a la sortida:
V FS
2

ƒ

N

volts = N bits = 2 N nivell =

100
2N

% de V FS

[Grebene1984] pàgines 764-765.

Exactitud
És la mesura de l’error, mesurat en el pitjor cas possible, com a diferència entre el
valor real de sortida i l’ideal que hauria d’existir.
Es pot definir de dues formes:
- Exactitud absoluta: és l’anterior.
- Exactitud relativa (es fa servir per defecte): mesura de l’exactitud després de corregir
els errors d’offset i guany.
S’expressa en % sobre V FS , en numero de bits o en fraccions del LSB.
ƒ

[Grebene1984] pàgines 765.

Error d’offset
És la desviació entre el valor real i el valor ideal quan la sortida ideal hauria de ser
zero. Es mesura en les mateixes unitats que l’exactitud.
Aquest error es pot corregir.
ƒ

[Grebene1984] pàgines 766-767.

112

ƒ [Grebene1984] pàgines 766-767. S’expressa en les mateixes unitats que l’exactitud i també es pot corregir. ƒ [Grebene1984] pàgines 766. 768. 768.Error de guany V És l’error relatiu a la sortida degut a la inexactitud del factor d’escala o de ref . 769. Suposa un canvi en el pendent de la funció de transferència. S’especifica normalment en fraccions de LSB. ƒ [Grebene1984] pàgines 766. Linealitat diferencial Mesura de la no uniformitat de la mida dels salts en la tensió de sortida per a transicions adjacents del codi digital d’entrada. Es pot mesurar en les mateixes unitats que l’exactitud. Interessa que el conversor sigui monòton (sempre creixent o sempre decreixent). La no-monotonicitat resulta d’un excessiu error de linealitat diferencial i es pot garantir que si L D < 1 LSB el conversor és monòton. i es mesura un cop corregit l’error d’offset. mesurada en el pitjor cas i amb els errors d’offset i guany corregits. Linealitat integral És la mesura de la desviació de la funció de transferència respecte de la ideal. És una mesura de la "curvatura" de la funció de transferència. Monotonicitat La monotonia indica la tendència creixent (o decreixent) de la funció de transferència. ƒ [Grebene1984] pàgines 766. 113 . El pas ideal és 1 LSB.

que són els que es fan servir més. de tensió i de càrrega Existeixen tres categories bàsiques de conversors D/A. de la temperatura o de la tensió d’alimentació. Glitches Pics a la sortida que apareixen en les transicions d’un nivell a un altre deguts a petites diferències en els temps de commutació dels diferents interruptors. ƒ [Grebene1984] pàgines 770. error d’offset. totes les especificacions anteriors (exactitud. 3. . 114 .. Escalat de corrent. b) D’escalat de tensió. Emprats en dissenys MOS. basades en el seu principi d’operació: a) D’escalat de corrent: és el més emprat en tecnologia bipolar (rapidesa). Ve donat pels temps de commutació de la circuiteria emprada i els retards deguts a capacitats paràsites en els nodes de connexió. S’acostuma a mesurar el canvi en el MSB o a fons d’escala. A més. ƒ [Grebene1984] pàgines 770.) s’han d’especificar dintre d’uns marges de temperatura i alimentació.2 Circuits conversors D/A bàsics En aquest apartat estudiarem les arquitectures circuitals bàsiques dels conversors D/A anomenats d’escalat de corrent. Temps d’establiment És el temps que triga la sortida del conversor en adquirir un determinat valor (amb una banda d’error en l’entorn del valor final desitjat) des del corresponent canvi a l’entrada.Estabilitat Es mesura en front del temps. ƒ [Grebene1984] pàgines 769-770..2.

ja que l’interruptor commuta entre ref i massa. aquesta commutació pot ésser lenta. 760-764. És més desitjable. efectuar una commutació de corrent. augmentant els temps d’establiment i disminuint la rapidesa de conversió. N R LSB 2 −1 ƒ [Grebene1984] pàgines 757-759. i esmentem els altres tipus només amb caràcter informatiu. ƒ [Grebene1984] pàgines 757. . Commutació de tensió i commutació de corrent En el circuit anterior. Podem comprovar que la funció de transferència d’aquest circuit és: Vo = − Vref Ro R (b 0 + b1 21 + . Degut a capacitats paràsites. en aquest aspecte.c) D’escalat de càrrega. Centrarem el nostre estudi en els circuits conversors d’escalat de corrent. s’efectua una commutació de tensió en bornes dels terminals de V les resistències. el qual sempre commuta entre zero volts (massa) i zero volts 115 . + b N −1 2 N −1 ) L’inconvenient principal d’aquest tipus de conversor és l’elevada dispersió en el valors de les resistències si la resolució ha de ser elevada: R MSB 1 = . on el corrent que circula per cada resistència es desvia cap a la sortida o cap a massa. segons el commutador. . Conversor de resistències ponderades L’esquema d’aquest conversor la podem veure a la figura següent.

L’esquema és: Aquest sistema és més emprat que el de resistències ponderades si N ≥ 6 bits. ƒ [Grebene1984] pàgines 759-760. Conversor amb xarxa en escala R-2R Aquest conversor. obtenint-se corrents relacionats segons potències de 2. El principi de la conversió es basa en establir camins de divisió de corrent a través de la xarxa R-2R. necessita el doble de resistències que l’anterior (resistències ponderades) però la dispersió de valors és molt menor. necessitant només resistències de valors R i 2R.virtuals en l’entrada (-) de l’amplificador operacional que fa de conversor correnttensió. tal com podem veure a la figura següent: ƒ [Grebene1984] pàgines 758-759. 116 . pel mateix nombre de bits.

117 . així com els esquemes circuitals bàsics d’aquests.RESUM En aquesta sessió hem estudiat les definicions i característiques típiques dels conversors D/A.

118 .

3 Conversors D/A amb fonts de corrent En aquest apartat estudiarem un parell d’arquitectures internes de conversors D/A implementats amb fonts de corrent.SESSIÓ 21 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Digital/Analògics (2) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 3 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] PRECEDENTS En la sessió anterior hem vist les definicions i característiques típiques d’un DAC. OBJECTIUS En aquesta sessió estudiarem altres configuracions internes de conversors D/A. tant per a la implementació de conversors amb funcions de transferència lineals com no lineals. que permeten obtenir directament corrent de sortida sense la necessitat d’incorporar un conversor corrent/tensió com succeïa en els esquemes bàsics implementats amb xarxes resistives. 3. basats sobretot en diferents xarxes resistives. Hem estudiat també els esquemes circuitals bàsics que permeten portar a terme aquest tipus de conversió.2. més properes a les emprades en conversors integrats comercials. CONTINGUTS En aquesta sessió estudiarem diferents esquemes circuitals de conversors D/A basats en fonts de corrent. basades en implementacions amb fonts de corrent. 119 .

Escalatge dels transistors En aquest esquema és necessari.DAC amb fonts de corrent ponderades binàriament El circuit de la figura següent combina fonts de corrent ponderades mitjançant una xarxa en escala R-2R: Aquest esquema té dos inconvenients: .La resposta transitòria dels transistors és diferent. ƒ [Grebene1984] pàgines 771.Les derives tèrmiques i l’autoescalfament provoquen errors ja que afecten de forma diferent a cada transistor (condueixen corrents diferents). ƒ [Grebene1984] pàgines 771-772. si se implementa en un C. Això pot provocar l’aparició de glitches degut a que no tots canvien al mateix temps. . degut a la diferència en el valor dels corrents que hi circulen per cadascun. monolític. Això s’aconsegueix mitjançant un escalat de les àrees d’emissor dels transistors que fan la funció de fonts de corrent.I. 120 . Això no és factible si el nombre de bits és elevat (es dispara l’àrea d’integració). mantenir la mateixa densitat de corrent en els emissors dels transistors per tal d’evitar errors deguts a variacions en el valor de VBE .

que utilitza fonts de corrent d’idèntic valor en combinació amb una xarxa R-2R. 121 . ƒ [Grebene1984] pàgines 773-774. per tal d’escalar els corrents de forma binària.DAC amb fonts de corrent d’idèntic valor Un altre esquema seria el presentat a continuació. Aquest esquema resol els problemes comentats anteriorment. La xarxa R-2R s’utilitza com a atenuadora. resultant: I out = 2I 3 b b b ⎛ b0 ⎜⎜ 4 + 13 + 22 + 3 2 2 2 ⎝2 ⎞ ⎟⎟ ⎠ Aquest circuit és més ràpid que l’anterior degut a un nivell de corrent d’operació major. Estructures master-slave Es poden solucionar parcialment els problemes d’escalat de les àrees d’emissor en els conversors amb fonts de corrent ponderades amb un esquema anomenat mestreesclau (master-slave) com el que indica la figura següent.

Conversor segmentat lineal Busquen la monotonicitat. i consta de 3 seccions diferenciades: . Entre les utilitats d’aquest tipus de conversor destaca la possibilitat d’implementar funcions de transferència no lineals.Un generador de segments. 3.4 Conversors D/A segmentats En aquest apartat estudiarem un tipus especial de conversor D/A: el conversor segmentat. Aquesta estructura segmentada es pot veure en la figura següent. 122 .Un generador de passos (step generator). difícil d’aconseguir amb les estructures anteriors en els bits de major pes si hi han molts bits en el conversor (≥ 12 bits ) .Un descodificador de segments. que es poden fer servir en sistemes de conversió amb una compressió i/o expansió addicional per millorar les prestacions del sistema. . . l’escalat dels transistors es trenca i torna a començar en passar de l’estructura esclava a l’estructura mestra.2.Així.

que el divideix en 16 nivells i en proporciona la sortida que afegirem al corrent d’offset (I 2 ) en funció dels 4 bits menys significatius. el generador de passos és un conversor D/A de 4 bits. Aquest corrent és el valor fons d’escala del generador de passos.La taula de veritat del descodificador de segment controla els corrents que subministra el generador de segments segons la taula següent: En l’exemple. el corrent de control del qual (I 1 ) ve del generador de segments. Si el conversor D/A emprat com a generador de passos és monòton. ƒ [Grebene1984] pàgines 774-777. aquesta estructura assegura la monotonocitat de tot el conversor. 123 . S’obté una funció de transferència lineal si I A = I B = I C = I D .

Aquest tipus de conversor té una característica del tipus: Cada bit del codi ens determina el signe. Codi : ƒ b7 b6 b5 b4 b3 b2 b1 b0 signe segment pas [Grebene1984] pàgines 777-780. és el denominat compressor/expansor (segons si s’utilitza dintre del llaç de realimentació d’un A/D (comprimeix el codi) o com a D/A directament (expandeix el codi). només fent: I A ≠ I B ≠ IC ≠ I D Un conversor no-lineal bastant emprat en algunes aplicacions. 124 .Compandig DAC Aquesta tècnica ens suggereix la possibilitat d’implementar conversors D/A amb funcions de transferència no lineals. el segment i el pas dins del segment de la tensió de sortida. on es necessita major resolució pels nivells baixos de tensió. RESUM En aquesta sessió hem estudiat alguns esquemes circuital de conversors D/A fets servir en conversors integrats monolítics comercials.

3. Polarització de les fonts de corrent Per tal d’evitar que les variacions de la tensió base emissor dels transistors de bit (els que es fan servir per implementar les fonts de corrent que es connecten o no a la sortida segons el valor del bit associat). pàgina 792.2.5 Polarització de les fonts de corrent En aquest apartat estudiarem alguns conceptes sobre la polarització de les fonts de corrent dels conversors D/A. El corrent I ref es fa igual al corrent d’alguna de les branques de més pes amb l’elecció apropiada de la resistència R x . CONTINGUTS En aquesta sessió estudiarem la polarització de les fonts de corrent dels conversors D/A i l’estructura i funcionament d’alguns exemples de DACs reals. figura 14. També estudiarem algunes tècniques per millorar l’exactitud dels conversors D/A. Hem estudiat també les característiques i definicions associades al comportament d’aquests tipus de conversors. aquestes es polaritzen mitjançant un llaç de realimentació i un amplificador operacional com mostra a [Grebene1984]. afectin els corrents de les diferents fonts de corrent. 125 .SESSIÓ 22 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Digital/Analògics (3) Tipus: teòrica Format: no presencial Durada: 3 hores Dedicació: 3 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] PRECEDENTS En les sessions anteriors hem estudiat les configuracions internes bàsiques més emprades en la fabricació de conversors digital-analògics monolítics i el seu funcionament.26. així com alguns exemples de conversors comercials i la circuiteria externa necessària per un correcte funcionament d’aquests. OBJECTIUS En aquesta sessió estudiarem algunes característiques addicionals de les estructures dels DACs.

el AD-7520 i el Am-6012. com a exemples representatius de la gran varietat de DACs comercials el DAC-08. pàg. 14. Estudiarem. pàgina 793. Compensació del corrent de base La solució de polarització estudiada anteriorment fa que el corrent de les branques no depengui de la β dels transistors de bit.31) es correspon amb el d’una estructura “master-slave” amb 8 fonts de corrent ponderades amb una xarxa de polarització R-2R. ƒ [Grebene1984] pàgines 791-792. Els corrents de sortida vénen donats per les equacions: I out màx = 2N −1 2 N I FS = I FS = I ref = V ref R ref 126 255 I FS 256 . que es pot compensar com s’indica com s’indica a [Grebene1984]: ƒ [Grebene1984] pàgines 792-795. així com la circuiteria externa necessària per al seu correcte funcionament.2. El seu esquema ([Grebene1984]. figura 14. com mostra a [Grebene1984]. 803. Es pot compensar aquesta variació amb la introducció d’un transistor de característiques idèntiques a les dels interruptors en el llaç de realimentació de l’amplificador operacional.[Grebene1984] p791-p792 R x .6 Exemples de conversors reals En aquest apartat estudiarem alguns exemples de conversors D/A monolítics reals. fig. 3.27: En els conversors “Master-Slave” també hi ha un desajust del corrent en la xarxa Slave degut a la β dels transistors. DAC-08 És un conversor de 8 bits de resolució fabricat en tecnologia bipolar i amb tensió de referència externa. però si de la β dels transistors emprats en la implementació dels interruptors.

AD-7520 És un conversor de 10 bits de resolució amb una xarxa resistiva R-2R de precisió. 3.7 Conversors d’elevada precisió En aquest apartat estudiarem una tècnica de correcció externa dels errors dels conversors D/A per aconseguir conversors d’elevada precisió. En la referència bibliogràfica podem veure el seu esquema intern simplificat.6012 És un conversor de 12 bits de resolució amb una estructura segmentada que garanteix la monotonicitat. 14. Necessita d’un amplificador operacional extern de sortida per fer la conversió corrent-tensió. interruptors binaris CMOS i referència de tensió externa. Podem observar el seu esquema intern i les connexions externes necessàries per obtenir tensions de sortida unipolars i bipolars a la referència bibliogràfica. 807-808. pàg.33 i 14.2.34) podem veure diferents formes d’obtenir tensions de sortida unipolars i bipolars. 127 . ƒ [Grebene1984] pàgines 813-817. Am . figs. ƒ [Grebene1984] pàgines 809-812. ƒ [Grebene1984] pàgines 803-809.I out + I out = I out màx En la referència bibliogràfica ([Grebene1984].

així com una tècnica d’increment de l’exactitud dels conversors. l’error final disminueix en aquesta mateixa proporció.Circuits autocorrectors A [Grebene1984]. podem trobar un esquema de l’estructura d’un circuit autocorrector. un corrent igual a l’error del DAC principal per a cada combinació d’entrada. 128 . En ser el fons d’escala del DAC corrector inferior al del DAC principal. essent l’exactitud final millor que la que ofereix el DAC principal. ƒ [Grebene1984] pàgines 819-822. pàgina 820. a través del DAC corrector. Aquest corrent es restarà del corrent del DAC principal. RESUM En aquesta sessió hem estudiat alguns aspectes concrets de l’estructura interna dels conversors D/A referents a la polarització de les fonts de corrent i hem vist alguns exemples reals d’estructures internes de conversors comercials. Els errors del DAC principal es mesuren i s’emmagatzemen en una memòria EPROM. que servirà per subministrar.44. figura 14.

R o és ideal.8 Problemes: Conversors D/A (1) Problema 3-01 Enunciat En el conversor de la figura. 129 .2. Es demana: a) Calcular l’exactitud relativa del conversor i expressar-la en LSB’s i en nombre de bits. però la resta de resistències presenten unes toleràncies del 20% respecte del seu valor nominal. b) Podem garantir la monotonicitat d’aquest conversor? Justifiqui la seva resposta.SESSIÓ 23 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Digital/Analògics (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’entendre el funcionament dels conversors D/A. CONTINGUTS 3.

i la menor (branca de major pes) en sentit contrari. la màxima desviació es produeix per a la combinació digital d’entrada 1000.Resolució del problema Pas 1 En primer lloc. La pitjor combinació possible és que les tres resistències majors (branques de menor pes) es desviïn un 20% en el mateix sentit (per exemple. tenint en compte que si amb aquesta desviació apareixen errors de offset o guany. 130 . essent el de major pes el que controla la branca de la resistència R . “atenuant” la tensió real obtinguda per a la combinació 1000 en el mateix factor que el guany extra existent. que controlen l’estat dels interruptors. cap amunt). la tensió de sortida per a la combinació 1111 no coincideix amb la ideal. la tensió que tindrem que considerar per calcular l’exactitud relativa és: 2 Ro Vref 45 ⎛ 1 ⎞ 18 ' ⎟⎟ = − Vo (1000 )real = − 2 Ro Vref ⎜⎜ R 76 ⎝ 2 (0'8R ) ⎠ 19 Ara ja podem calcular l’exactitud relativa (mesurem l’error com la diferència entre el valor real i el valor ideal). ja que aquesta branca és la que contribueix amb un corrent de sortida major. El guany del conversor s’ha incrementat en un factor: ΔG = Vo (1111)real Vo (1111)ideal ⎛ 1 ⎞ 1 1 1 ⎟ − 2 Ro Vref ⎜⎜ + + + 2 (0'8 R ) 4 (1'2 R ) 8 (1'2 R ) 16 (1'2 R ) ⎟⎠ 19 ⎝ = = 2 Ro Vref ⎛ 15 ⎞ 18 − ⎜ ⎟ R ⎝ 16 ⎠ i per tant. i expressar-la en LSB’s (dividint l’error en volts per la tensió corresponent a un LSB) o en nombre de bits (comparant l’error amb la magnitud del LSB d’un conversor de K bits de resolució. Llavors. pel qual existeix un error de guany que s’ha de corregir. essent el valor de tensió de sortida per a aquesta combinació: ⎛ 1 ⎞ ⎟⎟ Vo (1000 )real = − 2 Ro Vref ⎜⎜ ⎝ 2 (0'8 R ) ⎠ Amb aquesta suposició. on K serà l’exactitud buscada). hem de buscar quina combinació de desviacions de resistències és la que provoca la màxima desviació respecte de la funció de transferència ideal. calculem la funció de transferència ideal del conversor (resistències sense toleràncies) a partir de la suma de corrents de cada branca condicionada por l’estat dels bits del codi digital binari natural d’entrada. aquests s’hauran d’eliminar. S’obté: Vo = − 2 Ro Vref ⎛ b3 b2 b1 b0 ⎞ + + ⎟ ⎜ + 4 8 16 ⎠ R ⎝ 2 Pas 2 Per calcular l’exactitud relativa.

. obtindrem l’error de linealitat diferencial. Respostes a) Exactitud relativa: 1’47 ≈ 1’5 LSB’s o K = 3 bits. La tensió corresponent al codi 0111. 131 i R' per tal . per la qual cosa no es pot garantir la monotonicitat del conversor. un conversor D/A de 10 bits de resolució amb una funció de transferència quadràtica segons l’equació: V o= 2 D 2 1024 essent D el valor decimal del codi binari d’entrada segons: D = b0 + b1 21 + b2 22 + . és: 2 Ro Vref 105 ⎛ 1 ⎞ 18 1 1 ' ⎟⎟ Vo (0111)real = − 2 Ro Vref ⎜⎜ + + =− R 304 ⎝ 4 (1'2 R ) 8 (1'2 R ) 16 (1'2 R ) ⎠ 19 i la corresponent al codi 1000 (ja calculada anteriorment): 2 Ro Vref 45 ⎛ 1 ⎞ 18 ' ⎟⎟ Vo (1000 )real = − 2 Ro Vref ⎜⎜ =− R 76 ⎝ 2 (0'8 R ) ⎠ 19 Si restem aquestes tensions. I D d’obtenir un fons d’escala V FS = 1 volt. Per buscar aquest error. + b N -1 2 N -1 Coneixent que R = 500 Ω i que I A = 1 mA. seguint l’esquema de la figura. la pitjor situació és la comentada en el pas 2. b) Error de Linealitat Diferencial: 2’95 ≈ 3 LSB’s. i a la diferència li restem la tensió corresponent a 1 LSB (increment ideal). ja amb l’error de guany corregit. Problema 3-02 Enunciat Es desitja dissenyar. I C .. dimensionar I B .Pas 3 Podrem garantir la monotonicitat si l’error de linealitat diferencial és inferior a 1 LSB. i l’error màxim es produeix en la transició del codi 0111 al 1000.

a partir d’elles. estant el generador de passos implementat amb un DAC-08. L’amplificador operacional suma les contribucions de I 2 (offset) i el corrent de sortida del DAC-08. Els resultats es presenten en la taula següent: 132 . els pendents i offsets de cada tram. Per fer-ho. que treballa amb un fons d’escala I ref = I 1 (pendent). S’han de seleccionar els pendents i offsets de cada segment per aproximar la funció de transferència quadràtica per quatre trams lineals.Resolució del problema Pas 1 L’esquema es correspon amb el d’un conversor D/A segmentat de 4 segments de 256 passos cadascun d’ells. calcularem la tensió de sortida corresponent al fons d’escala de cada tram per calcular.

I D = 7 mA. R' = 62’5 Ω. Respostes IB = 3 mA. I C = 5 mA. RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre els conversors D/A.Pas 2 Ara només resta identificar la taula de veritat anterior amb la genèrica de funcionament del conversor segmentat que ens donen a l’enunciat i obtenir els valors buscats. 133 .

134 .

i l’error de Linealitat Diferencial. expressant-lo en LSB’s.SESSIÓ 24 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Digital/Analògics (5) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’entendre el funcionament dels conversors D/A.2. a) Calcular l’exactitud del conversor. Es desitja corregir la funció de transferència anterior emprant un DAC corrector (suposadament ideal) i una PLA.9 Problemes: Conversors D/A (2) Problema 3-03 Enunciat Es disposa d’un DAC de 3 bits de resolució i 8 volts de fons d’escala tal que la seva funció de transferència real difereix de la ideal tal com s’indica a la figura. CONTINGUTS 3. expressant-la en bits. 135 . segons l’esquema de la figura.

quin és l’error de Linealitat Integral del conjunt. la taula de veritat de la PLA es fàcil d’obtenir. encara que en aquest cas. s’ha d’observar la major diferència entre valor real i ideal. essent de 0’6 voltis. ja que tots els errors són múltiples d’una quantitat (0’1 volts) i.b) c) Indicar la taula de veritat de la PLA [Y2 Y1Y0 = f ( X 2 X 1 X 0 )] i la relació entre les tensions de referència d’ambdós DACs per aconseguir la màxima correcció. Si el DAC corrector té un error de Linealitat Integral de ±1 LSB. segons el paràgraf anterior. escollint l’LSB del conversor corrector igual a aquesta quantitat. Per calcular l’exactitud (no especifiquen si absoluta o relativa. però en aquest cas existeix una solució millor. el qual es pot expressar en LSB’s dividint-lo per la tensió corresponent a un LSB del conversor. Un cop escollida la tensió de referència del DAC corrector segons aquest criteri (suposem el mateix factor de proporcionalitat entre la tensió de referència i el fons d’escala en tots dos conversors). Restant a l’increment de tensió existent en aquesta transició la tensió corresponent a 1 LSB obtenim l’error de Linealitat Diferencial. la major diferència respecte d’un salt ideal de 1 LSB es produeix en la transició de 100 a 101. expressat en % de V FS ? Resolució del problema Pas 1 Observem en primer lloc que no existeixen errors ni d’offset ni de guany (en cas contrari hauríem de tenir-los en compte en el càlcul de la resta de termes d’error). Es pot expressar en bits buscant el major nombre sencer K que compleix 0'6 ≤ V FS 2K Quant a l’error de Linealitat Diferencial. fent que per a cada codi d’entrada el DAC corrector subministri una tensió de sortida igual a l’error comès 136 . que en aquest cas es dóna per la combinació d’entrada 101. la tensió de sortida màxima d’aquest és igual o superior a l’error màxim del DAC principal. s’obté la màxima correcció escollint com a fons d’escala del conversor corrector el màxim error que comet el conversor principal. Pas 2 En general. totes dues coincideixen).

Ara només cal dividir aquesta tensió pel fons V d’escala del conversor global (el del DAC principal). b) Vref 2 = 0'1 Vref 1 c) Error de Linealitat Integral: 1’25% de V FS . Error de Linealitat Diferencial: 1/2 LSB. Respostes a) Exactitud: 3 bits.pel DAC principal per a aquest mateix codi d’entrada. explicant el seu funcionament i el valor fons d’escala del mateix. Indiqui quina és la funció de cada DAC-08 dins del sistema global i dibuixi la funció de transferència del conversor global. ja que ambdues tensions se restaran. Problema 3-04 Enunciat El sistema de la figura representa un DAC implementat a partir de tres DAC-08. Pas 3 Per tal de calcular l’error de Linealitat Integral i expressar-lo en tant per cent del fons d’escala lo més fàcil és treballar en volts: obtenim els volts corresponents l’LSB del V DAC corrector en funció de ref 2 i a partir de la resposta l’apartat b) expressem V aquesta quantitat en funció de ref 1 . expressat també en funció de ref 1 i multiplicar per 100. 137 .

138 .

DAC 2: Genera el pendent (fons d’escala del DAC 3) de cada segment en funció dels 2 bits de major pes. Aquest esquema respon al d’un conversor segmentat. amb un DAC que fa de generador de passos i dos que formen el generador de segments i generen els offsets i pendents de cada segment en funció de l’estat dels dos bits de major pes i les lògiques combinacionals de descodificació implementades amb portes lògiques.Resolució del problema Pas 1 Observem que la tensió de sortida és la suma de dos contribucions: la del DAC 3 i la del DAC 1. El DAC 3 subministra un corrent que només depèn dels 4 bits de menor pes del codi digital d’entrada. al igual que la del DAC 3. anirem calculant els diferents corrents de sortida de cada DAC en funció del codi digital d’entrada. 139 . amb 4 segments de 16 passos cadascun d’ells. només depèn dels dos bits de major pes del codi digital d’entrada. DAC 3: Generador de passos (en funció dels 4 bits de menor pes) dins de cada segment. Respostes DAC 1: Genera l’offset de cada segment en funció dels 2 bits de major pes. V FS = 12 V. Els resultats es resumeixen en les taules següents: (*) Valor fons d’escala del segment de 16 passos (no del DAC-08) El valor fons d’escala s’obté sumant a la tensió corresponent al codi 111111 una tensió igual al pas de l’últim segment (o sumant els valors de I out 1 i I FS 3 per a l’últim segment i multiplicant per 3K2). amb fons d’escala (pendent) variable. i el seu fons d’escala depèn de la sortida del DAC 2 que. Pas 2 Per obtenir la funció de transferència del conversor.

140 .RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre els conversors D/A.

així com els tipus de conversors Digital/Analògic i les definicions i característiques associades als mateixos.SESSIÓ 25 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Analògics/Digitals (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] PRECEDENTS En les sessions precedents hem estudiat els principis generals de la conversió D/A i A/D. Error de quantificació Associat al procés de quantificació (passem d’un conjunt infinit de valors de variable analògica d’entrada a un conjunt finit de codis digitals de sortida) existeix un error o indeterminació. OBJECTIUS En aquesta sessió estudiarem les característiques i especificacions típiques dels conversors Analògic/Digital i farem una introducció a les diferents tècniques emprades per dur a terme aquesta conversió.4. on podem comprovar el senyal d’error que 141 . pàgina 829. 3. i en el segon veurem una classificació dels conversors segons la tècnica emprada per fer la conversió. CONTINGUTS En aquesta sessió veurem dos apartats del tema actual. figura 15. definicions i especificacions més importants a tenir en compte en els conversors A/D.1 Característiques i especificacions típiques d’un ADC En aquest apartat estudiarem les característiques.3 Conversors A/D 3. que es pot il·lustrar en un esquema com el que es po trobar a [Grebene1984].3. En el primer estudiarem les característiques i definicions més importants a tenir en compte en el comportament d’un conversor A/D.

Es pot evitar aquesta indeterminació amb la incorporació d’un circuit de mostreig i manteniment a l’entrada del conversor. existeix error d’offset. Les característiques d’aquest senyal d’error ens permeten comprovar que l’error de quantificació disminueix si s’incrementa la resolució. ja que el codi de sortida no se sap realment a quin valor de senyal analògic correspon. Durant aquest temps (també anomenat temps d’obertura). 142 . ƒ [Grebene1984] pàgines 830-832. Aquest senyals són el fons d’escala i el LSB. Si això no és així. Marge dinàmic És la mesura dels senyals màxim i mínim que pot manegar el conversor. Error d’offset En la funció de transferència d’un conversor A/D ideal. Temps de conversió És el temps que triga el conversor en donar el codi digital corresponent a un senyal analògic d’entrada degut als retards i temps associats a les operacions que s’han de dur a terme per fer la conversió. A la pràctica es mesura com la diferència entre el valor de senyal analògic en el que té lloc la primera transició i mig LSB (on hauria de tenir lloc aquesta primera transició idealment).s’obté al realitzar una conversió d’una rampa analògica a codis digitals i fer a continuació el pas invers. si el senyal d’entrada varia. la línia que uneix els punts centrals de codi passa per l’origen. i el marge dinàmic s’expressa com el quocient (i en dB): ⎛V ⎞ MD = 20 log⎜⎜ FS ⎟⎟ ≈ 6 N ⎝ LSB ⎠ essent N la resolució. es produeix una indeterminació en el valor de la conversió (error d’obertura). ƒ [Grebene1984] pàgina 830. ƒ [Grebene1984] pàgines 829-p830.

És important que l’error de linealitat diferencial no excedeixi de ± 1 LSB provocaria la pèrdua de codis digitals a la sortida. 143 . ƒ . 3. Error de linealitat diferencial Mesura la no uniformitat en l’amplada dels graons entre transicions adjacents. Error de guany L’error de guany mesura la diferència en el pendent de la línia que uneix els punts centrals de codi respecte de la d’un conversor ideal. Es mesura com la màxima desviació respecte aquest valor ideal d’un LSB. ƒ [Grebene1984] pàgines 832p835. Error de linealitat integral Mesura la curvatura de la línia que uneix els punts centrals de codi (idealment una recta).2 Tècniques de conversió A/D En aquest apartat donarem una visió general de les tècniques més emprades en els conversors comercials per dur a terme la conversió analògica/digital i les seves característiques més importants. que idealment hauria de ser constant i de valor 1 LSB (tret del primer i de l’últim). ja que això [Grebene1984] pàgines 833-835. Es mesura com la màxima desviació entre un punt central de codi de la corba real respecte de la seva ubicació ideal. A la pràctica es mesura com la diferència entre els valors de senyal analògic en el que tenen lloc l’última i la primera transicions i mirant la desviació respecte el valor d’aquesta diferència en un conversor ideal (V FS − 2 LSB ) ƒ . [Grebene1984] pàgines 832-833.3.ƒ [Grebene1984] pàgines 832-833.

p876-878 (taula 15.Conversors A/D de rampa digital.Conversors A/D paral·lel. ƒ [Grebene1984] pàgines 827. segons la tècnica emprada. El seu funcionament es basa en la càrrega i descàrrega d’una capacitat durant el cicle de conversió. 144 .1).Conversors A/D integradors. Obtenen el codi digital de sortida mitjançant un procés de prova i error. RESUM En aquesta sessió hem estudiat les característiques i definicions típiques dels conversors A/D. . resolució. exactitud i complexitat circuital (nombre de recursos necessaris per a la implementació).Conversors A/D d’aproximacions successives. A la referència bibliogràfica podem observar una taula comparativa amb diverses característiques de rapidesa i àrees típiques d’aplicació d’alguns conversors que fan servir aquestes tècniques. . Podem classificar els conversors A/D. així com la seva classificació segons les diferents tècniques emprades per dur a terme la conversió. bàsicament dels valors desitjats de rapidesa de conversió. en: . L’elecció d’una tècnica en particular dependrà de diferents aspectes. Fan servir un comptador binari i un DAC en un llaç de realimentació. Aquí només enumerarem les que es fan servir principalment en conversors comercials. Realitzen la conversió en un únic pas. .Tècniques de conversió A/D Existeixen moltes tècniques per dur a terme la conversió d’un senyal analògic a un codi digital.

145 . referents tots ells a diferents característiques dels conversors A/D integradors i a l’estructura i funcionament d’alguns exemples concrets de conversors d’aquest tipus.SESSIÓ 26 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Analògics/Digitals (2) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] PRECEDENTS A la sessió precedent hem vist les característiques i definicions típiques en un conversor A/D i una classificació segons la tècnica emprada per dur a terme la conversió. CONTINGUTS En aquesta sessió estudiarem cinc apartats del tema actual. OBJECTIUS En aquesta sessió i la següent estudiarem amb detall l’estructura i funcionament de diferents tipus de conversors A/D.3.3 Conversors A/D integradors: generalitats En aquest apartat estudiarem els aspectes generals dels conversors A/D integradors: diagrama de blocs i funcionament bàsic. encara que sense entrar en massa detall en l’estudi d’aquestes tècniques. 3.

Podem identificar com a parts bàsiques en aquest diagrama de blocs: el generador de rampa (integrador). arriba al zero. En segon lloc. 3.3. amb la lògica de control apropiada. sincronitzant tot el procés. En primer lloc. es comença a deixar entrar períodes del senyal de rellotge al comptador i aquest es va incrementant. Quan la rampa generada a la sortida de l’integrador iguala 146 . generaran el pols de durada proporcional al senyal analògic d’entrada que controlarà el nombre de rellotge que arriben al comptador binari.4 Conversor A/D integrador de pendent únic En aquest apartat estudiarem un primer tipus de conversor A/D integrador: el conversor de pendent únic. pàgina 837. Funcionament bàsic La conversió es realitza d’una forma indirecta. Diagrama de blocs A [Grebene1984]. ƒ [Grebene1984] p837.9 podem observar el diagrama de blocs d’un conversor A/D integrador de pendent únic. La lògica de control s’encarrega de la posta en condicions inicials del comptador binari i de l’integrador. Quan aquest. pàgina 835. el senyal analògic d’entrada es converteix en un pols de durada proporcional al mateix mitjançant l’integrador i el comparador. ƒ [Grebene1984] pàgines 835-836. ƒ [Grebene1984] pàgina 835. que parteix d’un valor lleugerament negatiu. figura 15. Funcionament La conversió comença quan s’obre l’interruptor en paral·lel amb la capacitat de l’integrador analògic.Diagrama de blocs Podem observar un diagrama de blocs genèric d’un conversor analògic/digital integrador a [Grebene1984]. aquest pols es mesura de forma digital comptant el nombre de cicles d’un senyal de rellotge de referència que hi caben en el mateix. el comptador binari i la lògica de control. Podem identificar clarament el bloc integrador i els comparadors que. el comparador amb el senyal d’entrada. figura 15.8.

la sortida del qual serà proporcional al senyal analògic d’entrada. essent les diferències més importants que ara es fan dues integracions: una del senyal analògic d’entrada i altre d’un senyal de referència constant de polaritat oposada al senyal d’entrada. La linealitat és molt bona. El principal inconvenient d’aquests tipus de conversors A/D és la gran dependència de la seva exactitud del valor i estabilitat de la constant de temps de l’integrador. Diagrama de blocs A [Grebene1984]. i és durant aquest temps variable quan arriben flancs de rellotge al comptador i aquest es va incrementant. ƒ [Grebene1984] pàgines 836-838.10 podem observar el diagrama de blocs d’un conversor A/D de doble pendent. ƒ [Grebene1984] pàgina 838. figura 15. 3.5 Conversor A/D integrador de doble pendent En aquest apartat estudiarem una segona configuració de conversor A/D integrador que soluciona alguns dels problemes del conversor de pendent única: el conversor de doble pendent. pàgina 838. A continuació es fa la integració del senyal de referència fins que la sortida de l’integrador arriba a zero.el valor analògic d’entrada finalitza el cicle de conversió i s’inhibeix l’entrada del rellotge al comptador. sempre que les rampes que genera l’integrador ho siguin també. 147 . Observem la gran similitud amb el diagrama del conversor A/D de pendent única. amb el que s’aconsegueixen dues rampes de pendent oposat a la sortida de l’integrador. que és proporcional al senyal analògic d’entrada. Funcionament En primer lloc s’integra el senyal analògic d’entrada durant un temps fix preestablert. Amb aquest tipus de conversor l’exactitud és independent del valor de la constant de temps de l’integrador i de la freqüència del senyal de rellotge.3. el que fa aquest tipus d’integrador força emprat en aplicacions on es requereix elevada linealitat (encara que de baixa velocitat de conversió). Com el temps de descàrrega és proporcional al valor inicial de tensió del condensador i aquest dependrà del pendent de la primera rampa. la lectura final del comptador serà proporcional a aquest senyal. ƒ [Grebene1984] pàgines 838-840. sempre que aquests valors no variïn durant el cicle de conversió.

pàgina 841.7 Errors. essent per tant la lectura final del comptador proporcional a aquest senyal. Funcionament Es basa en la repetició d’un procés de càrrega/descàrrega de la capacitat de l’integrador que es repeteix tants cops com ens doni temps durant un temps preestablert. Diagrama de blocs A [Grebene1984]. essent la diferència principal respecte els estudiats prèviament la filosofia de funcionament. així com les aplicacions típiques d’aquests tipus de conversors A/D. essent el temps de descàrrega i.3. 3. la duració total del procés de càrrega i descàrrega variables i dependents del senyal analògic d’entrada.3. per tant. es descarrega amb un pendent fix. ƒ [Grebene1984] pàgina 841. Cada cop que finalitza un d’aquests cicles s’incrementa el comptador i es torna a inicia un nou cicle de càrrega/descàrrega. què és el temps de conversió. Es carrega la capacitat amb el senyal d’entrada durant un petit interval de temps fix i. a continuació. figura 15.3. ƒ [Grebene1984] pàgines 841-843. Depenent del senyal analògic d’entrada. aquest cicle es repeteix més o menys cops durant el temps de conversió preestablert.6 Conversor A/D integrador de balanceig de càrrega En aquest apartat estudiarem una tercera variant de conversor A/D integrador: el conversor de balanceig de càrrega. característiques i aplicacions dels conversors integradors En aquest apartat estudiarem una sèrie de característiques i termes d’error propis dels conversors integradors. 148 .12 podem observar el diagrama de blocs d’un conversor A/D de balanceig de càrrega. També es poden identificar clarament els blocs principals dels conversors A/D integradors. proporcionat pel corrent de referència.

El retard en la commutació. que limiten la freqüència màxima del senyal de rellotge que es pot fer servir. que ha de ser més gran quant menor volem que sigui l’error de linealitat comès. ƒ [Grebene1984] pàgina 844. 149 . . . Això fa que aquests conversors es facin servir principalment en aplicacions d’elevada precisió i amb senyals d’entrada de baixa freqüència.Absència de codis perduts.Excel·lent refús del soroll de xarxa. .Elevada resolució (a expenses de disminuir la freqüència de conversió). Errors de linealitat de l’integrador Aquest error és degut principalment al guany en llaç obert finit de l’operacional de l’integrador. Característiques i aplicacions Podríem resumir les característiques principals dels conversors A/D integradors en: . Errors del temps de resposta del comparador El comparador ha de tenir temps de canviar d’estat sota canvis a la seva entrada de l’ordre de magnitud de la resolució desitjada en volts. . ƒ [Grebene1984] p844-p845. si és comparable al període del senyal de rellotge.Freqüència de conversió baixa. ƒ [Grebene1984] pàgina 844. on no calen moltes conversions per segon. provoca l’aparició d’errors. Es poden minimitzar aquests efectes amb tècniques denominades d’auto-zero o de circuits de mostreig i manteniment auto-correctors.Elevada linealitat. ƒ [Grebene1984] pàgines 845-846.Errors d’offset Les tensions d’offset dels operacionals que es fan servir a l’integrador i com comparadors apareixen superposades al senyal d’entrada i limiten l’exactitud que es pot obtenir per una determinada resolució.

150 . També hem estudiat les Característiques i aplicacions generals d’aquests tipus de conversors.RESUM En aquesta sessió hem estudiat amb detall diferents configuracions de conversors A/D de tipus integrador: els seus diagrames de blocs i funcionament.

de tots els diferent tipus de conversors A/D. els conversors A/D d’aproximacions successives i els conversors A/D paral·lel. en els que estudiarem diferents exemples de conversors A/D que fan servir diferent tècniques de conversió.8 Conversors A/D de rampa digital En aquest apartat estudiarem dos tipus de conversors A/D que fan servir la tècnica de rampa digital per fer la conversió. només uns exemples de configuracions de conversors del tipus integrador. OBJECTIUS En aquesta sessió estudiarem altres exemples de conversors A/D representatius d’altres tècniques de conversió: els conversors A/D de rampa digital. 3. CONTINGUTS En aquesta sessió veurem quatre apartats del tema actual. 151 .3.SESSIÓ 27 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Analògics/Digitals (3) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] PRECEDENTS En la sessió anterior hem estudiat.

pàgina 846. ƒ [Grebene1984] pàgina 847. els blocs integrants d’aquest tipus de conversors són un comparador i un comptador. Cada cop que canvia l’estat del comparador es disposa a la sortida del comptador el codi digital corresponent al senyal analògic d’entrada.Diagrama de blocs genèric Aquests tipus de conversors A/D. ƒ [Grebene1984] pàgina 846. al igual que el conversor d’aproximacions successives que estudiarem més endavant. figura 15. Si l’entrada varia lentament amb el temps. Juntament amb el DAC. tal com es veu a [Grebene1984].14. Conversor A/D tipus servo Aquest conversor fa servir un comptador up-down. fan servir un DAC en un llaç de realimentació per dur a terme la conversió. ƒ [Grebene1984] p846-p847. que fa servir un comptador binari que compta en una única direcció. la sortida del qual és convertida a un nivell analògic que es compara amb el senyal d’entrada analògic. sense necessitat de circuit de mostreig i manteniment. que dóna nom al conversor. i cada cicle de conversió es reseteja i comença des de zero fins que canvia el comptador. Conversor A/D de rampa en escala És una versió simplificada de l’anterior. 152 . aquest conversor pot seguir permanentment les variacions de l’entrada i subministrar cada cicle de rellotge el codi digital corresponent al senyal d’entrada. Així. i el comptador incrementarà o reduirà la seva sortida per tal de corregir aquesta diferència. a la sortida del DAC obtenim una mena de rampa de tensió en forma d’escala. En funció del resultat de la comparació sabrem si el codi digital subministrar pel comptador es correspon amb un nivell analògic major o menor que el d’entrada.

Arbre de decisió Els codis digitals que es proven segueixen un arbre de decisió en funció del resultat de la comparació com l’indicat a [Grebene1984]. figura 15.9 Conversors A/D d’aproximacions successives En aquest apartat estudiarem el funcionament dels conversors A/D d’aproximacions successives. i en la comparació següent obtindrem si el senyal analògic d’entrada es troba. en la quarta part superior o inferior. fins trobar el codi que més s’ajusta a aquest senyal. amb el senyal analògic d’entrada. fins que al final hem determinat el valor correcte de cadascun dels bits del codi digital de sortida. segons el resultat de la comparació es segueix la branca superior o inferior de l’arbre. figura 15. Segons el resultat de la comparació. Per a cada codi digital provat. 153 . L'estructura és molt semblant a la dels conversors de rampa digital. para el cas de 3 bits de resolució i un codi de sortida "101". ƒ [Grebene1984] pàgines 847-850.15 podem observar el diagrama de blocs d’un conversor A/D d’aproximacions successives. que segueixen un mètode de prova i error i un arbre de decisió preestablert per arribar al codi digital de sortida. dins de la meitat ja determinada. el següent codi que es prova mantindrà o resetejarà aquest bit i es posarà l següent bit més significatiu a "1". pàgina 849.16. una per cada bit. Diagrama de blocs A [Grebene1984]. A diferència dels de rampa digital. tret que s'ha substituït el comptador per un circuit anomenat "registre d'aproximacions successives". el primer codi digital que es prova és el corresponent al bit més significatiu a "1" i la resta a "0". Amb això determinem si el senyal analògic d’entrada està dins la meitat superior o inferior del fons d’escala.3. subministrat pel DAC. Funcionament El funcionament es basa en anar provant codis digitals i comparar el seu valor analògic corresponent. pàgina 848. en els quals aquest procés és seqüencial (els codis de prova són codis consecutius). Aquest procés es repeteix tants cops com resolució vulguem. ara el sistema és una mica més intel·ligent i la convergència al valor final és més ràpida.3. ƒ [Grebene1984] pàgina 848. Quan comença el cicle de conversió.

Aquesta informació digital és transformada per la lògica de descodificació en un codi de N bits. Correcció de l’offset Si el DAC del llaç de realimentació té una funció de transferència ideal. la funció de transferència del conversor A/D obtinguda no es correspon amb la que es va definir com a ideal.3. i cal afegir un offset a la sortida del DAC per corregir-la. pàgina 867. 3. 154 .ƒ [Grebene1984] pàgina 849.10 Conversors A/D paral·lel En aquest apartat estudiarem el diagrama de blocs i funcionament del conversors A/D paral·lel (Flash Converters). encara que la rapidesa és d’un codi digital per cicle de rellotge. Diagrama de blocs Tal com es pot apreciar a [Grebene1984]. ƒ [Grebene1984] p866-p867. figura 15. Com a resultat de la comparació.30. mentre que la resta la tindran a "0". Ja ens podem adonar que la complexitat (nombre de recursos) del conversor es dispara si es volen resolucions elevades. ƒ [Grebene1984] pàgines 865-868. tindrem que tots els comparadors que els seus nivells de comparació siguin inferiors al senyal analògic d’entrada tindran la seva sortida a "1". un conversor A/D N paral·lel està format per 2 etapes comparadores (amb el seu corresponent nivell de comparació i una lògica de descodificació per obtenir un codi digital de N bits a N partir de les 2 informacions binàries subministrades pels comparadors. que són els més ràpids en realitzar la conversió. estant la freqüència de rellotge limitada només pels temps de resposta de les etapes comparadora i la lògica de descodificació. Funcionament El senyal analògic d’entrada és comparat simultàniament amb tots els possibles nivells N en els que es vol discretitzar el fons d’escala ( 2 per una resolució de N bits) mitjançant els comparadors.

figura 15. que són una variant dels conversors A/D paral·lel que segueix reduir la complexitat circuital d’aquest sense gaire pèrdua de velocitat. Aquest codi digital es torna a convertir a analògic mitjançant el DAC i es resta del senyal analògic d’entrada.11 Conversors A/D sèrie-paral·lel En aquest apartat estudiarem el diagrama de blocs i funcionament del conversors A/D sèrie-paral·lel. ƒ [Grebene1984] pàgines 871-872. 155 . Funcionament En primer lloc es fa una conversió de menys resolució que la total desitjada per determinar els bits més significatius.3.3. Diagrama de blocs A [Grebene1984]. Aquesta diferència es torna a convertir a digital amb el segon conversor A/D paral·lel. que combina dos conversors A/D paral·lel i un DAC (a part del restador) per fer la conversió en dues etapes. pàgina 871. simplificant molt el nombre de recursos necessaris en front d’un únic conversor A/D paral·lel de la mateixa resolució sense gran pèrdua de velocitat de conversió ƒ [Grebene1984] pàgines 8717.33 podem observar el diagrama de blocs d’un conversor A/D sèrie-paral·lel. RESUM En aquesta sessió hem estudiat diferents exemples de conversors A/D amb diferents tècniques de conversió i prestacions. obtenint-se la resta de bits (els menys significatius) del codi digital desitjat.

156 .

157 . Tots els amplificadors operacionals tenen alimentació simètrica de ± VCC volts.3. CONTINGUTS 3.12 Problemes: Conversors A/D (1) Problema 3-05 Enunciat El circuit de la figura és un conversor A/D de doble rampa que converteix tensions d’entrada ambipolars en un codi digital de 10 bits en magnitud més signe. El conversor fa servir un senyal de rellotge de freqüència f CLK = 10 MHz i la constant de temps de l’integrador és RC = 12’8 μs.SESSIÓ 28 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Analògics/Digitals (4) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’entendre el funcionament dels conversors A/D.

. quan les ha de realitzar. trigant un temps n TCLK en reeixir de nou els zero volts. quina és la màxima freqüència de Vi permesa si es desitja després recuperar aquest senyal sense error? Resolució del problema Pas 1 N En primer lloc s’obre S 2 i es connecta S1 a Vi durant un temps fix de 2 TCLK .a) Explicar el funcionament del circuit (quines funcions ha de realitzar la lògica de control. generant-se una rampa a la sortida de l’integrador (positiva o negativa segons el signe de Vi ). quina és la màxima resolució (en bits) que es pot obtenir? d) Vref i VCC mín V Suposant V CC superior a la CC mín de l’apartat b). activa S 2 mantenint el condensador descarregat fins l’inici de la següent conversió.5 V < Vi < + 5 V. . detectat pel vegada connectat a ref comparador d’entrada.. Transcorregut aquest temps S1 commuta a S 3 . moment en que el comparador indica a la lògica de control que el comptador ha de deixar de comptar i. b) Calcular els valors de per obtenir la màxima resolució possible si el marge de tensions d’entrada és . c) Si s’alimenten els operacionals amb VCC = 5 V. el qual estarà a la seva V − Vref o en funció del signe de Vi . D’aquesta forma es genera una rampa de pendent oposada a la anterior a la sortida de l’integrador. 158 . al mateix temps. la lògica de control comença a enviar flancs del senyal de rellotge al comptador.). Al mateix temps.

escollim = 5 V (és el fons d’escala corresponent a la magnitud).Pas 2 A partir de la figura anterior. la resolució màxima amb la que es pot determinar la magnitud del senyal d’entrada (haurem de sumar 1 bit més corresponent al signe). la duració del qual. necessari per tal que els operacionals no Pas 3 Per no saturar els operacionals. Pas 4 Segons el criteri de Nyquist. Tenint en compte la constant de temps RC de l’integrador. . El fet de mantenir constant el fons d’escala ens limita el temps durant el qual hem de permetre que creixi la tensió a la sortida de l’integrador durant la generació de la primera rampa i. f màx Vi = f mostreig 2 essent la freqüència de mostreig l’invers de la duració d’un període de conversió. podem obtenir la tensió màxima que pot arribar a aparèixer a la sortida de l’integrador si Vi és igual al fons d’escala) i obtenir el valor mínim de VCC saturin. en el pitjor cas i menyspreant la fase d’inicialització. per tant. és: Tconv = 2 ⋅ 2 N TCLK essent N la resolució corresponent a la magnitud de Vi 159 (sense signe). la tensió a la sortida de l’integrador no ha de superar la tensió d’alimentació. s’obté la funció de transferència següent: n= 2N Vi Vref on N representa el nombre de bits de resolució amb que es determina la magnitud de la tensió d’entrada (el comparador d’entrada ens dóna directament la informació del bit Vref de signe). Per obtenir la màxima resolució ( N = 9) .

un rellotge extern de 1 MHz i un DAC de resistències ponderades com el de la figura 2. amb resistències sense tolerància (ideals). i per obtenir la màxima resolució del conversor. 64 R i 128R . calcular: Vref Voffset a) Els valors de b) La màxima freqüència possible del senyal de control del circuit de mostreig i manteniment. Si es desitja convertir un senyal d’entrada el valor del qual pot oscil·lar entre 0 i 10 volts. c) 8 bits de resolució (7 de magnitud més 1 de signe). b) Vref = 5 V i VCCmín = 20 V . però amb 4 branques addicionals de resistències 16 R . Problema 3-06 Enunciat El circuit de la figura 1 és un conversor A/D de rampa digital que fa servir un comptador binari de 8 bits. d) f màx Vi = 4'88 KHz . 160 . f m . Figura 1.Respostes a) Està explicat en el pas 1 de la resolució. 32 R .

Resolució del problema Pas 1 La màxima resolució que es pot obtenir és de 8 bits (coincideixen la resolució del DAC i el nombre de bits del comptador). ja que sinó la funció de transferència presentaria les transicions en els nivells de tensió d’entrada de 0 LSB. hem d’obtenir la relació entre el valor de ref i el fons d’escala del DAC. L’invers d’aquesta quantitat ens donarà la freqüència màxima de conversió. el comptador s’anirà incrementant. al qual li correspon una tensió a la sortida del DAC de 0 volts.Figura 2. Es pot compensar aquest error d’offset sumant Voffset la tensió adequada a la sortida del DAC ( ). 2 LSB’s. s’ha d’ajustar el DAC per tal que el seu fons d’escala V sigui de 10 volts. desplaçada 1/2 LSB cap a la esquerra. etc. el qual s’haurà d’igualar a 10 volts. Pas 3 El temps de conversió d’aquest conversor. Per tant. essent el codi digital de sortida aquell que provoca que la tensió a la sortida del DAC sigui superior a la tensió d’entrada. Això s’entén pensant que el primer codi de sortida és el 0000. 1 LSB. per la qual cosa busquem la funció de transferència del DAC. i per convertir senyals d’entrada en el marge de 0 a 10 volts amb aquesta resolució. 161 . és de 2 TCLK . resultant: b ⎞ b b ⎛b Vo DAC = − Vref Ro ⎜ 3 + 2 + ⋅ ⋅ ⋅ + 1 + 0 ⎟ 64 R 128R ⎠ ⎝ R 2R Si “normalitzem” aquesta funció de transferència obtindrem la relació entre fons d’escala. i que mentre Vi sigui superior. Vref i el Pas 2 V El valor de offset s’ha d’ajustar per obtenir una funció de transferència “ideal” (segons s’ha definit a la teoria). suposant el pitjor cas i menyspreant la fase 8 d’inicialització.. és a dir. la qual cosa provocarà el canvi d’estat del comparador d’entrada.

Voffset = 5 256 . b) f m = 3096'25 Hz RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre els conversors A/D.Respostes a) Vref = − 5 R Ro . 162 .

CONTINGUTS 3.13 Problemes: Conversors A/D (2) Problema 3-07 Enunciat El circuit de la figura representa l’esquema d’un conversor A/D de 3 bits. a) Explicar el funcionament del circuit.3.SESSIÓ 29 ™ ™ ™ ™ ™ ™ ™ Nom: Conversors Analògics/Digitals (5) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Grebene1984] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’entendre el funcionament dels conversors A/D. 163 . indicant la funció de cada element.

la lectura del comptador serà proporcional a Vin . més temps trigarà el comparador a canviar. el primer transistor i les tres resistències de valor R constitueix una font de corrent constant. polaritzat a la base amb V1 (t ) . ja que quan major sigui aquesta. juntament amb la resistència 2 R formen una altra font de corrent. que carrega el segon condensador. generant una tensió V2 que creix amb el temps segons l’equació: V2 (t ) = V V t− t2 2 2 2 RC 8R C El restador presentarà per tant a la seva sortida una tensió V3 que variarà amb el temps segons l’ expressió: V3 (t ) = V1 (t ) − V2 (t ) = V t2 2 2 8R C Aquesta tensió anirà creixent. R = 2’5 KΩ i C = 1 μF. El segon transistor. instant en el que el comparador inhibirà el comptador del senyal de rellotge. i el comptador s’anirà incrementant fins que es compleixi que V3 > Vin . és a dir. D’aquesta forma. obtenir la freqüència del senyal de rellotge necessari per ajustar la tensió fons d’escala del conversor a 5 V.b) c) Si V = 10 V. que carrega el que creix linealment amb el temps (a primer condensador generant una tensió V1 partir de l’instant en que s’obren els interruptors) segons l’equació: V1 (t ) = V t 2 RC V BE = 0 i β = ∞ . la funció de transferència del conversor no serà lineal. d’entrada del restador també infinita). Dibuixar la funció de transferència b2 b1 b0 = f (Vin ) transferència implementa el conversor? . Com que V3 no creix linealment amb el temps. 164 . així com la resistència (suposem els transistors ideals. Quin tipus de funció de Resolució del problema Pas 1 El conjunt format per l’amplificador operacional.

on n serà la lectura del comptador. b) f CLK = 1600 Hz (veure nota al final del problema). Llavors. S’obté llavors la taula següent: Respostes a) Està explicat al pas 1 de la resolució. s’ha de imposar la condició que amb in on N és la resolució. 165 . la qual cosa es pot fer buscant els nivells de tensió corresponents al valor de V3 en instants de temps múltiples del període del senyal de rellotge. en ser no lineal. s’han d’obtenir tots els valors de Vin pels quals es produeix un canvi de codi digital a la sortida.Pas 2 al de V3 un cop ha La funció de transferència s’obté igualant el valor de Vin n T CLK . Pas 3 Per dibuixar la funció de transferència. el valor de n ha de ser 2 . transcorregut un temps igual a N V = V FS . en aquest cas de 3 bits.

166 . necessitem un valor de V major. el valor fons d’escala màxim que es pot aconseguir sense que saturin els transistors és de 1’25 volts. un comparador. ja que quan V3 V3 ) ja fa temps que ha superat arriba a 5 volts. amb els punts centrals de codi en zero.) i la lògica que controla el sistema. si volem V FS = 5 aquest valor.A. etc. Per tant. 1 LSB. V1 (que sempre és major que V⎞ ⎛ ⎜V1 máx = ⎟ 2 ⎠ .R. Amb aquest valor de V . i el primer transistor estarà saturat ⎝ volts. Problema 3-08 Enunciat Dibuixi l’esquema d’un conversor d’aproximacions successives de 4 bits de resolució. un sumador d’offset. Indiqui i calculi els ajustos necessaris per tal que el seu esquema implementi la funció de transferència que s’ha definit com a "ideal" per a un ADC.c) Nota En realitat. amb els diferents blocs que el formen: un DAC de 4 bits. Obtingui el codi de sortida per a una tensió d’entrada igual a 0'687 V FS . un registre d’aproximacions successives (S. Resolució del problema Pas 1 A la figura es pot observar l’esquema de blocs d’un conversor A/D de aproximacions successives de 4 bits de resolució. explicant el seu funcionament i l’arbre de decisió que segueix el registre d’aproximacions successives. és a dir. amb aquests valors no es pot aconseguir V FS = 5 V.

el registre de aproximacions successives presenta a l’entrada del DAC diferents codis binaris de 4 bits. i el comparador ens indica si ens hem passat ⎝ V ⎞ ⎛ ⎜Vi > FS ⎟ 2 ⎠ . de manera que si cada prova es pot realitzar en un període del senyal de rellotge. i el comparador determina si la sortida del DAC és superior o inferior a la tensió d’entrada. seguint l’ordre de més pes a menys pes. i es procedeix de forma semblant. En la prova següent. si ens hem passat resetejem el bit ⎝ que hem provat de nou a “0”. El mètode de prova es basa en el diagrama o arbre de decisió de la següent figura. indicant-nos si el codi digital que s’ha provat és massa gran o massa petit. de manera que en la prova següent. en successius intents. posarem a “1” el següent bit. Per això. essent N la resolució. el mantindrem a “1”. el temps de conversió serà de N TCLK . amb el que la sortida del DAC és V ⎞ ⎛ V FS ⎜Vi < FS ⎟ 2 ⎠ o ens hem quedat curts 2 . 167 . i si ens hem quedat curts.Pas 2 El sistema tracta “d’endevinar” el codi digital d’entrada corresponent a una determinada tensió analògica d’entrada. que segueix el mètode següent: en primer lloc es prova el codi digital corresponent al bit de major pes igual a “1” i els bits restants a “0”. A cada prova es determina l’estat d’un dels bits del codi digital de sortida.

hi ha un error d’offset de +1/2 LSB respecte de la funció de transferència que s’ha definit com a “ideal” (transicions en 0’5 LSB’s. Per corregir-ho. Pas 4 La funció de transferència genèrica d’un conversor A/D és: D = bo 2 − N + b1 2 −( N −1) + . etc. i expressant la tensió d’entrada respecte d’un valor 2 la resolució. que en binari és 1011. En el nostre cas: 0 '687 V FS × 24 = 10 '992 V FS i el valor sencer més pròxim a aquesta quantitat és 11. . 1’5 LSB’s. s’ha de sumar un offset de –1/2 LSB a la sortida del DAC. 2 LSB’s. normalitzat a la unitat) corresponent a la tensió d’entrada. . Respostes Totes les respostes s’han indicat al llarg dels passos de la resolució. però una forma fàcil d’obtenir el codi és “desnormalitzant” aquesta N .Pas 3 Si no afegim cap offset a la sortida del DAC.. és a dir. 168 . essent N expressió. les transicions tenen lloc per a tensions d’entrada de 1 LSB.). + bN −1 2 −1 = Vi VFS on D representa el valor decimal. etc.

RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre els conversors A/D. 169 .

170 .

també anomenats conversors de potència. els dispositius i circuiteria per al processament de senyal necessari per obtenir el control desitjat. i per electrònica. Introducció als Sistemes i Dispositius Electrònics de Potència 4.1.1 Electrònica de Potència. indicant el seu funcionament general. Concepte d’Electrònica de Potència L’Electrònica de Potència engloba l’aplicació de l’electrònica basada en dispositius d’estat sòlid (semiconductors) per al control i conversió de potència elèctrica. 4. donant una visió general dels diferents dispositius que es fan servir i les diferents aplicacions o tipus de circuits electrònics de potència. 171 . aplicacions i història de l’electrònica de potència. transmissió i distribució de potència elèctrica. Introducció En aquest apartat veurem el concepte. També enumerarem els diferents tipus de circuits de control de potència. Electrònica de Potència 4. CONTINGUTS En aquesta sessió farem una enumeració dels diferents tipus de dispositius emprats en circuits electrònics de potència. Per control s’entén que treballem en un sistema realimentat (de llaç tancat). Per potència entenem l’equipament per a la generació.SESSIÓ 30 ™ ™ ™ ™ ™ ™ ™ Nom: Introducció a l’Electrònica de Potència Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] OBJECTIUS En aquesta sessió presentarem les nocions bàsiques que fan referència als sistemes electrònics de potència.1.

172 . control de motors. Des de llavors. La segona revolució va començar amb el desenvolupament comercial del tiristor l’any 1958. la unió de l’electrònica de potència (el múscul) i la microelectrònica en els circuits de control (cervell). ƒ [Rashid1993] pàgines 1-3. el control de potència s’aconsegueix fent commutar dispositius semiconductors de potència.Bàsicament. inventat l’any 1956. Això ha permès que l’electrònica de potència hagi trobat un lloc important en les tecnologies modernes i es faci servir en gran varietat de productes. com poden ser control d’escalfor. taula 1. les capacitats de manejament de potència i la velocitat de commutació dels dispositius s’han incrementat tremendament. s’han introduït molts tipus diferents de dispositius semiconductors de potència i tècniques de conversió. ƒ [Rashid1993] pàgines 2-5. el phanotron o el thyatron. figura 1-2. 4. També els classificarem atenen a diferents aspectes del seu comportament.2 Dispositius semiconductors de potència En aquest apartat farem una enumeració dels dispositius semiconductors més habituals en aplicacions de potència: les seves característiques generals. Avui en dia.1. Història de l’electrònica de potència La història de l’electrònica de potència comença amb la introducció de l’arc rectificador de mercuri l’any 1900. La primera revolució de l’electrònica començà l’any 1948. fan aparèixer moltes noves aplicacions potencials. amb la invenció del transistor de silici. fonts d’alimentació o sistemes de propulsió de vehicles. control de lluminositat. i fins la dècada dels 50. ƒ [Rashid1993] pàgines 1-2. també anomenat transistor amb dispar PNPN o rectificador controlat de silici (SCR). subtipus i control bàsic. l’ignitron. tendència que continuarà al llarg dels pròxims anys. Aplicacions de l’electrònica de potència Amb el desenvolupament de la tecnologia dels semiconductors de potència.1. A continuació. es van anar introduint d’altres dispositius. com ara el rectificador amb tub de buit controlat per reixeta.

En conducció. BJTs de potència Són dispositius de tres terminals: base. Existeixen molts tipus de tiristors. càtode i porta. Condueix quan. taules 1. Els temps de recuperació inversa varien entre 0’1 µs i 5 µs.2 i 1. ƒ [Rashid1993] pàgines 5. tiristors controlats per MOS (MCT). Normalment són emprats en aplicacions de baixa freqüència (per sota de 10 KHz) i suporten corrents de fins a 400 A i tensions inverses de fins a 1200 V. col·lector i emissor. Els tiristors poden suportar fins a 6000 V en inversa i 3500 A en directa. essent la caiguda de tensió en directa molt petita (entre 0’5 V i 1’2 V). Normalment funcionen com a interruptors en configuració d’emissor comú. la caiguda de potencial entre col·lector i emissor és molt petita (entre 0’5 V i 1’5 V). ƒ [Rashid1993] pàgines 7-8.2 i 1. essent menyspreable en molts casos.3. cadascun amb les seves pròpies característiques de funcionament. el díode està en tall o bloqueig. s’injecta corrent pel terminal de porta. Tiristors El tiristor té tres terminals: ànode. tiristors de commutació per línia.3. tiristors de conducció inversa (RCT). 300 A). commutant entre les regions de tall i de saturació de les seves característiques. Existeixen tres tipus de díodes de potència: de propòsit general (aguanten fins a 3000 V en inversa i 3500 A en directa). els d’alta velocitat o de recuperació ràpida (3000 V. ƒ [Rashid1993] pàgines 5-7. figura 1-6. tiristors de conducció bidireccional (TRIAC). i els díodes Schottky (100 V. el díode condueix. tiristors de commutació assistida per porta (GATT). 173 . rectificadors controlats de silici activats per llum (LASCR). essent els temps de commutació en els tiristors de commutació més ràpida de l’ordre de 10 a 20 μs. tiristors d’inducció estàtica (SITH).2 i 1. tiristors de commutació per porta (GTO). figura 1-6. Un cop en conducció es perd el control des del terminal de porta. Si la tensió al càtode és major que a l’ànode. i no deixa de conduir fins que s’inverteix la tensió entre ànode i càtode o l’actuació d’un circuit extern de commutació. taules 1. figura 1-6. podent arribar a l’ordre dels nanosegons en els Schottky. 1000 A). taules 1. estant polaritzat en directa (major tensió a l’ànode que al càtode).Díodes de potència Els díodes de potència són dispositius de dos terminals: ànode i càtode. capacitat de manejament de potència i rapidesa: tiristors de commutació forçada. Si la tensió a l’ànode es major que al càtode. i el corrent en inversa degut a les fuites depèn de la diferència de potencial aplicada.3.

com poden ser: dispar i commutació controlats o incontrolats. però menys que els MOSFETs. Els SITs són dispositius d’elevada potència i alta freqüència. controlant el seu estat mitjançant l’aplicació de senyals als terminals de “control” (porta o base).3. Poden suportar fins a 1200 V i 400 A. ƒ [Rashid1993] pàgines 10-12.2 i 1. com a exemple. suport de diferència de potencial unipolar o bipolar. aquests es poden classificar segons diferents criteris. És un dispositiu similar al JFET i les seves prestacions principals són de baix soroll. taules 1. ƒ [Rashid1993] pàgines 8. IGBTs i SITs Els IGBTs són transistors de potència controlats per tensió. figura 1-7.3. Es fan servir en aplicacions d’alta tensió i corrent elevat. drenador i font. figura 1-6. Característiques de control Els dispositius semiconductors de potència es fan servir com a interruptors. Segons aquests criteris. taules 1. Els temps de commutació són molt baixos. el rectificador controlat de silici o tiristor és un dispositiu de dispar controlat i commutació incontrolada.2 i 1. Són més ràpids que els BJTs.MOSFETs de potència Són dispositius de tres terminals: porta. Es fan servir com a interruptors en configuració de font comú. figura 1-6. de l’ordre de 0’25 µs i suporta fins a 1200 V i 300 A. que suporta diferències de potencial bipolars i capacitat de conducció de corrent unidireccional. senyal de control continu o polsat. capacitat de conducció de corrent unidireccional o bidireccional. Són emprats en conversors de potència d’alta velocitat (desenes de KHz) i suporten corrents de fins a 50 A i tensions inverses de fins a 1000 V. fins a freqüències de commutació de uns 20 KHz. Segons les característiques de funcionament i de control dels dispositius. baixa distorsió i capacitat d’elevada potència a freqüències audibles. senyal de control polsada. essent les característiques necessàries d’aquests senyals de control diferents per a cada tipus de dispositiu. ƒ [Rashid1993] pàgines 8. 174 .

Conversors alterna-alterna (ac-ac) Aquests conversors es fan servir per tal d’obtenir una tensió de sortida alterna variable a partir d’una font de senyal altern fix.1. El valor mig de la tensió de sortida es controla modificant el temps de conducció del dispositiu semiconductor empleat com a interruptor. i el valor mig de la tensió de sortida es pot controlar variant el temps de conducció dels tiristors. també anomenats conversors de potència. Conversors alterna-contínua (ac-dc) També s’anomenen rectificadors controlats. i fan servir tiristors en compte de díodes. Rectificadors de díodes Un circuit rectificador de díodes transforma una tensió alterna en una tensió contínua. ƒ [Rashid1993] pàgines 13. ƒ [Rashid1993] pàgines 12-13. ƒ [Rashid1993] pàgines 12. Aquests conversors també s’anomenen controladors de tensió altera. 175 .3 Tipus de circuits electrònics de potència En aquest apartat veurem una breu classificació dels diferents tipus de circuits electrònics de potència. Poden ser monofàsic o trifàsics. El senyal de sortida es controla modificant el temps de conducció d’un TRIAC. figura 1-8. El quocient entre el temps de conducció d’aquest dispositiu i el període del senyal de control s’anomena cicle de treball (duty cycle) del chopper. El senyal d’entrada del rectificador pot ser monofàsic o trifàsic. figura 1-9. figura 1-10. Conversors contínua-contínua (dc-dc) També s’anomenen reguladors commutats o chopper.4. figura 1-11. ƒ [Rashid1993] pàgines 13.

Interruptors estàtics Els dispositius semiconductors de potència es poden fer servir com a interruptors estàtics o contactors. així com les seves principals característiques de comportament. i hem introduït els principals dispositius semiconductors de potència empleats en els conversors de potència. La tensió de sortida es pot controlar modificant els temps de conducció dels dispositius.Conversors contínua-alterna (dc-ac) Aquest conversors també s’anomenen circuits inversors. 176 . ƒ [Rashid1993] pàgina 14. Normalment es forma una estructura en pont a partir de quatre dispositius semiconductors que es fan conduir per parelles i de forma alternada. ƒ [Rashid1993] pàgines 14. figura 1-12. RESUM En aquesta sessió hem estudiat conceptes bàsics i principis de l’electrònica de potència. Poden ser de contínua o d’alterna.

A la figura següent podem veure el símbol i l’estructura d’un díode de potència. remarcant els aspectes del comportament no-ideal i. aquells que afecten més al funcionament dels circuits electrònics de potència. CONTINGUTS En aquesta sessió estudiarem les característiques tensió-corrent dels díodes de potència. En aquesta sessió i les següents estudiarem més a fons el funcionament i característiques principals dels díodes de potència.1 Característiques tensió-corrent dels díodes de potència En aquest apartat estudiarem la característica tensió-corrent del díode de potència. OBJECTIUS En aquesta sessió i les següents estudiarem el comportament dels díodes de potència. També farem una classificació dels diferents tipus de díodes de potència.SESSIÓ 31 ™ ™ ™ ™ ™ ™ ™ Nom: Díodes de Potència (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] PRECEDENTS En la sessió anterior hem presentat de forma breu els principals dispositius semiconductors emprats en circuits electrònics de potència. símbol i funcionament del díode de potència El díode de potència es un dispositiu de dos terminals basat en una unió pn. 4. sobretot.2 El diode de potència 4. sobretot en aquells aspectes que no es tenen en compte en aplicacions de petit senyal.2. 177 . les regions de polarització i les característiques de recuperació inversa. però que són determinants en el correcte funcionament dels circuits electrònics de potència dels que formen part. Estructura.

Característica tensió-corrent ideal i real La característica tensió-corrent (relació entre el corrent que circula de ànode a càtode i la diferència de potencial entre aquests dos terminals) d’un díode ideal es pot veure a la figura següent. a efectes pràctics. mentre que polaritzat en inversa. Veiem que. 178 . Quan la tensió al càtode és superior a la de l’ànode (polaritzat en inversa). aquest condueix. Podem observar que polaritzat en directa un díode ideal és equivalent a un curtcircuit. en molts casos el comportament del díode es pot assimilar al d’un interruptor. La característica tensió-corrent d’un díode real es pot veure a la figura següent. el díode està en estat de bloqueig o no conducció. i només circula un petit corrent en inversa. essent la caiguda de potencial entre els seus terminals molt petita. ƒ [Rashid1993] pàgines 20-21.Quan al díode el potencial de l’ànode és positiu respecte el càtode (polaritzat en directa). el circuit equivalent és el d’un circuit obert.

adquirint de seguida valors força elevats.ƒ [Rashid1993] pàgines 21-22. que en aplicacions de potència comporta l’aparició d’uns fenòmens que en petit senyal eren menyspreables. ƒ [Rashid1993] pàgina 22. i es produeix per V D < 0 . La primera és la regió de polarització en directa. poden arribar-se a la destrucció del dispositiu si la potència dissipada supera els nivells màxims permissibles. 179 .2 Característiques de recuperació inversa del díode de potència En aquest apartat estudiarem el comportament del díode de potència en el seu pas de conducció a no conducció (commutació). on V D > 0 .2. En aquesta regió. Regions de polarització En la característica tensió-corrent del díode real observem que es poden definir tres regions de comportament o polarització. A partir d’un cert valor llindar de tensió. Es pot definir una tercera regió de polarització o funcionament que es produeix si la tensió inversa de polarització arriba a nivells molt elevats (de l’ordre de 1000 V per a díodes de potència). anomenada de ruptura. el corrent en inversa creix ràpidament. En aquesta regió el corrent que circula en inversa pel díode és molt petit. La segona regió és la de polarització en inversa. però en aplicacions amb elevats nivells de corrent poden ser molt importants. el corrent I D creix de forma pràcticament exponencial amb V D . 4.

figura 2-3. i que representarem per ƒ . provoca l’aparició d’un corrent invers pel díode. el corrent en directa es redueix a zero. 180 . el díode continua conduint degut als portadors minoritaris que hi ha encara emmagatzemats a la unió pn i al cos de material semiconductor (bulk).Temps de recuperació inversa Quan el díode és conduint corrent en directa i. Factor de suavitat. degut al funcionament del circuit o a l’aplicació d’una diferència de potencial en inversa. [Rashid1993] pàgines 23-24. anomenada Q RR . que arriba a assolir un valor de pic. degut a l’emmagatzemament de càrrega a la regió de deplexió de la unió pn. Recuperació suau i recuperació abrupta t SF = b ta Depenen del tipus de díode. entre d’altres paràmetres. tal com es veu a la figura següent. donant lloc a característiques de recuperació inversa més suaus o més abruptes respectivament. Aquests portadors necessiten un cert temps per recombinar-se i desaparèixer. el valor del qual ve determinat. i t b . que fixa la rapidesa màxima amb la que pot variar amb el temps el di dt corrent per la branca on està el díode. degut a la càrrega present al bulk. i que té dos components: t a . t rr . pel circuit extern. figura 2-3. que s’anomena temps de recuperació inversa del díode. I RR . ƒ [Rashid1993] pàgines 23-24. la relació pot ser més gran o més petita. Pic de corrent invers La càrrega total que flueix en inversa pel díode durant el temps de recuperació inversa.

essent les més interessants les que permeten trobar el temps de recuperació inversa i el pic de corrent invers en funció de la resta de paràmetres. i que escrivim a continuació: t rr = I RR = ƒ 2 Q RR (SF + 1) di dt di dt (SF + 1) 2 Q RR [Rashid1993] pàgines 23-24. 4. 181 . Equacions A partir de les definicions anteriors i les característiques de recuperació inversa. ƒ [Rashid1993] pàgines 23-24. fent algunes aproximacions.3 Tipus de díodes de potència En aquest apartat estudiarem les principals característiques i les diferències entre els diferents tipus de díodes de potència existents. podem arribar a una sèrie de relacions entre tots els paràmetres que afecten a la recuperació inversa del díode.2. figura 2-3.Aquesta relació rep el nom de factor de suavitat.

minimitzen el problema de l’emmagatzemament de càrrega de les unions pn. el corrent de fuites en inversa és molt més gran. Els marges de corrent en directa que són capaços de suportar va des de valors inferiors a 1 A fins a valors de milers d’ampers. i es fan servir en aplicacions de baixa velocitat. Els marges de corrent que cobreixen va des de menys d’un amper fins a centenars d’ampers. ƒ [Rashid1993] pàgines 25-26. ƒ [Rashid1993] pàgina 25. Díodes Schottky Basats en un contacte metall-semiconductor. RESUM En aquesta sessió hem estudiat les característiques i propietats de funcionament principals dels díodes de potència. pel que els marges de tensió inversa que poden suportar només arriba al centenar de volts. En contrapartida. ƒ [Rashid1993] pàgina 26. Les diferències de potencial en inversa que són capaços de suportar van des de uns 50 V fins a uns 5000 V. Els marges de corrent van des de 1 amper fins a 300 A. 182 . Díodes de recuperació ràpida Tenen un temps de recuperació inversa baix. presentant uns temps de recuperació inversa molt petits. i els de tensió des de 50 V a 3000 V. normalment inferior a 5 μs.Díodes de propòsit general Tenen un temps de recuperació inversa relativament elevat. de l’ordre de 25 µs. així com la classificació dels diferents tipus existents.

En aquesta sessió ampliarem una mica més el nostre estudi sobre el comportament del díode de potència en commutació. També estudiarem la forma d’interconnectar més d’un díode de potència per millorar certes característiques. mirant de resoldre els problemes derivats d’aquests efectes. Díode de freewheeling En aplicacions electròniques on es vol controlar la potència subministrada a una càrrega altament inductiva. estudiant els efectes de la no idealitat del seu comportament en circuits pràctics. poden aparèixer pics elevats de tensió sobre la mateixa quan commuta l’element interruptor que es fa servir per controlar la potència. En aquest apartat estudiarem aquests comportaments anòmals i com minimitzar-los.2. on es controla la potència mitja subministrada a la càrrega 183 . Veurem també com associar díodes en sèrie i en paral·lel per incrementar algunes capacitats d’aquests dispositius. Aquest efecte es pot observar en el circuit de la figura.SESSIÓ 32 ™ ™ ™ ™ ™ ™ ™ Nom: Díodes de Potència (2) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] PRECEDENTS En la sessió anterior hem introduït quin és el comportament del díode de potència davant la seva commutació i els efectes que es produeixen derivats de la no idealitat del dispositiu.4 Efectes del temps de recuperació inversa El fet que durant la commutació d’un díode aquest condueixi en inversa durant un cert temps pot provocar comportaments anòmals no desitjats en els circuits de control de potència en els que són presents aquests díodes. CONTINGUTS En aquesta sessió analitzarem els efectes dels retards en la commutació del díode de potència en els circuits. així com possibles solucions per minimitzar aquests efectes. degut a que aquesta no suporta canvis bruscos de corrent. 4. OBJECTIUS En aquesta sessió completarem el nostre estudi sobre el díode de potència. a més d’altres aspectes.

Aquest díode rep el nom de díode de freewheeling. Limitació del pic de corrent invers En el circuit anterior. circula un corrent constant . analitzant la malla d’entrada. que ara intenta fer de generador injectant corrent al circuit. Suposant que per la càrrega. i la diferència de potencial sobre la càrrega tendeix a infinit.mitjançant el cicle de treball de commutació d’un dispositiu semiconductor. 184 . però es troba un circuit obert. representat en l’esquema per l’interruptor SW i el díode D1 . s’inverteix el potencial a la càrrega. quan està el díode D m en conducció i circulant per ell el mateix corrent I o que circula per la càrrega. si obrim l’interruptor. finalitzat el transitori inicial que es produeix quan es Io = VS R tanca l’interruptor. com es veu a la figura següent. Per solucionar aquest problema hem d’oferir a la càrrega un camí per tal que el corrent pugui seguir circulant. i això es fa amb un díode connectat en paral·lel amb la càrrega. ƒ [Rashid1993] pàgines 27-28. i permet que el corrent I o continuï circulant per la càrrega quan s’obre l’interruptor. permetent la emmagatzemada a la seva unió. si tanquem l’interruptor SW i degut a la càrrega Dm no commuta instantàniament. tendiria a infinit i estaria només limitat per les resistències paràsites dels elements de la malla. circulació d’un corrent invers per ell el valor del qual.

Per limitar el pic de corrent invers per Dm (i en directa per la resta d’element de la malla) es limita la rapidesa amb la que pot variar el corrent per la malla amb la inserció una inducció L S . Així donem temps a D m per tal que commuti abans que el valor del corrent es faci massa gran. la tensió serà més petita. ƒ [Rashid1993] pàgines 27-29. i al ser més gran la capacitat equivalent. Energia emmagatzemada i oscil·lacions transitòries L’energia emmagatzemada a la inducció L S es pot arribar a transferir a la capacitat associada a la unió pn del díode D m . provocant l’aparició d’un potencial sobre aquest que pot arribar a ser elevat. 185 . Per reduir el valor d’aquest potencial es pot afegir un condensador en paral·lel amb el díode. . En sèrie amb el condensador es pot afegir una petita resistència per eliminar les oscil·lacions produïdes per l’intercanvi d’energia entre la capacitat afegida i L S ƒ [Rashid1993] pàgina 29. donat que el valor d’aquesta capacitat és petita.

4. En aquest apartat estudiarem com associar els díodes i els aspectes pràctics a tenir en compte en aquests tipus d’associacions. es poden fer servir associacions d’aquests en sèrie i en paral·lel.5 Associació de díodes en sèrie i en paral·lel Per tal d’incrementar les capacitat de corrent en directa i de tensió en inversa que són capaços de suportar els díodes. essent d’aquesta forma la diferència de potencial inversa que pot aguantar el conjunt la suma dels de cada díode. Associació de díodes en paral·lel Per tal d’incrementar el nivell de corrent en directa que pot suportar un díode es poden connectar dos o més díodes en paral·lel.2. ƒ [Rashid1993] pàgines 29-31. Associació de díodes en sèrie Per tal d’incrementar la diferència de potencial que pot suportar un díode en inversa es poden connectar dos o més díodes en sèrie. com els corrents de fuites inversos seran iguals i les característiques en inversa dels díodes diferents. però això serà impossible a la pràctica. la diferència de potencial inversa que suporta cada 186 . En el cas sèrie. essent d’aquesta forma el corrent en directa que pot aguantar el conjunt la suma dels de cada díode. Compensació de les diferents característiques dels díodes Tant en el cas de l’associació en sèrie com en la de en paral·lel interessa que els díodes siguin iguals. ƒ [Rashid1993] pàgines 31-32.

díode serà també diferent, podent arribar a ser molt més gran en un d’ells, superant el
valor màxim que suporta aquest. Això es pot equilibrar afegint unes resistències
(grans) en paral·lel amb els díodes. Si es vol que l’equilibri en la distribució del
potencial invers es doni també en les transicions, es poden connectar, també en
paral·lel, uns condensadors.

En el cas paral·lel, com la tensió ànode-càtode en directa serà la mateixa i les
característiques en directa dels díodes diferents, el corrent que circula per cada díode
serà també diferent, podent arribar a ser molt més gran en un d’ells, superant el valor
màxim que suporta aquest. Això es pot equilibrar afegint unes resistències (petites) en
sèrie amb els díodes. Si es vol que l’equilibri en la distribució del potencial invers es
doni també en les transicions, es poden connectar, també en sèrie, unes inductàncies
acoblades, com indica la figura.

ƒ

[Rashid1993] pàgines 29-32.

RESUM
En aquesta sessió hem acabat d’estudiar les característiques i propietats de
funcionament principals dels díodes de potència, així com la forma d’interconnectar
més d’un díode per incrementar certes capacitats d’aquests dispositius.

187

188

SESSIÓ 33
™
™
™
™
™
™
™

Nom: Díodes de Potència (3)
Tipus: de problemes
Format: no presencial
Durada: 2 hores
Dedicació: 2 hores
Treball a lliurar: no
Material:
o Bibliografia bàsica:
ƒ [Rashid1993]

OBJECTIUS
En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora
d’entendre el comportament dels díodes de potència.

CONTINGUTS

4.2.6 Problemes: Díodes de Potència

Problema 4-01
Enunciat
S1 a una freqüència f S = 20
En el circuit de la figura, es fa commutar l’interruptor
KHz amb un cicle de treball K = 40%. La càrrega és altament inductiva i condueix un

corrent I 0 = 200 A.
a) Expliqui les funcions de D2 i LS en aquest circuit.
= 300 V, trobar el valor del corrent de pic pel díode D1
el temps de recuperació inversa t rr del díode D2 si la càrrega

b) Si L

= 5 μH i V S

emmagatzemada durant el seu període de conducció és Q RR
= 2·10-3 C.
Suposi que el "factor de suavitat" per a aquest díode és SF = 0’4.
c) Dibuixi les formes d’ona dels corrents pels díodes D1 i D2
).
igual a dos períodes del senyal de control (2 TS

189

durant un temps

i

Resolució del problema
Pas 1
El díode D2 és un díode denominat de free-wheeling, que facilita que segueixi
circulant corrent per la càrrega altament inductiva en el moment en que s’obre
l’interruptor, evitant l’aparició de diferències de potencial elevades sobre la càrrega en
aquest instant.
La bobina LS és de protecció contra pics elevats de corrent provocats per la no
commutació instantània de D2 en el moment en que es tanca l’interruptor, ja que ens
restaria una malla amb el generador VS i una resistència nul·la (si tots els elements
fossin ideals) donant lloc a un corrent infinit. LS impedeix un canvi brusc de corrent,
fent en aquest cas que variï linealment amb el temps, donant temps a commutar a D2
abans que el corrent reïxi valors massa elevats.
Pas 2
A partir de la malla d’entrada, en el moment en que l’interruptor passa a ON podem
calcular l’equació del corrent per la bobina i el díode D1, que variarà linealment amb el
temps amb un pendent:

di V S
=
dt LS
A més, es compleix que i D 2 (t ) = I 0 − i D1 (t ) , i a partir de la característica de
recuperació inversa del díode D2 podem escriure:
t rr = t a + tb

SF =

tb
ta

I RR =

di
ta
dt

Q RR ≅

1
I RR t rr
2

Només resta substituir les dades i resoldre el sistema, tenint en compte que
I pic D1 = I 0 + I RR
.

190

t rr . i el díode presenta un factor de suavitat SF = 0 i una càrrega emmagatzemada Q RR = 5 ⋅ 10 −6 I F culombs. b) Dibuixar amb detall les formes d’ona de corrent i tensió ànode-càtode en el díode. i la potència mitja subministrada a la resistència. a) Calcular el temps de recuperació inversa del díode. R = 10 Ω.Pas 3 Las formes d’ona que s’obtenen pels díodes són: Respostes = 614’1 A I pic D1 t rr = 9’66 µs Problema 4-02 Enunciat ( ) 4 En el circuit rectificador de la figura. essent I F el valor màxim de corrent que arriba a circular en directa durant l’interval de conducció. 191 . Vi (t ) = 300 sin 2 π 10 t V.

durant un temps segueix comportant-se com un “curtcircuit”. s’acumula una càrrega Q RR en la seva unió que provoca que quan passa a estar polaritzat en inversa no commuti instantàniament.Resolució del problema Pas 1 Durant el semiperíode en que el díode està polaritzat en directa. Pas 3 A partir de l’instant en que desapareix tota la càrrega emmagatzemada a la unió. el qual ajuda a evacuar la ∫ q = i dt càrrega Q RR . Podem calcular llavors la potència mitja dissipada a la resistència com < PR > = 1 T 1 PR (t ) dt = 0 T T ∫ T ∫ i (t ) R dt 0 2 R on tindrem que distingir dos intervals diferents: el de conducció i el de no conducció del díode. Pas 2 Quan el díode resta polaritzat en inversa. en funció del valor de t rr calculat. podem obtenir el valor d’aquesta càrrega emmagatzemada. podem trobar t rr com el temps que triga en desaparèixer la càrrega Q RR (recordem que el factor de suavitat és nul). permetent el pas de corrent en inversa. A partir del valor màxim (de pic) que arriba a circular en directa pel díode. el díode commuta i passa a comportar-se com un circuit obert. 192 . Tenint en compte que i que el corrent en inversa pel díode seguirà variant sinusoïdalment.

Respostes a) < PR > = 2477’6 W b) RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre els díodes de potència. 193 .

194 .

1 Característiques en contínua del transistor bipolar de potència En aquest apartat recordarem les característiques tensió-corrent del transistor bipolar. les seves regions de funcionament. col·lector i emissor) en el qual es pot controlar el flux de corrent de col·lector a emissor mitjançant el nivell de corrent injectat pel terminal de base.3 El transistor bipolar de potència 4.SESSIÓ 34 ™ ™ ™ ™ ™ ™ ™ Nom: BJTs de Potència (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] OBJECTIUS En aquesta sessió començarem a estudiar les característiques i comportament en commutació del transistor bipolar (Bipolar Junction Transistor o BJT) de potència. Característiques tensió-corrent del transistor bipolar de potència El transistor bipolar de potència és un dispositiu de tres terminals (base. així com les diferents regions de polarització del mateix i alguns paràmetres no menyspreables en aplicacions de potència. 4.3. per entendre els retards que es produeixen i com afecten aquests al comportament dels circuits de control de potència en els que es fan servir. així com l’estudi de la potència dissipada pel transistor treballant en commutació. el seu comportament en commutació i els retards associats a la mateixa. CONTINGUTS En aquesta sessió recordarem les característiques tensió-corrent del transistor bipolar. i també a la dissipació de potència del transistor. 195 . Si relacionem el corrent de col·lector amb la tensió col·lector-emissor obtenim l’anomenada característica de sortida. La relació entre el corrent de base i la tensió base-emissor rep el nom de característica d’entrada.

A partir del model podem escriure I C = I CEO + β I B .ƒ [Rashid1993] pàgines 263-264. i menyspreant el corrent de fuites en inversa de la unió base-col·lector I CEO . ƒ [Rashid1993] pàgina 265. Circuit equivalent i equacions del BJT El circuit equivalent del transistor de potència en gran senyal el podem veure a la figura següent. El paràmetre β = h FE = IC IB és l’anomenat guany de corrent. I E = I B + I C = (β + 1) I B . 196 .

I BS . és a dir. [Rashid1993] pàgines 266-267. Si observem el circuit de la figura. creixent I C amb I B i disminuint VCE . Es pot controlar l’estat del transistor amb el corrent de base i. el transistor entra en zona de saturació. VCEsat ƒ . ODF = ƒ IB I BS . insuficient per polaritzar la unió base-emissor en directa. on les sigles provenen de l’anglès Over-Drive Factor. en aplicacions de potència. si el corrent de base és nul i. arribant la tensió col·lector-emissor a un valor mínim anomenat de saturació. essent el corrent de col·lector menyspreable (I CEO ) . normalment es fa treballar al transistor commutant entre les seves regions de tall i de saturació. per tant. Si I B arriba a un cert valor anomenat corrent de base mínim de saturació I BS .Polarització. Regions de funcionament Segons l’estat de les unions del transistor es poden definir tres regions de funcionament o polarització: regió de tall. el transistor passa a zona activa. Això fa que el corrent necessari per aconseguir-ho sigui major que el mínim per saturar el transistor. regió activa i regió de saturació. el transistor estarà tallat. Factor de sobreexcitació Normalment interessa polaritzar el transistor en la zona de saturació però no just en la frontera entre les regions activa i de saturació. [Rashid1993] pàgina 267. Al quocient entre el corrent de base real i el mínim per saturar el transistor se l’anomena ODF . 197 . A mesura augmenta aquest corrent i quan la tensió base-emissor arriba a un cert nivell llindar.

Podem observar l’existència d’aquests temps en els senyals de la figura següent. el temps d’emmagatzemament o Storage time t s i el temps de baixada o Fall time tf .3. Aquests temps són el temps de retard o Delay time t d . ƒ [Rashid1993] pàgines 267-268. el temps de pujada o Rise time t r . Aquestes capacitats donaran lloc a uns retards en el comportament del transistor a l’hora de canviar de regió de funcionament. temps de pujada i temps de baixada L’existència de les capacitats associades a les unions de l’estructura del transistor bipolar comporta l’aparició d’uns retards en el funcionament d’aquest en commutació.2 Característiques en commutació del transistor bipolar En aquest apartat estudiarem els retards associats a la commutació del transistor bipolar i els seus efectes en el comportament del circuit de control de potència i en la potència dissipada pel transistor. 198 . Circuit equivalent en commutació A la figura podem observar el circuit equivalent en commutació o règim dinàmic del transistor bipolar. en el que s’aprecia l’existència de capacitats paràsites associades a les unions semiconductores.4. temps d’emmagatzemament. Temps de retard.

i és important sobretot mentre el transistor està saturat i. 199 . degut als retards. ƒ [Rashid1993] pàgines 268-270. El valor d’aquesta potència dependrà de la regió de funcionament del transistor. exemples 8-2 i 8-3. Potència dissipada en commutació La potència dissipada en un transistor bipolar ve donada per l’expressió P = V BE I B + V CE I C i en les aplicacions de potència normalment no es pot menysprear la potència dissipada en la unió base-emissor. en les transicions. p270-273.Cal remarcar que t s és proporcional a l’excés de càrrega emmagatzemada a la unió base-emissor deguda a la sobresaturació del transistor i que és. durant les quals el transistor està en zona activa. RESUM En aquesta sessió hem recordat les característiques en contínua i en commutació del transistor bipolar per tal d’entendre com afecten els seus paràmetres en el funcionament dels circuits de control de potència que els fan servir i per poder avaluar la dissipació de potència en el transistor tenint en compte els retards en la commutació. proporcional al factor de sobreexcitació. ƒ [Rashid1993] pàgines 267. per tant.

200 .

SESSIÓ 35
™
™
™
™
™
™
™

Nom: BJTs de Potència (2)
Tipus: teòrica
Format: no presencial
Durada: 2 hores
Dedicació: 3 hores
Treball a lliurar: no
Material:
o Bibliografia bàsica:
ƒ [Rashid1993]

PRECEDENTS
En la sessió anterior hem estudiat els efectes dels retards en la commutació i les
limitacions degudes a la no idealitat del transistor bipolar de potència. Els efectes
d’aquests retards i limitacions es poden reduir amb una excitació adequada del
transistor, mitjançant diverses tècniques de control que estudiarem en aquesta sessió.

OBJECTIUS
En aquesta sessió estudiarem algunes tècniques de control d’excitació de la base del
transistor bipolar de potència que ens permetran apropar el seu comportament al d’un
interruptor ideal. A més, estudiarem uns circuits de protecció del BJT de potència i les
idees bàsiques relacionades amb l’aïllament necessari entre el circuit de control i el de
potència.

CONTINGUTS
En aquesta sessió estudiarem una sèrie de tècniques d’excitació del transistor bipolar
que ens permetran controlar parcialment els retards associats al seu funcionament en
commutació.
També introduirem en aquesta sessió alguns circuits bàsics de protecció i d’aïllament
entre el circuit de control i el circuit de potència.

4.3.3 Control d’excitació de base del transistor
bipolar de potència
En aquest apartat introduirem tres tècniques diferents per reduir els retards en la
commutació del transistor bipolar de potència, sobretot el temps d’emmagatzemament.

201

Control d’activació (Turn-on) i de commutació (Turn-off)
Aquest tipus de control es basa en, mitjançant una xarxa RC en el circuit de base d’un
transistor de potència, generar un corrent de la forma representada a la figura.

Amb el pic de corrent inicial s’aconsegueix carregar més ràpidament la unió baseemissor i disminuir el temps de retard. Després es rebaixa el corrent a nivells propers
al corrent mínim de saturació, perquè l’excés de càrrega emmagatzemat a la unió
base-emissor no sigui excessiu, reduint d’aquesta forma el temps
d’emmagatzemament. El pic de corrent invers també ajuda a descarregar aquest
excés de càrrega i fer menor t S .
El circuit que es fa servir respon a l’estructura mostrada en la figura.

ƒ

[Rashid1993] pàgines 276-277.

Control de base proporcional
Aquest tipus de control està pensat per a situacions en que el corrent que demana la
càrrega i que, per tant, circula pel transistor, varia dins un cert marge. Això fa que si
hem de dissenyar la polarització del transistor (que estigui saturat) pel pitjor cas (un del
extrems del marge de variació del corrent de càrrega), quan el valor del corrent és el
corresponent a l’altre extrem del marge, el transistor està saturat en excés, provocant
retards importants en la commutació.
El circuit intenta, doncs, mesurar el nivell de corrent que demana la càrrega i injectar
un corrent de base proporcional al transistor, mantenint-lo saturat sempre amb el
mateix factor de sobreexcitació, independentment del valor del corrent de saturació.

202

Normalment això es fa amb un transformador, tal com indica la figura.

ƒ

[Rashid1993] pàgina 278.

Control d’antisaturació
En aquest tipus de control, i per tal de minimitzar el temps d’emmagatzemament, es
polaritza el transistor de forma que no arribi a saturar, però molt a prop de la frontera
entre zona activa i zona de saturació. Amb això, la diferència de potencial entre
col·lector i emissor és prou petita com per poder seguir considerant el transistor un
interruptor tancat, i no hi ha excés de càrrega a la unió base-emissor.
Com es veu en el circuit de la figura, això s’aconsegueix amb un díode connectat entre
la base i el col·lector del transistor, que es posa en conducció quan la tensió col·lectoremissor disminueix per sota un cert valor, mantenint el transistor polaritzat amb
aquesta i evitant que arribi a la saturació.

ƒ

[Rashid1993] pàgines 278-279.

203

4.3.4 Limitacions de sobrecorrents i sobretensions
Durant la commutació del transistor bipolar de potència pot succeir que aquest hagi de
suportar increments de corrent o de tensió molt ràpids que podrien fer malbé el
dispositiu. En aquest apartat proposem unes solucions per limitar aquestes variacions
ràpides de corrent i tensió.

Limitació de sobrecorrents
Donat que la rapidesa amb la que pot augmentar el corrent de col·lector en un
transistor bipolar de potència està limitada, i en circuits amb càrrega altament inductiva
aquesta pot intentar injectar de sobte un corrent molt elevat vers el transistor, és
necessari limitar la velocitat amb la que pot augmentar el corrent pel transistor.
Això es fa mitjançant la inserció en la branca de col·lector d’una inducció (
circuit de la figura).

ƒ

L S en el

[Rashid1993] pàgines 291-293.

Limitació de sobretensions
Els transistors bipolars de potència tampoc poden suportar increments molt ràpids de
diferència de potencial entre col·lector i emissor, cosa que pot succeir en el pas de
conducció a tall. Per tal d’evitar els canvis bruscos de tensió entre aquests dos
terminals, es pot connectar una capacitat ( C S en el circuit de la figura).

204

Aïllament per transformador de polsos Una de les formes d’aconseguir l’aïllament entre els circuit de control i els de potència consisteix en aplicar el senyal de control al circuit de base del transistor bipolar de potència a través d’un transformador de polsos com indica la figura. és necessari un aïllament elèctric entre aquests circuits. En aquest apartat introduirem les idees bàsiques de les diferents solucions que es poden adoptar.3. ƒ [Rashid1993] pàgines 294-295. 205 . 4.La resistència RS s’introdueix per minimitzar els efectes d’oscil·lació provocats per l’intercanvi d’energia entre L S i C S . Amb això s’eviten els problemes derivats de la connexió entre les masses dels dos sistemes. ƒ [Rashid1993] pàgina 293.5 Aïllament dels circuits d’excitació Degut a les diferents masses dels circuits de control i dels de potència. que de vegades són dissenyats de forma independent i sense tenir en compte un les característiques de l’altre.

ƒ [Rashid1993] pàgines 294-295. com de protecció i d’aïllament del circuit de control de l’etapa de potència. La figura il·lustra a grans trets l’estructura d’aquest tipus d’aïllament. tant en el control i minimització dels retards en la seva commutació.Aïllament per optoacobladors Una altra forma d’aconseguir l’aïllament entre el circuit de control i el circuit de potència és mitjançant l’ús de dispositius optoacoblador. 206 . RESUM En aquesta sessió hem presentat alguns circuits associats a l’ús pràctic del transistor bipolar de potència.

de baixada i de retard d’aquest transistor. 207 . menyspreant les pèrdues a la unió base-emissor.6 Problemes: Transistors bipolars de Potència Problema 4-03 Enunciat 1. a) Calcular la potència mitja dissipada pel transistor. CONTINGUTS 4.3. El transistor bipolar del circuit de la figura té els paràmetres següents: Suposant menyspreables els temps de pujada.SESSIÓ 36 ™ ™ ™ ™ ™ ™ ™ Nom: BJTs de Potència (3) Tipus: de problemes Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] OBJECTIUS En aquesta sessió afrontarem la resolució d’uns exercicis que ens il·lustraran a l’hora d’entendre el comportament dels transistors bipolars de potència.

suposarem td = tr = tf = 0 (comportament ideal del transistor en el que a aquests retards es refereix). que es calcularà de la forma següent: < PBE > = 1 T 1 ∫ p (t ) dt = T ∫ i (t ) v (t ) dt T 0 T BE 0 208 B BE . Pas 4 Per calcular la potència mitja dissipada sense menysprear les pèrdues a la unió baseemissor haurem de sumar als resultats anteriors la potència mitja dissipada en aquesta unió. d) Calcular el valor de RB que produeix la mínima dissipació de potència i el valor d’aquesta potència mínima. Pas 2 Per calcular la potència mitja dissipada pel transistor menyspreant les pèrdues a la unió base-emissor haurem de resoldre la integral següent: <P>= 1 T ∫ T 0 p (t ) dt = 1 T iC (t ) v CE (t ) dt T 0 ∫ T + ts tenint en compte que només circula corrent de col·lector des de 0 a 2 segons. Resolució del problema Pas 1 En primer lloc. Pas 3 Amb la nova tensió VB.b) Repetir l’apartat anterior (a) si ara el senyal VB(t) en lloc d’anar de 0 a +5 volts va de -5 a +5 volts. tS s’obté com el temps que triga a desaparèixer la càrrega QS quan VB es fa nul·la i circula corrent negativa per la base del transistor. l’únic canvi que es produeix és que en descarregar-se la unió base-emissor amb un corrent major (VB = -5 V). c) Repetir els dos apartats anteriors (a i b) sense menysprear les pèrdues a la unió base-emissor. Hem d’obtenir un valor tS = 8 µs. L’únic retard no menyspreable serà el temps d’emmagatzematge ts. disminueix el temps d’emmagatzematge tS. IBS. Per calcular la potència mitja dissipada pel transistor es procedeix de forma idèntica a la explicada anteriorment. amb el nou valor de tS. al no donar-nos el problema dades al respecte. el qual haurem de calcular tenint en compte el factor de sobreexcitació amb el que se satura el transistor durant el semiperíode de conducció del mateix: calculem ICS a partir de la malla de sortida suposant el transistor saturat. i el corrent real IB amb el que saturem el transistor a partir de la malla d’entrada.

Per tot això. ja que és quan el transistor condueix (saturat) durant el menor temps possible (i només dissipa potència quan està en conducció). Pas 5 La potència dissipada serà mínima quan tS sigui nul. 209 . igual que abans. Hauríem d’evitar que el transistor quedés polaritzat en activa. amb IB negativa. amb IB nul·la.on haurem de distingir tres intervals diferents: de 0 a T + ts 2 . <P> = 5 W RESUM En aquesta sessió hem plantejat i indicat els passos de resolució de dos exercicis d’aplicació dels coneixements adquirits sobre els transistors bipolars de potència. T 2 T T + ts 2 2 . amb IB positiva. ja que en aquesta regió de funcionament la potència dissipada és més elevada que quan es treballa en saturació. <P> = 6’02 W d) RB = 10 Ω. essent l’únic canvi. hem de calcular el valor de RB que fa que IB = IBS. el valor del temps d’emmagatzematge tS. Respostes a) <P> = 6’72 W b) <P> = 5’12 W c) <P> = 7’62 W. amb VB de 0 a +5 V i amb VB de –5 a +5 V. i de a T . de a El càlcul l’hem de realitzar dos cops.

210 .

càtode i porta. A la figura següent podem observar la estructura i el model d’un tiristor. Estudiarem també els retards associats a aquests dos processos i farem una revisió dels diferents tipus de tiristors existents. dispositius semiconductors emprats com a interruptors controlats en circuits electrònics de potència.4.1 Característiques i model del tiristor En aquest apartat estudiarem la característica tensió-corrent del tiristor i el model de dos transistors que es fa servir per caracteritzar el seu funcionament. 211 . 4. CONTINGUTS En aquesta sessió estudiarem les característiques tensió-corrent del tiristor. comportament i tipus de tiristors. el seu dispar o activació i la seva commutació.4 El tiristor 4.SESSIÓ 37 ™ ™ ™ ™ ™ ™ ™ Nom: El Tiristor Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] OBJECTIUS En aquesta sessió aprendrem les principals característiques. Estructura del tiristor El tiristor és un dispositiu semiconductor de quatre capes amb una estructura pnpn amb tres unions pn i tres terminals: ànode.

Un cop reeixida aquesta situació la diferència de potencial entre ànode i càtode és molt petita. la qual podem observar a la figura següent. però. El comportament del tiristor segons com estiguin polaritzades aquestes unions es resumeix en la característica tensió-corrent. anomenat tensió de ruptura en directa (V BO ) . anomenat corrent de manteniment (I H ) . 212 . El tiristor deixa de conduir quan es torna a polaritzar en inversa o quan el corrent disminueix per sota d’un cert valor. i aquesta situació es manté encara que deixem de subministrar corrent de porta. Característica tensió-corrent Segons la polaritat i magnitud de la diferència de potencial entre els terminals de ànode i càtode i la magnitud del corrent injectat pel terminal de porta. limitat només pel circuit extern. les diferents unions pn del tiristor es polaritzen de formes diferents. si estant polaritzat en directa s’injecta corrent pel terminal de porta. en absència de corrent de porta. el tiristor. no condueix ni polaritzat en directa ni polaritzat en inversa (sempre i ha alguna unió pn polaritzada en inversa). De forma resumida. es pot provocar la conducció en inversa de la unió pn central (polaritzada en inversa) i que comenci a circular corrent entre ànode i càtode.ƒ [Rashid1993] pàgines 96-97. Un tiristor també pot arribar a conduir sense injecció de corrent de porta si la diferència de potencial entre ànode i càtode supera un cert valor.

Si en aquest model relacionem el corrent d’ànode amb els paràmetres dels transistors. la qual cosa pot provocar 213 .ƒ [Rashid1993] pàgines 96-98.4. i també quan i com es produeix la seva commutació. obtindrem una expressió en la que podem observar que amb una petita injecció de corrent pel terminal de porta es produeix un efecte de realimentació positiva amb el qual la tendència de creixement del corrent d’ànode es dispara. Model de dos transistors del tiristor Donada l’estructura de quatre capes semiconductores del tiristor. tendint inclòs a un valor infinit.2 Activació i commutació del tiristor En aquest apartat estudiarem les diferents formes (desitjades o no) d’activació del tiristor. tal com indica la figura. ƒ [Rashid1993] pàgines 98-100. Activació del tiristor Existeixen diverses formes d’activar (que comenci a circular corrent d’ànode) un tiristor: 1) Activació tèrmica: l’augment de temperatura provoca l’augment de parells electróforat que provoca un augment dels corrents de fuites. 4. es pot explicar el seu funcionament mitjançant un circuit equivalent format per dos transistors bipolars.

Commutació del tiristor Un tiristor que està en conducció es pot fer commutar (que passi de conducció a no . ja que pot provocar la destrucció tèrmica del dispositiu. El conducció) fent minvar el seu corrent per sota del corrent de manteniment I H corrent s’ha de mantenir per sota d’aquest nivell un temps suficient per que els portadors en excés de les quatre capes del tiristor desapareguin. L’activació del tiristor no és instantània. anomenat temps de pujada (t r ) .l’activació del tiristor. A més a més. associada a la capacitat de les mateixes es produeix un increment de càrrega que pot arribar a ser suficient per provocar l’activació del tiristor. els corrents de fuites poden assolir els nivells que porten a l’activació del tiristor. Aquest tipus d’activació no és normalment desitjat. i el corrent d’ànode triga també un temps en arribar al seu valor final. Aquest tipus d’activació és el que es fa servir habitualment. Aquest tipus d’activació pot ser destructiu i s’ha d’evitar. la injecció de portadors pel terminal de porta provoca la disminució de la tensió de ruptura en directa i la conseqüent activació del tiristor. ja sigui per conducció o per recombinació. dóna el temps d’activació del tiristor (t on ) Normalment. 4) Activació per variació brusca de tensió: si es produeix una variació ràpida de diferència de potencial en les unions. t rc . 5) Activació per corrent de porta: Si el tiristor està polaritzat en directa. Degut al comportament de les unions exteriors. Des que es comença a injectar corrent de porta fins que comença a circular corrent d’ànode transcorre un temps anomenat temps de retard (t d ) . ƒ [Rashid1993] pàgines 100-102. Aquest tipus d’activació també pot fer malbé el tiristor i s’ha de mirar d’evitar. la característica de commutació d’un tiristor és similar a la d’un díode. Transcorregut aquest temps el tiristor ja és capaç de suportar de nou tensió en directa sense que es produeixi l’activació. 3) Activació per elevada diferència de potencial: si la diferència de potencial entre ànode i càtode es fa prou gran. per tal que es recombinin els portadors en excés. amb les mateixes conseqüències que abans. Aquest tipus d’activació es fa servir en un tipus especial de tiristors. 2) Activació per llum: la incidència de llum en les unions del tiristor pot provocar també un increment del nombre de parell electró-forat. la unió central requereix un temps addicional anomenat temps de recombinació. 214 . La suma d’aquests dos temps ens . la duració del pols de corrent de porta és lleugerament superior a aquest temps d’activació. apareixent un temps de recuperació inversa t rr i un pic de corrent en inversa I RR .

A la suma del temps de recuperació inversa i el temps de recombinació se l’anomena temps de commutació del tiristor: t q = t rr + t rc . Suporten variacions de tensions de l’ordre de 1000 V/μs i de corrents de l’ordre de 1000 A/μs.3 Tipus de tiristors En aquest apartat farem una enumeració dels diferents tipus de tiristors. essent la caiguda de potencial ànode-càtode en conducció de entre 1’15 i 2’5 V. Tenen temps de commutació en el marge de 5 a 50 μs. Els més moderns suporten variacions de tensions de l’ordre de 1000 V/μs i de corrent de l’ordre de 500 A/μs. El temps de commutació és de l’ordre de 50 a 100 μs. Tiristors de control de fase (SCR) També coneguts com a rectificadors controlats de silici (Silicon Controlled Rectifier.4. Suporten corrents de fins a 5500 A i tensions de ruptura en directa de fins a 4000 V. SCR). GTO) es poden fer commutar amb l’aplicació d’un senyal de porta negatiu. Tiristors de commutació per porta (GTO) Aquests tipus de tiristors (Gate Turn-Off thyristor. ƒ [Rashid1993] pàgines 105-106. ƒ [Rashid1993] pàgines 107-108. normalment treballen a la freqüència de xarxa i commuten per commutació natural. Tiristors de commutació ràpida Es fan servir en aplicacions de elevada freqüència de commutació i amb tècniques de commutació forçada. 4. Els marges de tensió i corrent que suporten 215 . ƒ [Rashid1993] pàgina 107. indicant les característiques principals de cadascun d’aquests tipus.

de l’ordre dels 3 a 4 V. ASCR)) Els RCT (Reverse-Conducting Thyristor) són tiristors que permeten la circulació de corrent en inversa. amb els terminals de porta comuns. Tiristors de conducció inversa (RCT. però presenten una caiguda de potencial ànode-càtode major que aquests. es poden fer commutar amb un pols negatiu aplicat al terminal de porta. Tiristors d’inducció estàtica (SITH) Els SITH (Static Induction Thyristor). Rectificadors controlats de silici activats per llum (LASCR) Els LASCR (Light Activated SCR) és activat per la incidència de radiació lluminosa directament sobre les unions de les capes semiconductores. ƒ [Rashid1993] pàgines 109-110. com els GTO. i es fan servir en circuits de control de fase alterns.són similars als dels SCR. ƒ [Rashid1993] pàgina 111. ƒ [Rashid1993] pàgines 108-109. També es coneixen com a tiristors asimètrics (Asymmetrical SCR. Tiristors de conducció bidireccional (TRIAC) Els TRIAC poden conduir en totes dues direccions. i es pot considerar com un tiristor i un díode connectats en paral·lel i en oposició. ƒ [Rashid1993] pàgina 111. ASCR). Es poden considerar com a dos tiristors connectats en paral·lel i en oposició. Es fan servir en aplicacions d’elevada tensió i elevat corrent (fins a 4000 V i 1500 A). Presenten temps de commutació de l’ordre de 1 a 6 μs i suporta fins a 2500 V i 500 A. 216 . ƒ [Rashid1993] p110-p111.

Tiristors controlats per MOS (MCT) Els MCT (Mos-Controlled Thyristor) combina les característiques dels tiristors amb el control per tensió dels MOSFETs. RESUM En aquesta sessió hem estudiat el funcionament i les característiques principals del tiristor. entre d’altres característiques. incidint sobre la seva activació i commutació i en els diferents tipus o varietats existents d’aquest dispositiu. Això permet assolir petites diferències de potencial ànode-càtode en conducció i temps d’activació i de commutació molt petits. ƒ [Rashid1993] pàgina 112. 217 .Tiristors controlats per FET (FET-CTH) Aquests dispositius combinen un transistor FET i un tiristor en paral·lel. ƒ [Rashid1993] pàgines 112-114. Presenten elevades freqüències de commutació i suporten variacions de tensió i corrent molt ràpides.

218 .

dispositiu semiconductor que es fa servir com a interruptor controlat en circuits electrònics de potència. el pas de conducció a no conducció. OBJECTIUS En aquesta sessió i les següents aprendrem les tècniques bàsiques de control de la commutació del tiristor en circuits electrònics de potència. deixant la resta de tècniques per a la sessió següent. 4.1 Commutació natural del tiristor En aquest apartat estudiarem com i quan es produeix la commutació natural del tiristor en circuits electrònics de potència.SESSIÓ 38 ™ ™ ™ ™ ™ ™ ™ Nom: Tècniques de commutació del tiristor (1) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] PRECEDENTS En la sessió anterior hem presentat el tiristor.5 Tècniques de commutació del tiristor 4.5. és a dir. En aquesta sessió ens centrarem en la commutació natural i en l’autocommutació dels tiristors. 219 . Estudiarem a continuació més a fons les tècniques emprades per controlar la seva commutació. CONTINGUTS En aquesta sessió introduirem els dos tipus o formes generals de commutar que tenen els tiristors: commutació natural i commutació forçada. Aquest segon tipus de commutació es pot dividir a la seva vegada en tres subtipus principals: autocommutació. commutació impulsada i commutació polsada ressonant.

Relació entre la commutació del tiristor i el senyal d’entrada Quan un tiristor ha estat conduint durant un cert temps. ƒ [Rashid1993] pàgines 239-240. Aquest tipus de commutació s’aplica en controladors de tensió alterna. Llavors el dispositiu automàticament es talla degut al comportament natural de la font de tensió. parlant-se d’una commutació forçada. normalment sinusoïdal. Quan el senyal d’entrada a partir del qual s’està transferint potència a una càrrega a través d’un tiristor és un senyal altern. Això es coneix com a commutació natural o commutació de línia. un cop activat el tiristor aquest no deixaria mai de conduir. rectificadors controlats per fase i convertidors cíclics. A la pràctica el tiristor és disparat síncronament amb el pas per zero de la tensió d’entrada positiva en cada cicle o amb un cert retard respecte d’aquest pas per zero. Commutació natural del tiristor Si la font de tensió d’entrada és alterna. Es parla llavors d’una commutació natural. el corrent del tiristor va fins a zero i apareix una tensió inversa sobre el tiristor. generalment és necessari tallar-lo. 220 . quan el senyal d’entrada és un senyal continu. El tall significa que la conducció directa del tiristor ha cessat i que l’aplicació de nou d’una tensió positiva entre ànode i càtode no causarà flux de corrent sense tornar a aplicar un senyal de porta. A la figura següent podem observar qualitativament el comportament d’un tiristor que commuta de forma natural i que es dispara just en el pas per zero del senyal d’entrada. D’altra banda. per tal de proporcionar un control continu de la potència. En aquest cas és necessari actuar externament sobre el circuit per tal que es produeixi la commutació del tiristor. S’anomena commutació al procés de tallar un tiristor. la pròpia naturalesa d’aquest provoca que en el semicicle negatiu el tiristor commuti sense que s’hagi d’actuar de forma especial sobre el circuit per què això passi.

si apliquem un pols de dispar a la porta del tiristor i aquest comença a conduir. i estudiarem l’influencia de les condicions inicials en els elements reactius del circuit en el comportament del tiristor. 221 . La pròpia naturalesa del circuit de càrrega provoca la commutació del tiristor i.5. el corrent començarà a créixer sinusoïdalment amb una freqüència angular ω m = 1 LC . Després d’un temps igual a mig període.ƒ [Rashid1993] pàgina 240. el corrent es fa nul i el tiristor commuta sense que calgui cap actuació externa. Autocommutació o commutació per càrrega En aquest tipus de commutació el tiristor es talla degut a les característiques de comportament del circuit de càrrega. 4. a aquest tipus de commutació també se l’anomena commutació per càrrega. Si ens fixem en el circuit de la figura i assumim que el condensador està inicialment descarregat.2 Commutació forçada: autocommutació En aquest apartat estudiarem el circuit típic i les condicions necessàries per aquest tipus de commutació forçada. que és un circuit ressonant LC. per això.

però l’amplitud i la fase inicial depenen d’aquests valors inicials de tensió i corrent al condensador i a la bobina. RESUM En aquesta sessió hem estudiat els tipus generals de commutació del tiristor. Quan es dispara el tiristor. centrantnos amb detall en la commutació natural i en la commutació per càrrega o autocommutació.El temps que triga el tiristor a commutar un cop s’ha activat es diu temps de commutació del circuit. el temps de commutació del circuit també depèn d’aquests valors inicials ƒ [Rashid1993] p242-p243. la solució per al corrent segueix sent sinusoïdal de freqüència ωm = 1 LC . 222 . Per tant. Influència de les condicions inicials a la càrrega La figura mostra un circuit típic d’autocommutació en el qual el condensador té una certa tensió inicial V0 i el corrent inicial que circula per la bobina és I 0 . ƒ [Rashid1993] pàgines 241-242.

En aquest tipus de commutació s’aconsegueix que el tiristor principal T1 passi de conducció a tall 223 . Concepte de commutació impulsada A la figura es mostra un circuit de commutació impulsada. en les qual és necessària la introducció d’alguna circuiteria addicional per tal d’aconseguir la commutació del tiristor.3 Commutació impulsada En aquest apartat estudiarem com i quan es produeix la commutació impulsada d’un tiristor en circuits electrònics de potència.SESSIÓ 39 ™ ™ ™ ™ ™ ™ ™ Nom: Tècniques de commutació del tiristor (2) Tipus: teòrica Format: no presencial Durada: 2 hores Dedicació: 2 hores Treball a lliurar: no Material: o Bibliografia bàsica: ƒ [Rashid1993] PRECEDENTS En la sessió anterior hem presentat dues tècniques de commutació del tiristor: la commutació natural i la commutació per càrrega o autocommutació. així com el circuit de commutació impulsada necessari i el seu funcionament. Estudiarem a continuació altres tècniques de commutació forçada.5. 4. deixant de circular corrent pel tiristor un cert temps després d’haver-se activat o posat en conducció. Aquests tipus de commutació es fan servir quan el senyal d’entrada és continu i requereixen una circuiteria addicional per tal d’aconseguir que el tiristor commuti un cop ha estat activat. que englobarem dintre de les tècniques de commutació forçada: la commutació impulsada i la commutació polsada ressonant. CONTINGUTS En aquesta sessió introduirem dos tipus o formes de commutació forçada dels tiristors: commutació impulsada i commutació polsada ressonant. Depenen del tipus de senyal d’entrada o del tipus de càrrega sobre la que actua el tiristor es produeix un tipus de commutació o altre. OBJECTIUS En aquesta sessió aprendrem dues tècniques bàsiques de control de la commutació del tiristor en circuits electrònics de potència.

i ha de ser més gran que el temps de commutació del tiristor t q ja que si no aquest quedaria polaritzat en directa abans que desaparegués tota la càrrega de les seves unions i es podria tornar a activar. Això es pot aconseguir activant el tiristor auxiliar T2 de l’esquema de la figura i amb el condensador carregat inicialment amb una tensió negativa. Temps de commutació del circuit El temps que triga la tensió ànode-càtode del tiristor principal en fer-se positiva des de l’instant en que deixa de circular corrent pel mateix es diu temps de commutació del circuit. El condensador es descarregarà des de la seva tensió inicial negativa fins a zero i continuarà carregant-se fins la tensió d’entrada continua V S .mitjançant l’aplicació d’un pols de tensió en inversa entre ànode i càtode. ƒ [Rashid1993] pàgines 243-244. i que suposem constant. moment en el qual Dm es polaritza en directa proporcionen tot el corrent que necessita la càrrega (altament inductiva) i T2 es talla. Recuperació de les condicions inicials La tensió final a la que es carrega el condensador és positiva i de valor igual a la tensió de la font d’alimentació. ƒ [Rashid1993] pàgina 244. A aquest temps t off també se l’anomena temps disponible de commutació. Per tal que en el següent cicle de funcionament podem tornar a fer commutar el tiristor principal és necessària una tensió inicial negativa al condensador. i en el circuit estudiat val t off = V0 C Im essent V0 el valor de tensió inicial negativa al condensador i I m el corrent que circula per la càrrega. t off . La inversió de tensió al condensador la podem aconseguir afegint en 224 .

225 . Es pot accelerar la descàrrega del condensador i fer així menys dependent del corrent de càrrega aquest temps connectant el díode D1 i la bobina L1 tal com indiquem a la figura següent. Dependència del temps de commutació del circuit amb el corrent de càrrega Hem vist com el temps disponible de commutació d’aquest circuit depèn del corrent de càrrega. Això no és convenient. Quan es dispara T3 es forma un circuit ressonant LC en el qual es produeix l’autocommutació d’aquest tiristor.paral·lel amb el condensador un altre tiristor T3 i una bobina. ja que s’ha de garantir el correcte funcionament del circuit independentment del corrent que demani la càrrega. . ƒ [Rashid1993] pàgina 244. essent la tensió final al condensador − V S ƒ [Rashid1993] p244-p245.

El corrent pel circuit ressonant comença ara a disminuir sinusoïdalment. això provocarà la disminució del corrent que circula pel tiristor principal. Concepte de commutació polsada ressonant Podem aconseguir que un tiristor commuti si fem que el seu corrent disminueixi per sota del seu corrent de manteniment.5. fins que en arribar a zero commuta el tiristor auxiliar i tot el corrent que demana la càrrega circula pel díode D m . suposant una càrrega altament inductiva que demana un corrent constant. En el circuit de la figura s’ha afegit en paral·lel amb el tiristor principal T1 un circuit ressonant LC en sèrie amb un tiristor auxiliar T2 .4 Commutació polsada ressonant En aquest apartat estudiarem com i quan es produeix la commutació polsada ressonant d’un tiristor en circuits electrònics de potència. El corrent subministrat pel circuit ressonant varia sinusoïdalment fins que commuta el tiristor principal. 226 . podent produir-se la seva commutació si es fa inferior al seu corrent de manteniment (que suposarem nul). i això es pot fer subministrant el corrent que demana la càrrega a partir d’un circuit auxiliar que connectarem a la càrrega en el moment en que vulguem provocar la commutació del tiristor. i a partir d’aquest instant hi circula el corrent constant que demana la càrrega.4. moment en el qual D m queda polaritzat en directa. així com el circuit de commutació polsada ressonant necessari i el seu funcionament. si la tensió inicial en el condensador és negativa comencem a subministrar corrent a la càrrega des del circuit ressonant i. En el moment en que es produeix l’activació del tiristor auxiliar. El condensador es descarrega (sinusoïdalment al principi i linealment després) fins que la seva tensió es fa zero i continua carregant-se fins arribar a + V S .

Es pot accelerar la descàrrega del condensador i fer així menys dependent del corrent de càrrega aquest temps connectant el díode D 2 tal com indiquem a la figura següent. Quan es dispara T3 es forma un circuit d’autocommutació d’aquest tiristor. Per tal que en el següent cicle de funcionament podem tornar a fer commutar el tiristor principal és necessària una tensió inicial negativa al condensador.Recuperació de les condicions inicials La tensió final a la que es carrega el condensador és positiva i de valor superior a la tensió de la font d’alimentació. invertint-se la polaritat de la diferència de potencial al condensador. ƒ [Rashid1993] p248-p249. 227 . ƒ [Rashid1993] pàgines 247-248. La inversió de tensió al condensador la podem aconseguir afegint en paral·lel amb el circuit ressonant LC un altre tiristor T3 . Dependència del temps de commutació del circuit amb el corrent de càrrega El temps disponible de commutació d’aquest circuit també depèn del corrent de càrrega.

RESUM En aquesta sessió hem estudiat dos tipus de commutació forçada del tiristor en circuits electrònics de potència i els circuits auxiliars per aconseguir-la: la commutació impulsada i la commutació polsada ressonant. 228 .

Leblebigi. Devices and Applications Rashid. 1991 (6ª edición en castellano) [Millman1991] BIBLIOGRAFIA COMPLIMENTÀRIA LLIBRES Fundamentals of MOS Digital Integrated Circuits Uyemura. Arvin Hispano Europea S. John P.A. 1998 [Blázquez1998] 229 . Jacob. John Wiley & Sons 1984 [Grebene1984] Power Electronics. Microelectrònica Blázquez. Alan B. Yusuf WCB/McGraw Hill 1999 (2ª edición) [Kang1999] Bipolar and MOS Analog Integrated Circuit Design Grebene. Addison Wesley 1988 [Uyemura1988] Apunts d’Electrònica Digital. Muhammad H. Grabel. Ignacio Enginyeria La Salle Barcelona. Circuits. Sung-Mo. Prentice-Hall 1993 [Rashid1993] Microelectrónica Millman.BIBLIOGRAFIA BÀSICA LLIBRES CMOS Digital Integrated Circuits: Analysis and Design Kang.

A Guide to Circuit Simulation and Analysis Using PSpice Tuinenga. Inc. 2000 [Blázquez2000] MANUALS I DATABOOKS SPICE. Prentice Hall 1988 [Tuinenga1988] ALTERA Data Book 1993 Altera Corporation Altera Corporation 1993 [Databookaltera1993] The Programmable Logic Data Book Xilinx. Xilinx. Ignacio Enginyeria La Salle Barcelona. Inc. 1993 [Databookxilinx1993] 230 . Paul W.Problemes d’Electrònica Digital Blázquez.

el qual impossibilita recuperar el senyal original. Conversor D/A Dispositiu electrònic que converteix un senyal digital en un senyal analògic. Teorema de Nyquist Teorema que defineix quina és la mínima freqüència de mostratge (nº mostres per segon) per poder reconstruir perfectament un senyal analògic d’ample de banda finit a partir de la seqüència obtinguda. CI Circuit integrat IC Integrated circuit Conversor analògic-digital. Aquest efecte es produeix quan el senyal analògic té contingut a la zona de baixa freqüència Circuit integrat Circuit electrònic de dimensions microscòpiques implementat amb materials semiconductors i metalls. formant el que es coneix normalment amb el nom de xip. Conversor A/D Dispositiu electrònic que converteix un senyal analògic en un senyal digital.GLOSSARI Aliàsing Efecte produït per la superposició de components espectrals de diferents bandes freqüencials quan un senyal analògic és mostrejat amb una freqüència de mostratge menor que el doble de l’ample de banda del senyal (freqüència de Nyquist). Microelectrònica Part de l’electrònica que estudia els circuits integrats. normalment de materials ceràmics i plàstics. DAC Digital-Analog Converter Criteri de Nyquist. Per dur a terme aquest objectiu mostreja el senyal i el codifica en una seqüència binària. Aquesta freqüència rep el nom de freqüència de Nyquist i ha de ser superior al doble de l’ample de banda del senyal (en [Hz]). ADC Analog-Digital Converter Conversor digital-analògic. Per dur a terme aquest objectiu descodifica la seqüència binària. i assigna un valor d’amplitud de sortida. 231 . protegit per un encapsulat. En cas contrari pot produir-se el fenomen de l’aliasing. Mostrejar Agafar diferents mostres d’un senyal analògic amb la finalitat de convertir-lo en un senyal digital.

Transistor Dispositiu electrònic semiconductor. FET Field Effect Transistor Transistor d’efecte de camp d’unió Transistor d’efecte de camp. Transistor bipolar Transistor on el flux de corrent és degut a portadors de dos polaritats diferents (majoritaris i minoritaris). Tecnologia pMOS Tecnologia d’implementació de circuits integrats on es fan servir només transistors MOSFET de canal p. MOSFET Metal Oxid Semiconductor Field Effect Transistor Xip Circuit electrònic integrat. senzill o complex. al qual el flux de corrent es controla per corrent. al qual el flux de corrent es controla per tensió. base dels circuits integrats. encapsulat i amb pins d’interconnexió externs. CMOS Complementary MOS Tecnologia nMOS Tecnologia d’implementació de circuits integrats on es fan servir només transistors MOSFET de canal n. BJT Bipolar Junction Transistor Transistor d’efecte de camp Transistor d’efecte de camp (Field Effect Transistor). JFET Junction Field Effect Transistor Transistor MOSFET Transistor d’efecte de camp implementat amb una estructura metall-òxidsemiconductor. que es fa servir bàsicament com a amplificador de corrent en aplicacions analògiques o com a interruptor en aplicacions digitals. de tres o quatre terminals. implementat amb la unió de diferents capes semiconductores. 232 .Tecnologia CMOS Tecnologia d’implementació de circuits integrats on es fan servir transistors MOSFET de canal n i de canal p treballant de forma complementària.