Professional Documents
Culture Documents
DE
TECNOLOGA ELECTRNICA
1. Introduccin y objetivos
El propsito general de esta sesin de laboratorio es la realizacin de un sistema digital partiendo de
las especificaciones. Con las habilidades adquiridas con los desarrollos anteriores se deben cubrir los
siguientes objetivos:
Diseo de un multiplicador secuenciar mediante la divisin del sistema digital en Unidad de Datos
y Unidad de Control. En particular, el sistema propuesto realiza la multiplicacin de dos nmeros
binarios A y B de ocho bits mediante el algoritmo basado en sumas y desplazamientos a la
derecha.
Partiendo de un esquema de la Unidad de Datos deber implementarla realizando el diseo de la
Unidad Control completa. Previo estudio y compresin del funcionamiento de algoritmo de
multiplicacin propuesto debe obtener un diagrama de estados vlido.
Deber realizar un testbench del multiplicador donde se comprueben varias multiplicaciones.
Realizar la implementacin aadiendo los componentes diseados en las sesiones anteriores
como son el controlador de display, el detector de flancos, etc.
Finalmente debe ampliar el sistema para realizar ms operaciones aritmticas convirtiendolo en
una calculadora.
Rev. 3.177
sw[7:0]
seg[6:0]
siguiente
an[3:0]
dp
reset
modo
leds[7:0]
Calculadora
LEDS
clk
Figura 1. Esquema del sistema digital completo para la calculadora.
8
dato_a[7:0]
8
dato_b[7:0]
busc[15:0]
reset
reset
busc0
cycont
UNIDAD
DE
CONTROL
wd
wd
wa
wa
w_sumh
w_sumh
w_suml
w_suml
shr_sum
shr_sum
up_cont
up_cont
clk
UNIDAD
DE
DATOS
cy_cont
clk
bus_c[0]
Figura 2. Representacin a nivel de bloques del multiplicador secuencial.
4
dato_a[7:0]
8
reset
cl
din
wa
A[8]
dout
clk
cout
cout
16
bus_a[7:0]
bus_c[15:8]
b
Sumador 8 bits
res
bus_c[0]
reset
sri
cl
wd
wd
reset
dato_b[7:0]
bus_b[7:0]
bus_c[8]
din
sri
cl
reset
shr_sum
shr SUMH[8]
w_sumh
cl
shr_sum
shr SUML[8]
w_suml
dout
4
clk
reset
cl
up_cont
clk
CONT
mod 8
up
cy
din
dout
4
bus_c[15:8]
clk
bus_c[7:0]
cy_cont
bus_c[15:0]
clk
Figura 3. Representacin estructural de la unidad de datos.
clk
cl w
Operacin
clk cl up
Operacin
A0
CONT 0
A dato_a[7:0]
CONT CONT+1
A A
CONT CONT
Registro A
clk cl w shr
Operacin
Contador
clk cl
Operacin
R0
D0
R Din[7:0]
D Din
R SHR(R,sri)
DD
R R
Biestable
Registro de desplazamiento
Figura 4. Descripcin de los componentes de la unidad de datos.
10101010
01010101
10101010
00000000
10101010
Procedimiento de multiplicacin manual
00000000
10101010
00000000
10101010
00000000
11100001110010
10101010
01010101
000000000
10101010
01010101
000000000
10101010
010101010
Paso 1.Inicio
10101010
01010101
00010101010
10101010
01010101
00010101010
10101010
011010100
10101010
01010101
0001101010010
10101010
011011111
Paso 7.Suma
Paso 8.Desplazamiento
10101010
01010101
000110111110010
10101010
011100001
10101010
01010101
0000110111110010
Paso 9.Desplazamiento
10101010
01010101
0001101010010
Paso 5.Suma
Paso 3.Desplazamiento
Paso 4.Desplazamiento
Paso 2.Suma
10101010
01010101
0010101010
Paso 6.Desplazamiento
10101010
01010101
000110111110010
10101010
011100001
Paso 9.Suma
10101010
01010101
0111000011110010
Paso 10.Desplazamiento