You are on page 1of 3

Facultad de Ingeniera

Laboratorio de Electrnica digital

Laboratorio 04
Tema:

Circuitos OR y NOR exclusivos.

Objetivo: Al trmino de la sesin, el estudiante aplica las caractersticas de las


puertas XOR y XNOR diseando un generador de paridad de dos bits
con software de simulacin.

EXPERIENCIA No 1

1. Obtenga la primera forma cannica de la tabla de verdad mostrada en la figura

P=

X Y

0
0
1
1

0
1
1
0

0
1
0
1

.................................................................................................

2. Implemente el circuito lgico mostrado. Llene la tabla para P y compruebe que


la funcin implementada es igual a la anterior

2. Escriba la ecuacin equivalente de la puerta XOR a partir de la conclusin de la


realizacin de la experiencia :
=

EXPERIENCIA No 2 Generador de paridad


Obtencin de la tabla de verdad a partir del mapa de Karnaugh
El generador de paridad par es un circuito que genera un bit adicional (bit de paridad P) para
detectar errores en la transmisin de datos.
Por ejemplo:
Si el paquete a transmitir de 7 bits [1110001] la trama a transmitir de 8 bits seria:
Paridad Par [1110001 0]

1. Determina la tabla de verdad la funcin lgica para un generador de paridad par


Paquete de datos de 2 bits (A Y B) , P :Bit de paridad
A

2. Obtn la funcin lgica y verifica que cumpla con la tabla de verdad


anterior mediante el simulador.
A

Referencias

Cuestionario
1. Presenta y describe un circuito de aplicacin en el cual se aplique las

propiedades de la puerta XOR?


2. Cul es circuito equivalente de una puerta XNOR de 2 entradas?
3. En que integrado se encuentra la puerta XNOR de 2 entradas?.
4.

Disea un generador de paridad impar e implemntalo con el simulador.