You are on page 1of 296

Oinarrizko elektronika digitala

Ainhoa Etxebarria Egizabal


Rafael Brcena Ruiz

EUSKARA ETA ELEANIZTASUNEKO


ERREKTOREORDETZAREN SARE ARGITALPENA

Liburu honek UPV/EHUko Euskara eta Eleaniztasuneko Errektoreordetzaren


dirulaguntza jaso du

Elektronika eta Telekomunikazio Saila.

AURKIBIDEA
SARRERA....................................................................................................................... 5
I. Elektronika Digitala .................................................................................................. 6
II. Elektronika Digitala Irakasgaia................................................................................ 7
III. Bibliografia............................................................................................................. 8
IV. Metodologia ......................................................................................................... 11
V. Departamentu egitura............................................................................................. 14
VI. Irakaskuntzarako beharrezko materialak eta azpiegiturak ................................... 15
1. GAIA. OINARRIZKO KONTZEPTUAK ............................................................. 16
1. Seinale analogiko-digitalak .................................................................................... 16
3. Zirkuitu digitalak: konbinazionalak- sekuentzialak ............................................... 23
4. Zenbaki-sistemak.................................................................................................... 24
5. Kode bitarrak .......................................................................................................... 26
7.Kode-bihurketa ........................................................................................................ 30
8. Eragiketa aritmetiko bitarrak .................................................................................. 32
9. Eragiketa logiko bitarrak ........................................................................................ 33
2 GAIA. Booleren aljebra eta oinarrizko zirkuitu logikoak..................................... 34
1. Oinarrizko kontzeptuak .......................................................................................... 34
2. Funtzio baten adierazpen kanonikoak .................................................................... 36
3. Adierazpen kanonikoak lortzea egia-taulatik abiaturik .......................................... 38
4. Diseinurako prozedura............................................................................................ 39
5. Oinarrizko zirkuitu digitalak: ate logikoak............................................................. 41
6. Booleren Aljebra .................................................................................................... 42
7. NAND-NOR Adierazpena...................................................................................... 46
8. Funtzioen adierazpena eta sinplifikazioa Karnaugh-en mapak erabiliz ................. 49
9. Zehaztapen osatugabeko funtzioak......................................................................... 53
10. Arrisku estatikoak eta dinamikoak ....................................................................... 54

Elektronika Digitala.

-1-

Elektronika eta Telekomunikazio Saila.

3.GAIA. Zirkuitu integratu digitalen teknologia. TTL eta CMOS Teknologiak. .. 58


1. Zirkuitu integratua(ZI)............................................................................................ 58
2. Integrazio-sailkapena.............................................................................................. 60
3. Zirkuitu integratuen teknologiak ............................................................................ 60
3. Teknologia bakoitzeko serieak ............................................................................... 62
4. Sarrera-irteera ezaugarriak ..................................................................................... 63
5. Lan-ezaugarriak eta oinarrizko parametroak.......................................................... 64
6. CMOS ETA TTL ezaugarrien arteko konparazio-taula ......................................... 71
7. Zirkuituak ............................................................................................................... 72
8. Teknologia ezberdinen arteko interfazeak.............................................................. 78
ARIKETAK. LEHENENGO ZATIA (1, 2, 3 . Gaiak).............................................. 80
4. GAIA. Sistema digitalak deskribatzeko moduak. ................................................. 86
1. Zirkuitu digital konfiguragarriak ............................................................................ 86
2. Sistema digitala deskribatzeko moduak ................................................................. 93
3. VHDL lengoaia ...................................................................................................... 96
4. Diseinatzeko moduak ........................................................................................... 107
5. Sintesirako prozedura ........................................................................................... 111
5. GAIA. Moduluz garatutako zirkuitu konbinazionalak. ..................................... 116
1. Sarrera................................................................................................................... 116
2. Batutzaileak .......................................................................................................... 117
3. Batutzaileak kentzaile bihurtu: zenbaki zeinudunak. ........................................... 126
4. Konparadoreak ..................................................................................................... 129
5. Deskodegailuak .................................................................................................... 134
6. Kodegailua............................................................................................................ 143
7. Bihurgailuak ......................................................................................................... 149
8. Multiplexadore digitalak (MUX) ......................................................................... 156
9. Demultiplexadore (DEMUX) ............................................................................... 162
10. Analogiko-digital multiplexadore/demultiplexadore ......................................... 164
11. Paritate-bit sortzailea eta paretasun-frogatzailea............................................... 165
12. Unitate aritmetiko logikoa (UAL) ...................................................................... 182
ARIKETAK. BIGARREN ZATIA (4., 5. Gaiak). ................................................... 189

Elektronika Digitala.

-2-

Elektronika eta Telekomunikazio Saila.

6.

GAIA.

SISTEMA

SEKUENTZIALAK:

SARRERA.

Memoria

duten

elementuak: Latch, Flip-flop eta beste batzuk......................................................... 197


1. Logika konbinazional-sekuentziala ...................................................................... 197
2. Memoria. .............................................................................................................. 197
3. Sistema sekuentzialen egitura orokorra................................................................ 197
4. Memoria duten oinarrizko elementu biegonkorrak (balantzak). .......................... 198
7. GAIA. ZIRKUITU SEKUENTZIAL SINKRONOEN DISEINUA................... 218
1. Sistema sekuentzial sinkronoen egitura orokorra................................................. 218
2. Egoeren taula eta diagrama .................................................................................. 219
3. Ereduak................................................................................................................. 220
4. Zirkuitu sekuentzial sinkrono baten sintesia ........................................................ 223
8. GAIA. ZIRKUITU SEKUENTZIAL ASINKRONOEN DISEINUA................ 234
1. Orokortasunak ...................................................................................................... 234
2. Sintesia ................................................................................................................. 238
ARIKETAK ................................................................................................................ 248
Ariketa sinkronoak ................................................................................................... 248
Ariketa asinkronoak.................................................................................................. 256
LABORATEGIKO PRAKTIKAK. .......................................................................... 259
1. Saioa......................................................................................................................... 259
1.1. Praktika: Sarrera. ............................................................................................... 259
1.2. Praktika : SSI zirkuituak eta simulazioa............................................................ 265
2. Saioa......................................................................................................................... 271
2.1. Praktika: Diseinu logikoaren prozedura. ........................................................... 271
3. Saioa......................................................................................................................... 279
3.1. Praktika: MSI zirkuituen azterketa. ................................................................... 279
4. Saioa......................................................................................................................... 281
4.1. Praktika: zirkuitu logikoen diseinua MSI eta ate logikoak erabiliz................... 281
4.2. Praktika: UALa maneiatzea............................................................................... 290

Elektronika Digitala.

-3-

Elektronika eta Telekomunikazio Saila.

5. Saioa......................................................................................................................... 291
5.1.. Praktika. Memoria-elementuak. ....................................................................... 291
6. Saioa......................................................................................................................... 292
6.1. Praktika. Memoria-elementuak aplikatzen: desplazamendu-erregistroa........... 292
6.2. Praktika. 74194 desplazamendu-erregistroa...................................................... 292
7. Saioa......................................................................................................................... 293
7.1. Praktika. Mealy-Moore serie batutzailea........................................................... 293
8. Saioa......................................................................................................................... 294
5. Praktika. Erregistro- eta kontagailu-zirkuitu integratuak erabiltzen. ................... 294
9. Saioa......................................................................................................................... 295
6. Praktika: sistema sekuentzial baten diseinua........................................................ 295

Elektronika Digitala.

-4-

Elektronika eta Telekomunikazioak Saila

SARRERA

Elektronika Digitala. Sarrera

-5-

Elektronika eta Telekomunikazioak Saila

I. Elektronika Digitala
Gaur egun, hainbeste arlotan aplikazioa duen teknologia honi buruz nork ez du hitz egin
nonbait eta noizbait. Elektronika digitalaren erabilera, etxerako gailuetan (telebista,
sukaldeak), komunikazioetan, medikuntzan eta industrian erabat normalizatuta dago.
Zabalkuntza erraztu duten bi faktore agertu dira azken urteotan: alde batetik,
ordenagailuz lagundutako diseinurako erreminten garapena eta, ondorioz, erreminta
horien erabilera, bestetik, gailu logiko programagarriekin lortu diren aurrerabideak.
Gailu logiko programagarrien arrakasta integrazio-ahalmen handia, erabilerraztasuna eta
kostu txikian datza. Ezaugarri horiek direla eta, zirkuitu inprimatutako txarteletan gero
eta ohikoagoa da, zirkuitu integratu tradizionalen ordez, horrelako zirkuitu integratu
programagarriak ikustea. Gailu horien artean, nabarmentzekoak dira FPGA zirkuituak,
oso integrazio-ahamen handia dutelako eta, beraz, gaur egun sistema digital konplexuak
garatzeko irtenbiderik egokiena direlako.
Baina aurrerapen teknologiko horiek lortzeko, hirurogei urte ikertzen eman ditu
zientziak. Izatez, elektronika digital modernoa 1946. urtean hasi zen huts-balbulak
erabiliz ENIAC izeneko konputagailu digitala garatu zenean. 1947. urtean,
transistorearen

asmakizunarekin

batera,

egoera

solidoaren

elektronika

edo

mikroelektronika delakoaren aroari hasiera eman zitzaion. 1949. urtean Schockley-k


transistore bipolarra lortu zuen eta, asmakizun honetan oinarrituta, 1956. urtean
lehendabiziko ate logiko bipolarra merkaturatu zen. 1958. urtean lehendabiziko zirkuitu
integratua garatu zen, eta 1959an Fairchild Semiconductors enpresak gaur egun
ezagutzen den teknologia planarraren oinarriak patentatu zituen. Zirkuitu integratu
horietan erabiltzen zen teknologia TTL teknologian oinarrituta zegoen, baina 1980.
urtetik aurrera kontsumoan eta integrazio-dentsitatean hobekuntzak zituzten beste
familia teknologiko batzuk agertu ziren zehazki, I2L eta MOS teknologiak. Teknologia
horien garapenarekin, 1972. urtean lehendabiziko mikroprozesadorea (4004) lortu zen,
eta, 30 urtean 2300 transistore zeuzkan mikroprozesadoretik (4004) 42 milioi dituen
Pentium IV mikroprozesadoreraino heldu gara. Elektronika digitalaren garapena ez da
hemen bukatzen. Unibertsitateen ikerkuntza-taldeak aztertzen baditugu, ikus daiteke
ahalegin guztiak gailu programagarrien garapenean jarrita daudela, beraz, gailu
programagarrien inguruan eta, ondorioz, elektronika digitalaren inguruan ager
daitezkeen ikerkuntza-lerroak ugari direnez, ikasmaterial honetan laburbilduta aurkezten
dira elektronika digitalari dagozkion atalik interesgarrienak.

Elektronika Digitala. Sarrera

-6-

Elektronika eta Telekomunikazioak Saila

II. Elektronika Digitala Irakasgaia


Irakasgai honi dagokion programa 30 astean emateko prestatua izan da. Astero hiru
ordu teoriko egin behar dira, eta ordubete laborategian. Programak, teorikoa zein
praktikoa, tauletan laburbiltzen dira:
Programa teorikoa.
1. Gaia- Sarrera. (3 ordu)
2. Gaia - Booleren aljebra eta oinarrizko zirkuitu logikoak.
3. Gaia - Zirkuitu integratu digitalen teknologia. TTL eta CMOS teknologiak.
4. Gaia Sistema digitalak deskribatzeko moduak.
5. Gaia - Moduluz garatutako zirkuitu konbinazionalak.
6. Gaia Sistema Sekuentzialak. Sarrera.
7. Gaia.- Zirkuitu sekuentzial sinkronoen diseinua
8. Gaia.- Zirkuitu sekuentzial asinkronoen diseinua

Praktikak
1. Saioa- Sarrera, SSI zirkuituak eta simulazioa
2. Saioa -.Disenu logikoaren prozedura
3. Saioa MSI zirkuituen azterketa.
4- Saioa. Zirkuitu logkoen diseinua MSI eta ate logikoak erabiliz eta . UALaren maneiatzaeta
5. Saioa Memoria-elementuak
6. Saioa Memoria-elementuak aplikatzea: desplazamendu-erregistroa
7. Saioa Mealy-Moore serie-batutzailea
8. Saioa Zirkuitu integratu erregistro eta kontatzaileak erabiltzea
9. Saioa Sistema sekuentzial baten diseinua

Elektronika digitala irakasgaiari aurre egiteko landuak izan behar diren beste
irakasgaiak dira:

Diodoen funtzionamendua (Oinarrizko Elektronika).

Zirkuituen oinarrizko teoriak (Zirkuituen Teoria)

Elektronika-laborategiaren

oinarrizko

instrumentazioaren

maneiatzea

(Oinarrizko Elektronika)

Aljebra linealaren oinarrizko kontzeptuak (Oinarri Matematikoak ingeniaritzan)

Zenbaki-sistemak (Unibertsitatetik aurreko ikasturteetan).

Elektronika Digitala. Sarrera

-7-

Elektronika eta Telekomunikazioak Saila

III. Bibliografia
Konbinazionaleko atalari dagokiona
[Flo00] T. L. Floyd, Fundamentos de Sistemas Digitales, 7 ed., Prentice Hall, 2000.
Oso liburu didaktikoa da, teoriaz gaiera hainbat ariketa proposatzen baititu. Aipatzekoa
da ez dagoela sistema sekuentzial sinkronoei eta asinkronoei buruzko gairik.
[Hay96]

J.P. Hayes, Introduccin al Diseo Lgico Digital, Addison-Wesley


Iberoamericana. 1996.

Liburu honetan ez da agertzen sistema sekuentzial asinkronoei buruzko gairik baina


gainerako gaietan azalpen teorikoak argitzeko adibide errealak planteatzen dira. Gai
guztietan, azken atalean ariketa-zerrenda proposatzen da.
[Her97T] A. Hermosa, Tcnicas Electrnicas Digitales, Marcombo. 1997.
Teknologia digitalei buruz dihardu liburu honek. Oso liburu praktikoa da.
[Her97F] A. Hermosa, Electrnica Digital Fundamental, Marcombo. 1997.
Elektronika digitalari buruzko oinarrizko kontzeptuak azaltzen ditu. Oso praktikoa da,
hainbat adibide eta ariketa proposatzen baititu.
[Hil90] F.J. Hill, G. r. Peterson, Teora de conmutacin y diseo lgico, Limusa
Noriega. 1990.
Liburu honek nahiko orientazio matematikoa du eta ulertzeko gogorra izaten da
ikaslearentzat, baina aplikazio moduan jartzen dituen adibideak oso onak dira batez ere
sistema sekuentzial asinkronoei dagozkienak.
[Maz95] M. Mazo, I. Fernndez y otros, Circuitos electrnicos Digitales, Universidad
de Alcal. 1995.
Teknologia gaiari buruzko kontsultak egiteko gomendagarria da liburu hau. Teoria
azaltzeko, adibideak erabiltzen ditu, baina ez du ariketarik proposatzen.

Elektronika Digitala. Sarrera

-8-

Elektronika eta Telekomunikazioak Saila

[Mor98] M. Morris, C. R. Kime, Fundamentos de diseo lgico y computadoras,


Prentice Hall. 1998.
Liburu honek azaltzen duen diseinu logikoa konputagailuen egiturari orientatuta dago.
Beraz, proposatzen diren diseinuak konputagailuetan oinarritzen dira.
[Mu87] E. Muoz, Circuitos Electrnicos Digitales II, Servicio de Publicaciones de
E.T.S. Ingenieros de Telecomunicacin de Ciudad Universitaria de Madrid.
1987.
Zirkuitu integratuen teknologiak, mikroprozesadoreak, eta mikroprozesadoreekin
garatutako daitezken zirkuituak aztertzen dira batik bat. Hala ere, elektronika digitalaren
oinarriak azaltzeko gai batzuk daude.
[Nel96] V.P. Nelson, H.T. Nagle, B. D. Carroll, J. D. Irwin, Anlisis y diseo de
circuitos lgicos digitales, Prentice Hall. 1996.
Adibideak direla medio, oso argi azaltzen ditu kontzeptu teorikoak. Azkeneko gaian,
aplikazio erreala duten adibideak planteatzen ditu, eta elektronika digitalari buruzko gai
guztiak laburbiltzen ditu.
[Step00] S. Brown, Z. Vranesic, Fundamentals of Digital Logic with VHDL Desing,
McGraw Hill. 2000.
Gailu logiko programagarriei buruz egiten duen sarrera oso interesgarria da. Oso liburu
gomendagarria da VHDL lengoaiarekin PLDak programatzen ikasteko.
[Tav94] C. Tavernier, Circuitos Lgicos Programables, Paraninfo. 1994.
Oso liburu egokia da gailu logiko programagarriak aztertzeko.

Elektronika Digitala. Sarrera

-9-

Elektronika eta Telekomunikazioak Saila

Sekuentzialeko atalari dagokiona


[Art99] J.I: Artigas, L.A. Barragn, C. Orrite, Aplicaciones y problemas de electrnica
Digital, Prensas Universitarias de Zaragoza, 1999.
Liburu hau batez ere ariketetan oinarrituta dago, baina, baditu atal teorikoak ere
ariketekin hasi aurretik beharrezkoak diren kontzeptu teorikoak gogoratzeko.
Aipagarriak dira, alde batetik, sistema sinkronoetan sinkronizazioari buruz egiten duen
azterketa eta, bestaldetik, sistema horien denbora-arazoei buruzko azterketa.

[Flo00] T. L. Floyd, Fundamentos de Sistemas Digitales, 7 ed., Prentice Hall, 2000.


Oso liburu didaktikoa da, teoriaz gainera hainbat ariketa proposatzen baititu. Aipatzekoa
da ez dagoela sistema sekuentzial sinkrono eta asinkronoei buruzko gairik.
[Hay96]

J.P. Hayes, Introduccin al Diseo Lgico Digital, Addison-Wesley


Iberoamericana. 1996.

Liburu honetan ez da agertzen sistema sekuentzial asinkronoei buruzko gairik baina


gainerako gaietan azalpen teorikoak argitzeko adibide errealak planteatzen dira. Gai
guztietan, bukaerako atalean ariketa-zerrenda proposatzen da.
[Hil90] F.J. Hill, G. r. Peterson, Teora de conmutacin y diseo lgico, Limusa
Noriega. 1990.
Liburu honek nahiko orientazio matematikoa du eta ulertzeko gogorra izaten da
ikaslearentzat, baina aplikazio moduan jartzen dituen adibideak oso onak dira batez ere
sistema sekuentzial asinkronoei dagozkienak.
[Nel96] V.P. Nelson, H.T. Nagle, B. D. Carroll, J. D. Irwin, Anlisis y diseo de
circuitos lgicos Digitales, Prentice Hall. 1996.
Adibideak direla medio, oso argi azaltzen ditu kontzeptu teorikoak. Azkeneko gaian,
aplikazio erreala duten adibideak planteatzen ditu, eta elektronika digitalari buruzko gai
guztiak laburbiltzen ditu.

Elektronika Digitala. Sarrera

- 10 -

Elektronika eta Telekomunikazioak Saila

IV. Metodologia
Sarrera honetan, Elektronika Digitala irakasgaiari dagozkion eskola teoriko eta
praktikoetan jarraituko den metodologia didaktikoa laburbiltzen da. Azken atalean,
irakasgaia ebaluatzeko irizpideak aurkezten dira.
Irakaskuntzan erabiltzen diren teknika didaktikoak, gaur egun, Unibertsitateak duen
egituraren menpe daude, eta irakasgai bat ofizialki aurrera eramateko jarraitutako
prozedura didaktikoak eskola teoriko magistraletan, ariketak eta problemak garatzeko
eskoletan, laborategietan eta tutoretzetan oinarritzen dira.
IV.a. Eskola teorikoa ikasgelan
Ikasgelan eskola teorikoa ematen da hori da, oraindik ere, unibertsitate-irakaskuntzaren
oinarrizko prozedura. Metodo honekin, irakasgaiaren programa osatzen duten edukiak
modu ordenatuan transmititzea lortzen da. Baliabide didaktiko hori, nahiz eta oso
eztabaidatua izan, beharrezko tresna da oraindik, materiari koherentzia eta batasuna
emateko eta oinarrizko kontzeptuak azaltzeko.
Elektronika Digitalari dagozkion eskolak jarraitzeko, ikasmaterial hau ematen da, eta
irakasleak laguntza moduan erabiltzen ditu klaseko azalpenetan. Ikasleei dagokienez,
apunte horiek osatu behar dituzte irakasleak emandako azalpenekin eta gainerako
bibliografiarekin.
Oso garrantzitsua da irakasgaia ikasteko orduan ikaslea ez dadila mugatu klasean
hartutako apunteetara, material bibliografiakoa bilatzen eta erabiltzen jakitea
ingeniari tekniko industrial batek garatu beharreko tasuna baita.
Dena den, argi dago eskola teorikoa ez dela nahikoa ikaslea arlo zientifiko-teknikoan
garatzeko eta osagarri moduan klase praktikoak behar direla. Klase horiek, eskola
teorikoetan transmititutako kontzeptu teorikoetan oinarritutako ariketekin osatu behar
dira.

Elektronika Digitala. Sarrera

- 11 -

Elektronika eta Telekomunikazioak Saila

IV.b. Eskola praktikoa ikasgelan


Aplikazio esperimentala duten irakasgaietan oso garrantzitsuak izaten dira eskola
praktikoak, ikasleak egoera zehatzei aurre egin behar baitie eskola teorikoetan ikasitako
kontzeptuak aplikatuz.
Ikasleak ariketa-zerrenda proposatzen die ikasleei, eta eurek bakarka garatu behar
dituzte. Zuzenketa eskola praktikoetan eta tutoretzetan egiten da. Eskola praktikoek
biziak eta partaidetza handikoak izan behar dute. Helburu horiek lortzeko, beharrezkoa
da ikasleek aldez aurretik ariketak garatuta eta aztertuta izatea. Portaera horrekin
ikasleen emaitzak gelan eztabaidatzea lortzen da, eta, bide batez, ikasleen gaitasun
kritikoa bultzatzen da.
IV.c. Laborategiko praktikak
Laborategiko praktikak beharrezkoak dira Elektronika Digitala sakonki ikasteko.
Irakasgaia ulertzeko, beharrezko osagarria dira. Praktiketan ikasleak esperimentalki
froga ditzake eskola teorikoetan ikasitako kontzeptuak. Laborategian zirkuituen
funtzionamendua eta aplikazioak eta elektronikari dagokion instrumentazioa maneiatzen
ikasiko du. Bertan konturatuko da praktikan sor daitezkeen akats eta errore kopurua
teorian baino handiagoa dela.
Praktika bakoitzaren garapena ez da mugatzen ikaslea laborategian dagoen
denborara, aldez aurretik prestaketa pertsonala behar baita. Horretarako, garatu
beharreko praktiken gidoiak eskuragarri izan behar ditu ikasleak laborategira joan
aurretik.
Uste izatekoa da Elektronika Digitala irakasgaia jarraituko duten ikasleek
instrumentazioari eta ordenagailu bidezko diseinuari buruzko praktikak egin dituztela
Oinarrizko Elektronika eta Diseinu eta Simulazio Elektroniko irakasgaietan. Beraz,
osziloskopioa, seinale-sortzailea, polimetroa eta ordenagailu bidezko simulazioa
menperatzen dituzte.

Elektronika Digitala. Sarrera

- 12 -

Elektronika eta Telekomunikazioak Saila

Laborategian jarraitzen den irakaskuntzarako metodologia atal hauetan oinarritzen da:

Irakasleak praktikaren aurkezpena egingo du.

Ikasleek paperean egindako diseinuari oniritzia emango dio irakasleak.

Diseinua simulatu eta garapen fisikoa egin.

Muntaketaren oniritzia eta galderen erantzunak aurkeztu eta defendatu


irakaslearen aurrean.

Laborategian lantaldea bultzatzen da eta, horregatik, praktikak bi pertsonaz osatutako


taldetan egingo dira.
IV.d. Tutoretzak
Tutoretza-orduetan ikasleak bere zalantzak argitu ahal izango ditu (bakarkako lana
egin ostean) eta hezkuntza-orientazioa egokitu.
Tutoretza-orduak, inoiz, eskola partikulartzat har daitezke.
Tutoretza-orduak oso egokiak izaten dira talde-lanean sortutako eztabaidak eta
ikuspuntuak irakaslearekin komentatzeko.
Tutoretza-orduak urtearen hasieran argitaratzen dira sarrerako solairuan dagoen
iragarki-taulan.
IV.e. Ebaluazioa
Ebaluazioak bi helburu ditu: lehenengoa, ikasturtearen helburuak bete direla
egiaztatzea, eta, bigarrena, haien balioespena egitea.
Argi dago ebaluaziorik egokiena ebaluazio jarraitua dela, baina unibertsitatearen egitura
eta egoerak eragozten dute prozedura hori, batez ere taldearen ikasle kopurua dela eta.
Beraz, idatzizko proban oinarrituta dago ebaluazioa. Proba horretan irakasgaia osatzen
duten eskoletan ikasitako edukiei buruzko ariketak eta galdera teorikoak agertuko dira.
Azterketa horretan laborategian egindako lana ere baloratuko da (irakasgaiaren
notaren %20 izango da).

Elektronika Digitala. Sarrera

- 13 -

Elektronika eta Telekomunikazioak Saila

V. Departamentu egitura
Unibertsitatea departamentutan antolatzen da eta horien eginbeharrak hurrengoak dira:
irakaskuntza antolatu, aurrekontuak prestatu, eskolak emateko beharrezkoak diren
baliabide materialak administratu eta ekintza zientifiko-teknikoak antolatzea.
Industria Ingeniaritza Teknikoko, Elektronika Industriala espezialitatean ematen diren
irakasgai gehienak (intentsifikazioak barne) bi departamentuk ematen dituzte:
Elektronika eta Telekomunikazioak (ET) eta Sistemen Ingeniaritza eta Automatika
(SIA). 1. Taulan ikus daiteke zein irakasgai dagokion sail bakoitzari.
Ingeniaritza Elektrikoa Sailak ere nahikoa irakasgai ditu: Zirkuituen Teoria, Zirkuituen
Zabalkuntza, eta Elektroteknia eta Makina Elektrikoak.
Sail hauek ere irakasgairen bat ematen dute: Fisika Aplikatua, Adierazpen Grafikoa eta
Ingeniaritza Proiektuak, Matematika Aplikatua, Lengoaia eta Sistema Informatikoak,
Filologia Ingelesa eta Alemana eta Enpresa Antolakuntza.

Elektronika eta Telekomunikazioak

Sistemen Ingeniaritza eta Automatika

Hautazko irakasgaiak (Intensifikazioak)


Diseo de sistemas digitales con dispositivos Sistemas dinmicos aplicados y diseo asistido por
lgicos programables
Empleo

del

ordenador

ordenador de sistemas de control.


personal

en

la

instrumentacin de panel
Sistemas digitales en la medida y control de
procesos industriales

Sistemas digitales de control


Modelado y simulacin de sistemas.

Nahitaezko irakasgaiak
Elektronika Digitala

Oinarrizko Elektronika

Elektronika Digitala

Elektronika Analogikoa

Teknologia Elektronikoa I eta II

Diseinu eta Simulazio Elektronikoa

Automatizazio Industriala I eta II

Erregulazio Automatikoa I eta II

Instrumentazio Elektronikoa I eta II

Teknika Analogikoak
Potentzia-elektronika
Informatika Industriala I eta II

Elektronika Digitala. Sarrera

- 14 -

Elektronika eta Telekomunikazioak Saila

VI. Irakaskuntzarako beharrezko materialak eta azpiegiturak


Irakasgaiak emateko oinarrizko lekuak gelak eta laborategiak dira.
Geletan klase teorikoak ematen dira. Gelen erabilera eta banaketa zentroaren ardura
dira.
Laborategiak departamentu-sail bakoitzaren ardura da. Laborategiko materiala
departamentuko sailak duen diruarekin berriztatu behar da. Elektronika eta
Telekomunikazio Sailari dagokion laborategi bakarra (2LTE) bigarren solairuan dago.

Elektronika Digitala. Sarrera

- 15 -

Elektronika eta Telekomunikazioak Saila

1. GAIA. OINARRIZKO KONTZEPTUAK


1. Seinale analogiko-digitalak
Sistema digitalak diseinatzen hasi aurretik, seinale zuzena, diskretua, analogikoa,
digitala eta bitarra definitu behar dira.
Seinale zuzena da edozein unetan balioren bat har dezakeen seinalea, hau da, edozein t
unetan seinalearen balioa neurtuz gero, balioren bat irakurriko litzateke. Seinale
analogikoak seinale jarraituak dira, eta denboran zehar edozein balio har dezakete.
Horren adibidea litzateke tenperaturaren denborarekiko neurketa, 1. Irudian ikus
daitekeen moduan.

1. Irudia

Seinale zuzenak bi balio besterik ezin badu hartu, seinale bitarra da (2. Irudia).

2. Irudia

Denbora-unitate jakin batzuetan bakarrik hartzen direnean balioak, orduan seinale


lagindua edo seinale diskretua dugu. 1. Irudiaren kasuan, tenperaturaren balioa orduro
neurtzen bada 3. Irudia lortzen da.

Elektronika digitala. 1. gaia.

- 16 -

Elektronika eta Telekomunikazioak Saila

3. Irudia

Seinale laginduaren balio konkretuak, balio multzo finitu baten bidez adierazi behar
direnean, seinale kuantifikatua dugu. Demagun 4. Irudian agertzen den seinale zuzena
(0-15V-eko seinalea) lagindu dela milisegundo bakoitzeko. Erabili beharreko multzo
finituak 16 elementu baditu, 0tik eta 15era bitarteko zenbaki osoak soilik bereiziko
genituzke. Hori dela eta, t=5ms aldiunean 9,6 V balioa neurtzen bada, multzo finituan
balio hori agertzen ez denez, hurbileneko balioa esleitu beharko zaio lagin horri, hots,
10eko balioa. Beraz, seinale zuzenekiko datuak galdu egin dira. Multzo finitua
handiagoa izango balitz, adibidez, 16 balio eduki beharrean 32 balira, 9,5 V-etik 10 Vera bitartean bereizketa posiblea izango litzateke. Hala ere, 9,6 V-eko neurketari 9,5eko
balioa esleituko litzaioke. Seinale zuzenekiko, 32 balioko multzo finituarekin 16
balioko multzo finituarekin baino balio gutxiago galtzen dira, hau da, multzo finitua
zenbat eta handiagoa izan, seinale originalarekiko datu-galera orduan eta txikiagoa
izango da.

4. Irudia

Elektronika digitala. 1. gaia.

- 17 -

Elektronika eta Telekomunikazioak Saila

Lagindutako datuak kode bitarrean kodetzen badira, orduan seinale diskretu bitarra
izango dugu. Kode bitarrak bi digitu besterik ez du erabiltzen, 1a eta 0a. Digitu
bakoitzari bit deritzogu. Sistema hamartarreko edozein zenbakiren baliokidea lor
daiteke kode bitarrean, 1 eta 0 bitak eta haien kopuruak konbinatuz. Adibidez, 12
zenbakia, kode bitarrean 1100 moduan adierazten da. Horiek horrela, 4. Irudiaren
adibidean, 16 konbinazio adierazteko, hau da, [0,15] tartearen zenbaki osoak kodetzeko,
4 bit behar dira, 1. Taulan adierazten den moduan.
0

0000

1000

0001

1001

0010

10

1010

0011

11

1011

0100

12

1100

0101

13

1101

0110

14

1110

0111

15

1111

1. Taula

Orduan, 4. Irudiaren baliokidea 5. Irudia izango litzateke.

5. Irudia

Seinale zuzena lagindu, kuantifikatu eta datu horiek formatu bitarrean kodetu ostean,
balio horiek gorde daitezke, adibidez, datu-artxibo batean. Gordetako datu horiek
seinale digitala osatuko dute. Seinale bat mundu analogikotik mundu digitalera
eraldatzea oso ariketa interesgarria da. Izan ere, seinaleak prozesadore digitalean

Elektronika digitala. 1. gaia.

- 18 -

Elektronika eta Telekomunikazioak Saila

eskuragarri daudenean, kalkulu konputazionalak aplika dakizkieke. Eraldaketa hori


gauzatzeko, A/D (analogiko/digital) bihurgailua baliatzen da.

6. Irudia

Multzo finituaren datu kopurua 32 izan balitz (hau da, 0, 0.5, 1, 1.5.14.5, 16 egoerak
bereizteko), haietariko bakoitzari kode bitar bat esleitu beharko litzaioke, eta, beraz, 5
bit beharko genituzke. Esleipen hori 2. Taulakoa bezalakoa izan liteke.
0

00000

01000 8

10000 12

11000

0.5 00001

4.5

01001 8.5

10001 12.5

11001

01010 9

10010 13

11010

1.5 00011

5.5

01011 9.5

10011 13.5

11011

01100 10

10100 14

11100

2.5 00101

6.5

01101 10.5

10101 14.5

11101

01110 11

10110 15

11110

7.5

01111 11.5

10111 15.5

11111

00010
00100
00110

3.5 00111

2. Taula

Kasu horretan, datu digitalizatuak gordetzeko gailuak aurreko kasukoa baino handiagoa
izan beharko luke.
Halaber, oso interesgarria da kontrako prozesua, hots, seinale digital bat seinale zuzen
bihurtzea. Horretarako, D/A (digital/analogiko) bihurgailua baliatzen da.

7. Irudia

Bihurgailuak seinale digitalizatuaren datuak gorde diren gailura (datu-artxibora


adibidez) jotzen du, eta sekuentzialki ateratzen ditu datu horiek. Deskodifikazioinformazioaren arabera, datu bakoitzari dagokion tentsio-balioa esleitzen zaio. Adibide
moduan, demagun 0000 balioa ateratzen duela. Horri dagokion tentsio-balioa 0 bada,
Elektronika digitala. 1. gaia.

- 19 -

Elektronika eta Telekomunikazioak Saila

bihurgailuak 0 V sortuko ditu hurrengo datua atera arte. Demagun datu hori 0010 dela
eta 2 V esleitu behar zaizkiola. Orduan, bihurgailuak 0 V sortzeari utziko dio, eta 2 V
sortuko ditu hurrengo datua atera arte. Prozedura hori jarraituz, 8. Irudian agertzen den
seinale berregina lortzen da.

8. Irudia

A/D eta D/A bihurketei buruzko aplikazio-adibideak hauek dira:


1) 9. Irudian tenperatura eskuratzeko sistema azaltzen da: tenperatura-sentsoreak
neurtzen duen tenperaturaren araberako tentsio-maila sortzen du (LM35ren kasuan, 1 C
= 100 mV). Tentsio hori oso baxua denez, anplifikagailua erabili beharra dago (seinaleegokitzapena). Horren ondoren, A/D bihurgailuarekin seinalea lagintzen eta
digitalizatzen da. Digitalizatutako seinalea prozesatu egiten da prozesagailu digitalaren
bidez, eta, azkenik, prozesatutako datuak sistema analogiko batean irakurtzeko, D/A
bihurgailua baliatzen da.

9. Irudia

Elektronika digitala. 1. gaia.

- 20 -

Elektronika eta Telekomunikazioak Saila

2) 10. Irudia seinale akustikoak grabatzeko eta erreproduzitzeko sistema da, eta aurreko
adibidearen eskema berari jarraitzen dio.

10. Irudia

Seinalea MP3 formatura pasatzea izan liteke tratamenduaren helburua.


1.1 Sistema elektroniko digitalak
Aurreko adibideetan, gailu digitalez osatuta dagoen sistema elektroniko digital bat
erabili da digitalizatutako seinalea prozesatzeko (ordenagailua horrelako sistema bat
da). 11. Irudian, sistema elektroniko digital bat erakusten da (ordenagailu baten txartel
nagusi), eta han gailu digitalak gorriz nabarmendu dira. Oinarrizko gailu digitalei ate
logiko deritze.

11. Irudia

Sistema horiek 1ekin eta 0ekin soilik lan egiten dutela esan ohi da. Izan ere, bi tentsiomailarekin bakarrik lan egiten dute eta tentsio-maila bati 1 izena ematen zaio eta
besteari 0. Beraz, transmititu nahi den informazioa 0 bada, orduan 0 V bidaltzen dira,
eta 1 transmititu nahi izanez gero, ordea, 5 V sortuko dira. Hartara, 1010 informazioa
Elektronika digitala. 1. gaia.

- 21 -

Elektronika eta Telekomunikazioak Saila

12. Irudian agertzen den uhin-forma moduan transmitituko litzateke sistema


elektronikoan zehar.

12. Irudia

Hortaz, sistema elektroniko digitalek seinale zuzenekin lan egiten dutela ondoriozta
daiteke. Izan ere, ate logiko baten oinarrizko egitura zirkuitu analogikoa da. 13.
Irudiaren eskuinaldean, NOT deritzon ate logikoari dagokion ikurra ageri da, eta
irudiaren ezkerraldean ate logiko horren oinarrizko egitura.

13. Irudia

14. Irudian, ate logiko baten itxura fisikoa ageri da. Gailuaren erdikaldean dagoen
txipari zirkuitu integratu deritzogu, eta, han, hainbat ate logiko integratuta daude. NOT
atea duen txiparen kasuan, txipak zortzi ate ditu.

14. Irudia

Elektronika digitala. 1. gaia.

- 22 -

Elektronika eta Telekomunikazioak Saila

3. Zirkuitu digitalak: konbinazionalak- sekuentzialak


Azaldu dugunez, sistema elektroniko digitalak ate logikoz egindako zirkuitu digitalez
osatuta daude. Zirkuitu digitalaren funtzionamenduaren arabera, bi zirkuitu mota daude:
konbinazionalak eta sekuentzialak.
Konbinazionala: irteeraren balioa, edozein unetan, sarrerek une horretan duten balioen
menpekoa da soilik.
Sekuentziala: Irteeraren balioa, edozein unetan, sarrerek une horretan duten balioen
menpe eta aurreko uneetan gertatutakoaren menpe dago. Beraz, sarreren balio berdinen
aurrean, irteerak balio ezberdina izan dezake.

15. Irudia

Bi zirkuituen arteko ezberdintasuna ulertzeko, demagun listoi luzeak (L baino


luzeagoak) eta laburrak (L baino laburragoak) bereizi behar dituen uhal garraiatzaile bat
dugula (15. Irudia). Han, X1 eta X2. puntuetan sentsoreak jarri dira. Sentsore bakoitzak,
bere gainean listoia detektatzen duenean, 1 logikoa sortzen du, hau da, 5 V. Listoirik
detektatzen ez badu, 0 logikoa sortuko du, hau da, 0 V. X1 eta X2. sentsoreen
informazioa sistema elektroniko digitalak (SED, 16. Irudia) prozesatu ondoren, bere
irteeran (Z) 1 logikoa (5 V) emango du listoi luzea identifikatuz gero. Aldiz, listoia
laburra izanez gero, 0 logikoa izango dugu sistemaren irteeran, hau da, 0 V.

16. Irudia

17. Irudian agertzen den egoeraren aurrean, hau da, X1X2 = 00, SEDaren diseinua
konbinazionala izan balitz, sistemak listoirik ez dagoela ondorioztatuko luke.
Sekuentziala izan balitz, ordea, sistemak gogoratuko luke aurreko unean X1X2 = 10 izan
zela, eta, beraz, horren ondoren X1X2 = 00 irakurtzean, sentsoreen artean listoia geratu
zela ondorioztatuko luke, hots, listoi laburra dagoela sentsoreen artean.

17. Irudia
Elektronika digitala. 1. gaia.

- 23 -

Elektronika eta Telekomunikazioak Saila

4. Zenbaki-sistemak
Aurreko ataletan azaldu dugunez, SEDek, informazioaren transmisioak eta eragiketak
egiteko, 1ak eta 0ak erabiltzen dituzte (0 V eta 5 V). Informazio horren interpretazioa
aldez aurretik ezarritako kodearen menpekoa izango da. Hortaz, erabili beharreko kode
hori sistema bitarrari dagokion kode bitar bat izango da. Atal honetan, zenbait zenbakisistema aurkeztuko dira, haien baliokidetasunak sistema bitarrarekiko eta sistema
bitarrean oinarritutako kodeak.
3. Taulan, sistema hamartarra, bitarra, hamaseitarra eta zortzitarra laburbiltzen dira.
Taularen lehenengo errenkadan, sistemak osatzen dituzten digituak gogoratzen dira.
Bigarren errenkadan, digitu batetik gorako zenbakiak sistema hamartarrera pasatzeko
(izan ere, eguneroko bizimoduan erabiltzen den sistema da) digitu bakoitzari esleitu
behar zaion pisua adierazten da. Ohartuko garenez, sistema bakoitzaren pisuaren
oinarriak, sistema horri izena emateaz gainera, sistema horrek erabilgarri dituen digitu
kopurua adierazten du. Digitu batetik gorako zenbakietara etorrita berriro, eskuineko
muturrean dagoen digituari pisu txikieneko digitu deritzogu, eta ezkerreko muturrean
dagoenari pisu handieneko digitu. Sistema bitarrean LSB (Low Significant Bit) eta
MSB (More Significant Bit) akronimoak erabiltzen dira.
Adierazgarria da sistema hamaseitarrean, sistema hamartarrera pasatzeko, A, B, C, D , E
eta F digituei eman behar zaien balioa 10, 11, 12, 13, 14 eta 15 direla, hurrenez hurren.
Sistema horren edozein zenbakiren baliokide bitarra lor daiteke sistema hamartarretik
pasatu gabe. Eragiketa hori egiteko, zenbaki hamaseitarraren digitu bakoitzari dagokion
zenbaki hamartarraren baliokidea sistema bitarrean adierazten da, digitu hamartar
bakoitzeko lau digitu bitar (bit) erabiliz. Izan ere, digitu hamaseitar bakoitzak adieraz
dezakeen zenbaki hamartarrik handiena 15a da (F-ari dagokiona), eta 15a sistema
bitarrean adierazteko lau bit behar dira (1111). Kontrako eragiketa egiteko, hau da,
sistema bitarretik hamaseitarrera pasatzeko, eskuinaldetik hasita, digitu bitarrak launaka
taldekatu egin behar dira, eta talde bakoitzari dagokion digitu hamaseitarra esleitu behar
zaio.
Sistema zortzitarretik bitarrera pasatzeko, sistema hamaseitarrerako azaldutako
prozedura berari jarraitzen zaio, salbuespen batekin: digitu bakoitzeko, lau bit izan
beharrean, hiru dira. Izan ere, sistema hamartarrean sistema zortzitarraren digitu baten
adierazpenik handiena 8a da, eta, zenbaki hori adierazteko, hiru bit besterik ez da behar.
3. Taularen azkenengo errenkadan eta 4. Taulan, bihurketen adibideak azter daitezke.

Elektronika digitala. 1. gaia.

- 24 -

Elektronika eta Telekomunikazioak Saila

3. Taula

Elektronika digitala. 1. gaia.

- 25 -

Elektronika eta Telekomunikazioak Saila

Hamartarra Bitarra Hamaseitarra Zortzitarra


8421
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
164
28

0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
10100100
11100

0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
A4
1C

0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
244
34

4. Taula

5. Kode bitarrak
Sistema bitarrean oinarriturik (digituen balio bakarrak 1 eta 0 dira sistema horretan),
digitu bakoitzari pisu desberdinak edo beste kodifikazio-sistema bat aplikatuz, aurreko
atalean aurkeztutako kode bitarrez gain, hainbat kode bitar lor daitezke. Kode bitarrak
bereizteko, bakoitzari izen bat ematen zaio, adibidez, aurreko atalean aurkeztutakoari
bitar natural deritzogu.
Koderik erabilienak 5. Taulan, 6. Taulan eta 7. Taulan laburbiltzen dira. Han, zenbaki
bakoitzaren adierazpen hamartarra eta bitar naturala bistaratzen dira.
Hamartarra
0
1
2
3
4
5
6
7
8
9
10
11

Bitarra
8421
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011

Gray
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110

5. Taula

Elektronika digitala. 1. gaia.

- 26 -

Elektronika eta Telekomunikazioak Saila

Hamartarra

BCD Naturala
8421
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0001 0000
0001 0001

0
1
2
3
4
5
6
7
8
9
10
11

BCD Gehi-3

BCD Aiken
2421
0000
0001
0010
0011
0100
1011
1100
1101
1110
1111
0001 0000
0001 0001

0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
0100 0011
0100 0100

6. Taula
Karakterea
0
1
2
3
4
A
B
C
D
E

ASCII
0110000
0110001
0110010
0110011
0110100
1000001
1000010
1000011
1000100
1000101

Karakterea
5
6
7
8
9

*
+
(
)

ASCII
0110101
0110110
0110111
0111000
0111001
0100101
0101010
0101011
0101000
0101001

7. Taula

Gray kodearen kodifikazio-sisteman, edozein zenbakik bit bakar bat desberdina du


hurrengo eta aurreko zenbakiekiko.
Bitarrean kodetutako kode hamartarrean, hau da, BCD (binary-coded decimal) kodearen
kodifikazio-sisteman, zenbaki hamartarra osatzen duten digituak bitar natural moduan
kodetzen dira. Zenbaki hamartarraren digitu bakoitzaren baliorik handiena 9a denez, lau
bit behar dira zenbaki hori bitar natural gisa kodetzeko. Beraz, zenbaki hamartarra
BCDn adierazteko, digitu bakoitzeko lau bit erabiliko dira.
BCD Gehi-3 kodearen kodifikazio-sisteman, zenbaki hamartarra osatzen duten
digituetariko bakoitzari 3 gehitu ostean, bitar natural moduan kodetzen da. Hori dela
eta, digitu bakoitzeko lortuko den baliorik handiena 9+3=12 izango da. Hala, berriro,
digitu bakoitzeko, 4 bit erabiltzera behartuta gaude.
BCD Aiken kodearen kodifikazio-sisteman, zenbaki hamartarra osatzen duten digitu
bakoitza bitar moduan kodetzen da, baina, bitar naturalaren pisuak aplikatu ordez
(8421), beste pisu batzuk aplikatuko dira (2421). Digitu bakoitzaren baliorik handiena 9
da. Balio hori Aiken moduan kodetzeko 4 bit behar dira, beraz, digitu hamartar
bakoitzeko, berriro, 4 bit erabiliko dira.

Elektronika digitala. 1. gaia.

- 27 -

Elektronika eta Telekomunikazioak Saila

ASCII kodea kode alfanumerikoa da hau da, zenbakiak adierazteaz gainera, beste
hainbeste karaktere kodetzen ditu. Hasieran, ASCII kodea 128 karakterek osatzen zuten:
letra larriek eta letra xeheek (26+26), zenbakiek (9), komando ez-grafikoek (32, orgaitzulera, tartea, ) eta komando grafikoek (35, puntuazioa, parentesiak).
Kodifikazioa egiteko, karaktere bakoitzari konbinazio bitar bat esleitu behar zitzaion,
eta horretarako 7 bit behar ziren. Zazpi bit horiekin egiten den identifikazioa, sistema
bitar naturalean adierazi beharrean, sistema hamaseitarrean adierazten da. Beraz,
konbinazio posibleak 00tik 7Fra doaz, 8. Taulan adierazten den moduan.

8. Taula
Elektronika digitala. 1. gaia.

- 28 -

Elektronika eta Telekomunikazioak Saila

Geroztik, beste bit bat gehitu zitzaion kodeari, hau da, diruak, sinbolo matematikoak eta
grafiko-sinboloak adierazteko, beste 128 konbinazio posible (80tik FFraino). 9. Taulan
esleipen hori ikus daiteke.

9. Taula

Horiek horrela, bidaltzaileak eta jasotzaileak adostu behar dute zer kode erabili,
informazioa zuzen interpretatu nahi badute.
Elektronika digitala. 1. gaia.

- 29 -

Elektronika eta Telekomunikazioak Saila

7.Kode-bihurketa
Sistema hamartarraren eta bitar naturalaren arteko bihurketak egiteko metodologia
sinplea da, baita bitar naturalaren eta grayren artekoak ere. Hurrengo azpiataletan
metodologia horiek azalduko dira.
7.1 Hamartar-bitar bihurketa
Bihurtu nahi den zenbakia biz zatitzen da, eta eragiketa horren zatidura eta hondarra
gordetzen dira. Zatidura berriro biz zatitzen da, eta eragiketaren zatidura eta hondarra
gordetzen dira berriro. Eragiketa hori (hau da, aurreko eragiketan lortutako zatidura biz
zatitzea eta zatidura eta hondarra gordetzea) etengabe errepikatzen da zatiduraren balioa
bi baino txikiagoa izan arte. Zatidura hori zenbaki bitarraren MSBa izango da, eta
lehenengoz lortutako hondarraren balioa LSBa izango da. Zenbaki bitarraren gainerako
bitak lortutako hondarrek osatuko dituzte, adibide honetan azaltzen den moduan:

37
37 /2 =18

Hondarra: 1

18/2 = 9

Hondarra: 0

9/2 = 4

Hondarra: 1

4/2 = 2

Hondarra: 0

2/2 = 1

Hondarra: 0

(LSB)
37 = 1 0 0 1 0 1

(MSB)
Bihurtu beharreko zenbakia zatikizko zenbakia bada, prozesua bi ataletan egiten da:
alde batetik, zati osoari dagokion bihurketa egiten da, azaldutako metodologia erabiliz,
eta, bestalde, zatiki zatia bihurtzen da. Horretarako, zati hori biz biderkatzen da, eta
emaitza zatikia bada, zati osoa kendu ondoren, zatiki zatia berriro biz biderkatzen da.
Eta prozesua errepikatu behar da biderketaren emaitza zenbaki osoa izan arte. Prozesuan
zehar lortutako zati osoak sekuentzialki gorde behar dira, balio horiek zenbakiaren
zatikizko zatia osatuko baitute, adibide honetan azaltzen den moduan.

Elektronika digitala. 1. gaia.

- 30 -

Elektronika eta Telekomunikazioak Saila

9,6875
9/2 = 4

Hondarra: 1

4/2 = 2

Hondarra: 0

2/2 = 1

Hondarra: 0
9,6875 = 1 0 0 1 , 1 0 1 1

0,6875 * 2 =

1,375

0,375 * 2 =

0,75

0,75 * 2 =

1,5

0,5 * 2 =

7.2. Bitar-Gray bihurketa


Atal honetan, kode bitar naturaletik Gray kodera zenbaki bat pasatzeko algoritmoa
aztertzen da. Demagun bihurtu nahi den zenbakia 1011BN dela:
1. MSBBIT = MSBG, hau da, kode bien MSBak berdinak dira. 1--- GR
2. Kode bitarrean ezkerreko bita + ondoko bita hau da, 1+0 = 1. Beraz, 11-- GR
3. Kode bitarrean ezkerreko 2. bita + ondoko bita hau da, 0+1= 1. Beraz, 111- GR
4. Kode bitarrean ezkerreko 3. bita + ondoko bita hau da, 1+1= 0. Beraz, 1110 GR
5. Berdin jarraitu

7.3. Gray- bitar bihurketa


Atal honetan, Gray kodetik kode bitar naturalera zenbaki bat pasatzeko algoritmoa
aztertzen da. Demagun bihurtu nahi den zenbakia 0101 GR dela
1. MSBBIt = MSBG hau da, bi kodeen MSBak berdinak dira. Beraz, 0--- BN
2. Kode bitarrean lortutako azkeneko bita + Gray kodeko 2. bita hau da, 0+1 =
1. Beraz, 01-- BN
3. Kode bitarrean lortutako azkeneko bita + Gray kodeko 3. bita hau da, 1+0 =
1. Beraz, 011- BN
4. Berdin jarraitu, hau da, 1+1 = 0. Beraz, 0110 BN

Elektronika digitala. 1. gaia.

- 31 -

Elektronika eta Telekomunikazioak Saila

8. Eragiketa aritmetiko bitarrak


Zenbakien arteko eragiketak, sistema hamartarrean egiten diren moduan sistema
bitarrean ere egin daitezke, arau hauek aplikatuz:
BATUKETA = A + B

KENKETA = A - B

0 + 0 = 0 Bururakoa= 0

0 0 = 0 Mailegatu= 0

0 + 1 = 1 Bururakoa = 0

0 1 = 1 Mailegatu = 1

1 + 0 = 1 Bururakoa = 0

1 0 = 1 Mailegatu = 0

1 + 1 = 0 Bururakoa = 1

1 1 = 0 Mailegatu = 0

BIDERKETA = A * B

ZATIKETA = A / B

00=0

Sistema hamartar moduan:

01=0

biderkatu eta kendu.

10=0
11=1

Hona hemen adibideak:

25

1
11001

12
01100

37 100101

15
11111
6
0110

37
01001

25
+

1
11001

28
11100

37 110101

1
1
+
10
01
11

1100
1010

1
12
0
10
1


01
2
00010
01

00

Elektronika digitala. 1. gaia.

- 32 -

Elektronika eta Telekomunikazioak Saila

9
5
*
45

1001
0101
1 0 0 1
0 0 0 0
1 0 0 1
1 0 1 1 0 1

45 1 0 1 1 0 1 101
5
1 0 1
zat
0 0 0 1 0 1
9
1 0 1
0 0 0

9. Eragiketa logiko bitarrak

Sistema bitarrean, sistema hamartarrean ez bezala, eragiketa logikoak egin daitezke.


Horretarako, eragingaiak eta emaitzak balio logikoak izango dira. Edozein eragiketa
egiteko, arau hauek bete beharko dira.
BATUKETA= A + B

BIDERKETA= A * B

INBERTSIOA = X

0+0=0

00=0

0 =1

0+1=1

01=0

1+0=1

10=0

1+1=1

11=1

1 =0

Aipatu beharrekoa da eragiketa logikoetan bururakorik ez dela existitzen. Eta, izenak


adierazten duen moduan (logikoa), eragiketek esanahi logikoa dute: batuketak EDO
kontzeptua, biderketak ETA kontzeptua eta inbertsioak KONTRAKOA kontzeptua
adierazten dute. Oinarrizko gailu digitalek eragiketa horiek egiten dituzte, eta ate logiko
deritze.
18. Irudian, batuketa egiten duen ate logikoa dago. Han, aintzat hartu behar da 1 eta 0
balioak, 5 V eta 0 V direla, hurrenez hurren.

18. Irudia

Elektronika digitala. 1. gaia.

- 33 -

Elektronika eta Telekomunikazioak Saila

2 GAIA. Booleren aljebra eta oinarrizko zirkuitu logikoak


1. Oinarrizko kontzeptuak

Aldagai bitarra da bi egoera (1a edo 0a) soilik izan ditzakeen edozein gauza.
Gehienetan, letren bidez adierazten dira: A, B, .... Etengailua, adibidez, bi egoeratan
bakarrik ager daitekeenez (zabalik edo itxita) aldagai bitar baten bidez adieraz daiteke, I
adibidez. Etengailua I aldagaiaren bidez adieraziz gero, aipaturiko aldagaiaren 1 balioa

Zabalik egoerari lot dakioke, eta 0 balioa Itxita egoerari.


Funtzio logikoa da eragiketa logikoen bitartez erlazionatzen diren aldagai bitar
ezberdinen menpe dagoen aldagai bitarra. Bonbilla bat, adibidez, B aldagai bitarraren
bidez (piztuta/itzalita) adieraz daiteke. Haren egoera etxean seriean dauden etengailuen
menpekoa da. Demagun etxean hiru etengailu daudela, hau da, hiru aldagai bitar: I, A,
E. Bonbilla piztuta egongo da I, A eta E itxita baldin badaude beraz,

Bonbilla piztuta= I_Itxita ETA A_Itxita ETA E_Itxita


Adierazpen logikoa da funtzio logikoaren adierazpen matematikoa. Bonbillaren
adibideari etorrita, bonbillari dagokion B aldagai bitarraren 1 eta 0 egoerei Piztuta eta
Itzalita esanahia esleitzen bazaie hurrenez hurren, eta, halaxe, etengailuei dagozkien I,
A, eta E aldagai bitarren 1 eta 0 egoerei Itxita eta Zabalik esanahia esleitzen bazaie,
adierazpen logikoa hau izango da:

B = I * A* E
Egia-taula bi zati bereiziak dituen taula da: alde batetik, adierazpen logikoan parte
hartzen duten eragingaien konbinazio posible guztiak azaltzen dira, eta, bestetik,
eragingaien konbinazio posible bakoitzeko funtzioak hartzen duen balioa. Beraz,
adierazpen logikoan parte hartzen duten eragiketa logiko guztien emaitzak azaltzeko
modua da.
Demagun A, B, eta C etengailuen egoeren arabera L bonbilla piztu behar duen zirkuitua
diseinatu nahi dela (19. Irudia). Zirkuitu horren funtzionamendua azaltzeko, informazio
berdina ematen duten hiru prozesu erabil daitezke: hitzez(1. Esaldia), Adierazpen
logikoa (1. Ekuazioa) eta Egia-taula (10. Taula).

19. Irudia

Elektronika digitala. 2. gaia.

- 34 -

Elektronika eta Telekomunikazioak Saila

L bonbilla piztu egingo da A itxita badago eta B edo C itxita badaude


1. Esaldia

L = F (A,B,C) = A.(B+C)
Non: A, B, C = 1 etengailua itxita
L = 1 Argia piztuta

1. Ekuazioa

10. Taula

Hitzez deskribatutako sistema elektroniko digital bat diseinatzeko, hitzez lortutako


informazioa egia-taulan edo adierazpen logikoan azaltzea izango da eman behar den
lehenengo pausoa. Prozedura hori 20. Irudian deskribatzen da adibide baten bitartez.

20. Irudia

Elektronika digitala. 2. gaia.

- 35 -

Elektronika eta Telekomunikazioak Saila

2. Funtzio baten adierazpen kanonikoak


Funtzio logiko baten adierazpen aljebraikoa kanonikoa izango da baldin eta adierazpen
horretan parte hartzen duten gai guztietan aldagai guztiak agertzen badira.
F ( DCBA) = D.C.B. A+ D.C.B. A+ D.C. B. A+ D.C. B. A
Funtzio bakoitzeko bi adierazpen kanoniko mota daude: biderketen arteko batuketa
moduan eta batuketen rrteko biderketa moduan.
Biderketen arteko batuketa moduan (minterms).
Adierazpenaren eragingai bakoitza aldagaien arteko biderketa da, eta eragingaien arteko
eragiketa batuketa da.
F ( DCBA) = D.C.B. A+ D.C.B. A+ D.C. B. A+ D.C. B. A
2. Ekuazioa

Eragingai bakoitzari minterm (m) deritzogu. Aurreko adibidean (2. Ekuazioa) lau
minterm daude. Haien artean bereizteko (mi), minterm bakoitzari zenbaki oso bat
esleitzen zaio. Zenbaki hori lortzeko, alderantzikatutako aldagai bakoitzari 0 logikoa eta
aldagai zuzenari 1 logikoa aplikatzen zaio.

F ( DCBA) = D.C.B. A+ D.C.B. A+ D.C. B. A+ D.C. B. A


F ( DCBA) = 0011 + 0100 + 1101 + 1111
Ondoren, eragingai bakoitzari dagokion zenbaki bitarraren baliokidea hamartarrean
adierazten da
F ( DCBA) = D.C.B. A+ D.C.B. A+ D.C. B. A+ D.C. B. A
F ( DCBA) = 0011 + 0100 + 1101 + 1111
F ( DCBA) = 3 + 4 + 13 + 15

Bukatzeko, minterm bakoitza zenbaki horrrekin identifikatzen da.


F ( DCBA) = D.C.B. A+ D.C.B. A+ D.C. B. A+ D.C. B. A
F ( DCBA) = 0011 + 0100 + 1101 + 1111
F ( DCBA) = 3 + 4 + 13 + 15
F ( DCBA) = m3 + m4 + m13 + m15 = ( m3 , m4 , m13 , m15 ) = ( 3, 4,13,15)
Hortaz, adierazpen logikoa modu kanonikoan adierazteko bi aukera daude: bata,
eragingaietan aldagai guztiak idatziz bestea, eragingaiei dagozkien minterm-ak idatziz.

Elektronika digitala. 2. gaia.

- 36 -

Elektronika eta Telekomunikazioak Saila

Batuketen arteko biderketa (maxterms)


Adierazpenaren eragingai bakoitza aldagaien arteko batuketa da, eta eragingaien arteko
eragiketa biderketa da.

)(

)(

) (

L ( DCBA) ) = D + C + B + A . D + C + B + A . D + C + B + A + D + C + B + A

3. Ekuazioa

Eragingai bakoitzari maxterm (M) deritzogu. Aurreko adibidean (3. Ekuazioa) lau
maxterm daude. Haien artean berizteko (Mi ), maxterm bakoitzari zenbaki oso bat
esleitzen zaio. Zenbaki hori lortzeko, alderantzikatutako aldagai bakoitzari 1 logikoa eta
aldagai zuzenari 0 logikoa aplikatzen zaio.

)(

)(

) (

L ( DCBA) = D + C + B + A . D + C + B + A . D + C + B + A + D + C + B + A

L ( DCBA) = ( 0111) . ( 0101) . (1101) . (1110 )

Ondoren, eragingai bakoitzari dagokion zenbaki bitarraren baliokidea hamartarrean


adierazten da:

)(

)(

) (

L ( DCBA) = D + C + B + A . D + C + B + A . D + C + B + A + D + C + B + A

L ( DCBA) = ( 0111) . ( 0101) . (1101) . (1110 )


L ( DCBA) = 7.5.13.14
Bukatzeko, maxterm bakoitza zenbaki horrrekin identifikatzen da.

)(

)(

) (

L ( DCBA) = D + C + B + A . D + C + B + A . D + C + B + A + D + C + B + A

L ( DCBA) = ( 0111) . ( 0101) . (1101) . (1110 )


L ( DCBA) = 7.5.13.14
L ( DCBA) = M 7 .M 5 .M 13.M 14 = ( 7,5,13,14 )
Hortaz, adierazpen logikoa modu kanonikoan adierazteko, bi aukera daude: bata,
eragingaietan aldagai guztiak idaztea, eta bestea, eragingaiei dagozkien maxterm-ak
idaztea.
Adierazpen kanonikoak (formatu batean zein bestean) Egia-taulatik lortzen dira, eta
zirkuitu logikoa garatzeko oinarri dira.

Elektronika digitala. 2. gaia.

- 37 -

Elektronika eta Telekomunikazioak Saila

3. Adierazpen kanonikoak lortzea egia-taulatik abiaturik

Biderketen arteko batuketa moduan adieraztea (minterm): Irteeraren balioa 1 logikoa


izan dadin eragiten duten sarrera-aldagaien konbinazioak identifikatu behar dira.
Horietariko konbinazio bakoitza minterm bat izango da. Horiek horrela, sarreraaldagaiaren balioa 0 bada, alderantzikatuta idatzi beharko da aldagai hori, eta 1 bada,
ordea, zuzen. 11. Taulan prozedura hori azter daiteke:

11. Taula

Hortaz, sistemak adierazten duen funtzio logikoa hau izango da:


F ( CBA) = C BA + CBA + C B A + C BA + CBA = (1,3, 4,5,7 )
F-ren balioa 1 logikoa izango da sistemaren sarrera-aldagaien balioak F funtzioa
osatzen duten minterren baten balioa hartzen badu.
Batuketen arteko biderketa moduan adieraztea (maxterm): Irteeraren balioa 0 logikoa
izan dadin eragiten duten sarrera-aldagaien konbinazioak identifikatu behar dira.
Horietariko konbinazio bakoitza maxterm bat izango da. Horiek horrela, sarreraaldagaiaren balioa 1 bada, alderantzikatuta idatzi beharko da aldagai hori, eta 0 bada,
ordea, zuzen. 12. Taulan prozedura hori azter daiteke:

Elektronika digitala. 2. gaia.

- 38 -

Elektronika eta Telekomunikazioak Saila

12. Taula

Hortaz, sistemak adierazten duen funtzio logikoa hau izango da:

)(

F ( CBA) = ( C + B + A) C + B + A C + B + A = ( 0, 2,6 )
F-ren balioa 0 logikoa izango da sistemaren sarrera-aldagaien balioak F funtzioa
osatzen duten maxterren baten balioa hartzen badu.

4. Diseinurako prozedura

Orain arte lortutako kontzeptuak kontuan izanda, sistema elektronikoa diseinatzeko


prozedura 21. Irudian eta puntu hauetan laburbil daiteke:
5. Ariketa irakurri.
6. Sarrera eta irteera-aldagaiak definitu.
7. Egia-taula osatu.
8. Funtzio kanonikoak lortu.

21. Irudia

Elektronika digitala. 2. gaia.

- 39 -

Elektronika eta Telekomunikazioak Saila

Adibidea. Demagun etxeko hiru lehioetariko bat zabalik dagoen eta, aldi berean,
berogailua piztuta dagoen detektatzen duen sistema elektroniko digital bat diseinatu
nahi dela. Hori gertatuz gero, alarmak jo behar du. Berogailua itzalita badago, edozein
lehio zabaldu ahal izango da alarmari eragin barik. V1, V2 eta V3 etxeko lehio
bakoitzari esleituriko aldagaiak izango dira. 1 balio logikoak zabalik egoerari dagokio.
C aldagaiak berogailua adierazten du, eta 1 logikoak piztuta egoera zehazten du. F,
berriz, alarmak adierazten duen irteera-aldagaia izango da. Alarmari eragin behar izanez
gero, 1 logikoa lortuko da.
Adierazpen logikoa zuzenean lor daiteke
F (V 1,V 2,V 3, C ) = C (V 1 + V 2 + V 3)

Egia-taula
Sarrerak
C
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

V1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

V2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

V3
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Irteeera
F
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1

Funtzio kanonikoa
F ( CV 1V 2V 3) = ( 9,10,11,12,13,14,15)

Elektronika digitala. 2. gaia.

- 40 -

Elektronika eta Telekomunikazioak Saila

5. Oinarrizko zirkuitu digitalak: ate logikoak

Aurreko ataletan azaldu den moduan, ate logikoak oinarrizko zirkuitu digitalak dira, eta
oinarrizko adierazpen logikoak garatzeko erabiltzen dira. Sei ate mota daude, eta
bakoitzari dagokion grafikoa, egia-taula eta adierazpen logikoa 13. Taulan laburbiltzen
dira.

13. Taula

Elektronika digitala. 2. gaia.

- 41 -

Elektronika eta Telekomunikazioak Saila

Ate horiek konbinatuz, funtzio logiko konplexuagoak gara daitezke. Demagun


adierazpen hau:
F ( B, A) = BA + BA = (1,3)
Adierazpen horri dagokion zirkuitua 22. Irudian azter daiteke.

22. Irudia

6. Booleren Aljebra

Booleren aljebra da aldagai logikoen artean eragiketak egiteko erabiltzen den aljebra.
Aljebra horren propietateak, arauak eta oinarrizko teoremak hurrengo ataletan azaltzen
dira.
6.1. Propietateak
Trukakorra:

A+B=B+A

A.B = B.A

Elkarkorra:

A + ( B + C) = (A + B) + C

A.(B.C) = (A.B).C

Banakorra:

A.(B + C) = A.B + A.C

A + (B.C) = (A+B). (A+C)

6.2. Arauak
A+0=A

A. A = A

A+1=1

A. A = 0

A.0=0

A =A

A.1=A

A + AB = A; A (1 + B ) = A

A+A=A

A + AB = A + B

A+ A =1

(A + B) (A + C) = A + BC

6.3. Demorgan-en teoremak

XY = X + Y
X + Y = X .Y
Elektronika digitala. 2. gaia.

Shanon-en teorema

F = A + B F = A + B = A.B

- 42 -

Elektronika eta Telekomunikazioak Saila

6.4. Aljebraren aplikazioa sistema elektronikoen diseinuan


Funtzioen adierazpen sinplifikatuagoa (alegia, sinpleagoa) lortzeko, funtzio logikoak
manipulatu egin daitezke Booleren aljebraren bidez. Demangun funtzio hau:
F = C BA + CBA + C BA + CBA = (1,3,5,7 )
Funtzio horri dagokion zirkuitua (oinarrizko ate logikoak erabiliz), 23. Irudian
adierazten da

23. Irudia

Booleren aljebraren arauak eta legeak aplikatuz funtzio logikoa sinplifika daiteke pauso
hauek emanez.
F ( CBA) = C BA + CBA + C BA + CBA

F ( CBA) = CA B + B + CA B + B

F ( CBA) = CA + CA = A C + C = A
F ( CBA) = A
Hortaz, F funtzio sinplifikatuari dagokion zirkuitua 24. Irudian ikus daiteke.

24. Irudia

23. Irudian eta 24. Irudian proposatu diren zirkuituek funtzio bera garatzen dute, baina
begi-bistakoa da erabili behar den zirkuitueria erabat ezberdina dela. Izan ere, 24.
Irudian ate gutxiago behar dira (kasu horretan, bat ere ez), eta, ondorioz, zirkuitua
merkeagoa izango da.
Elektronika digitala. 2. gaia.

- 43 -

Elektronika eta Telekomunikazioak Saila

Hortaz, egia-taulatik lortutako funtzio kanonikoa edo hitzezko azalpenitik lortutako


funtzioa ate logikoekin garatu aurretik, derrigor sinplifikatu behar da Booleren aljebra
aplikatuz.
Diseinuaren prozedura osoa 25. Irudian agertzen den diagramaren bidez laburbiltzen da.

25. Irudia

Elektronika digitala. 2. gaia.

- 44 -

Elektronika eta Telekomunikazioak Saila

Azter ditzagun adibide hauek:


1) Funtzioen sinplifikazioa:
F ( ABCD ) = ( 0,1, 2,3,13,15)
F ( ABCD ) = ABC D + ABCD + ABC D + ABCD + ABCD + ABCD

F ( ABCD ) = ABC D + D + ABC D + D + ABD C + C

F ( ABCD ) = AB C + C + ABD = AB + ABD

F ( ABC ) = ( 2,3, 4,5)


F ( ABC ) = ABC + ABC + ABC + ABC

F ( ABC ) = AB C + C + AB C + C

F ( ABC ) = AB + AB = A B

F ( ABC ) = AB + AC + ABC
F ( ABC ) = AB. AC + ABC

)(

F ( ABC ) = A + B . A + C + ABC
F ( ABC ) = A. A + A.C + B. A + B.C + ABC
F ( ABC ) = A + A.C + B. A + B.C + ABC
F ( ABC ) = A + B. A + ABC + B.C
F ( ABC ) = A + B. A + B.C
F ( ABC ) = A + B.C
F ( ABC ) = ( 3,6,7 )
F ( ABC ) = ABC + ABC + ABC

F ( ABC ) = ABC + AB C + C

F ( ABC ) = ABC + AB = B AC + A = B ( C + A)

Elektronika digitala. 2. gaia.

- 45 -

Elektronika eta Telekomunikazioak Saila

2) Funtzio sinplifikatuetatik abiatuz, funtzio kanonikoak lortzea:


F ( ABC ) = A + AB + BC

* A = A.1 = A B + B = AB + AB

( )
AB = AB ( C + C ) = ABC + ABC
* AB = AB.1 = AB ( C + C ) = ABC + ABC
*BC = BC.1 = ( A + A) BC = ABC + ABC
AB = AB C + C = ABC + ABC

F ( ABC ) = ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC


F ( ABC ) = ABC + ABC + ABC + ABC + ABC
F ( ABC ) = m7 + m6 + m5 + m4 + m2
F ( ABC ) = ( 2, 4,5,6,7 )

F ( ABC ) = ( A + B ) . A + B + C

F ( ABC ) = ( A + B + 0 ) . A + B + C

)(
)
F ( ABC ) = ( A + B + C ) . ( A + B + C ) . ( A + B + C )
F ( ABC ) = A + B + C.C . A + B + C
F ( ABC ) = M 0 . M 1.M 3
F ( ABC ) = ( 0,1,3)

7. NAND-NOR Adierazpena

Orain arte lortutako edozein funtzio logikori dagokion zirkuitu elektronikoaren


garapena hiru ate motatan oinarrituta egon da: NOT, AND eta OR. Ate mota bakar bat
erabiltzeko asmoarekin (NAND edo NOR), funtzio logikoak manipulatu egin daitezke
Booleren aljebraren bidez. Izan ere, ate mota bakar batekin gara daitekeen zirkuituaren
ekoizpena, a priori, errezagoa eta merkeagoa izango da. Hortaz, NOT, AND eta OR
ateei dagozkien adierazpenak NAND eta NOR modukoak bihurtu behar dira, hots,
F = A. B moduko adierazpena lortu behar da NAND kasurako eta F = A + B moduko

adierazpena lortu behar da NOR kasurako. Horretarako, hau da Booleren aljebraren


baliabiderik erabilena:

XY = X + Y
X + Y = X .Y
Elektronika digitala. 2. gaia.

- 46 -

Elektronika eta Telekomunikazioak Saila

Aurrekoan aipaturikoa aintzat hartuta, oinarrizko edozein ate logikoren funtzioa NAND
eta NOR ateen bidez nola bihurtu behar den, 14. Taulan laburbiltzen da.

NAND bihurketa: F = A. B

NOR bihurketa: F = A + B

NOT:

NOT

F = A = A. A

F = A = A+ A

AND

AND

F = A.B = A.B

F = A.B = A.B = A + B

OR

OR

F = A + B = A + B = A. B

F = A+ B = A+ B

NOR

NAND

F = A + B = A. B = A. B

F = A.B = A + B = A + B

14. Taula

Elektronika digitala. 2. gaia.

- 47 -

Elektronika eta Telekomunikazioak Saila

Funtzio logiko konplexuagoak NAND edo NOR modura bihurtzeko prozedura adibide
hauekin aztertzen da:
F ( BCDE ) = BC + D + E
F ( BCDE ) = BC + D + E = BC. D. E

F ( BCDE ) = BC + D + E
F ( BCDE ) = BC + D + E = BC + D + E = B + C + D + E = B + C + D + E

F ( ABC ) = ( A + B ) A + C

( )
( ) (
F ( ABC ) = ( A + B ) ( A + C )
F ( ABC ) = ( A + B ) ( A + C ) = ( A + B ) + ( A + C )

)( )

F ( ABC ) = ( A + B ) A + C = ( A + B ) A + C = A. B . A.C

Elektronika digitala. 2. gaia.

- 48 -

Elektronika eta Telekomunikazioak Saila

8. Funtzioen adierazpena eta sinplifikazioa Karnaugh-en mapak erabiliz

Karnaugh mapa funtzio kanonikoa adierazteko beste aukera bat da; halaber, funtzioaren
sinplifikazio grafikoa eta erraza ahalbidetzen du. Mapa hori lauki-sare bat da, eta arau
hauek jarraituz osatzen da:

Taularen ardatzetan sarrera-aldagaiak jarri behar dira, eta zutabe eta errenkada
bakoitzak sarrera-aldagaien konbinazio bat hartzen du. Beraz, lauki-sareko lauki
bakoitzari sarrera-aldagaien konbinazio bat dagokio.

Ardatzetan jarritako aldagaiek ondoz-ondokoak izan behar dute; hau da, ondoan
dauden errenkaden (edo zutabeen) artean, aldagai bakarra aldatuko da. Hortaz,
bertikalki eta horizontalki elkarrekin talka egiten duten laukiak ondoz-ondokoak
izango dira.

Demagun lau sarrera-aldagai, y3y2y1y0, dituen funtzio bat. Hari dagokion mapa 15.
Taulan ikus daiteke.

15. Taula

15. Taularen lauki bakoitza sarrera-aldagaien konbinazio bat adierazten duenez, egiataularen balioak han berridatz daitezke, F ( y3 y2 y1 y0 ) = ( 2, 3,6,7,8,9 ) funtzioarekin
16. Taulan egin den moduan.

16. Taula
Elektronika digitala. 2. gaia.

- 49 -

Elektronika eta Telekomunikazioak Saila

Karnaugh mapa osatu ostean, sinplifikazioarekin hasteko eman behar diren pausoak
hauek dira:

Funtzioa biderketen arteko batuketa moduan (minterm) garatu nahi izanez gero,
1ak soilik idatzi beharko dira taulan. Batuketen arteko biderketa moduan
(maxterm) garatu nahi izanez gero, 0ak idatzi beharko dira taulan.

0ak (edo 1ak) erabiliz, 2n ondoz-ondoko lauki kopurua dituzten taldeak osatu
behar dira. n-ren balioaren arabera, n aldagai sinplifikatuko dira talde bakoitzeko.

0 edo 1 guztiek talderen batean sartuta egon behar dute.

Talde kopuruak ahalik eta txikien izan behar du.

Talde bakoitzean aldi berean aldetantzikatuta eta aldetantzikatu gabe agertzen


diren aldagaiak sinplifikatzen dira.

Talde bakoitza funtzio sinplifikatuaren eragingai bat izango da.

Eragingaia osatzeko, mapan 1ak idatzi badira,

x=0
x =1

araua aplikatuko zaio

taldearen aldagai bakoitzari.

Eragingaia osatzeko, mapan 0ak idatzi badira,

x =1
araua aplikatuko zaio
x=0

taldearen aldagai bakoitzari.

Karnaugh mapa funtzioak sinplifikatzeko ikusizko metodo arin bat besterik ez da.
Ezin da ahaztu ikusizko prozedura hau Booleren aljebran oinarrituta dagoela.

F ( y3 y2 y1 y0 ) = ( 2, 3,6,7,8,9 ) funtzioari etorrita berriro, funtzio horri dagokion

taldekatzea 17. Taulan adierazten da.

17. Taula

Elektronika digitala. 2. gaia.

- 50 -

Elektronika eta Telekomunikazioak Saila

1.TALdean, y0 eta y2 aldagaiak aldi berean alderantzikatu eta alderantzikatu gabe daude
beraz, sinplifikatu egin daitezke. Talde horretan geratzen diren beste bi aldagaien
balioak, 1 = y1 eta 0 = y3 dira. Haiekin, funtzioaren eragingai bat osatuko da: y 3 y1
Talde hori osatzen duten minterm-ei Booleren aljebra analitikoki aplikatzen bazaie,
emaitza bera lortzen da.
2.TALdean, y0 aldagaia aldi berean alderantzikatu eta alderantzikatu gabe dago beraz,
sinplifikatu egin daiteke. Talde horretan geratzen diren aldagaiekin funtzioaren beste
eragingaia osatzen da: y3 y 2 y1
Horrela, funtzio sinplifikatua hau izango litzateke:
F ( y3 y2 y1 y0 ) = ( 2,3,6,7,8,9 ) = y3 y 2 y1 + y 3 y1

Bost aldagai dituen funtzioa Karnaugh maparekin adierazteko bi lauki-sare behar dira.
Haietariko batean, bostgarren aldagaia alderantzikatuta agertuko da eta bestean; ordea,
alderantzikatu gabe, adibide honetan ikus daitekeen moduan:
F ( y4 y3 y2 y1 y0 ) = ( 0, 2,8,14,15,17,19, 21, 23, 24,30,31)

y1y0

y1y0
y3y2
00

00

01

11

10

00
16

00
6

01

20

01
12

13

15

11
8

10

y3y2

14

1
11

01

1
1

17

21

28

29

24

25

1
1

11
10

1
y4= 0

10 1

11

10

19

18

23

22

31

27

30

26

y4= 1
18. Taula

Orain, taldekatzeko prozeduran, bi lauki-sare kontuan izan beharko dira ondozondokotasun araua mantenduz. Taldekatzeko posibilitateak begiratu batean ikusteko,

Elektronika digitala. 2. gaia.

- 51 -

Elektronika eta Telekomunikazioak Saila

nahikoa da lauki-sare bat bestearen gainean jartzea eta solapatzen diren laukiak ondoondokoak izango dira. Horren arabera, taldekatzeko posibilitateak 18. Taulan ikus
daitezke, eta funtzio sinplifikatua hau izango litzateke:
F ( y3 y3 y2 y1 y0 ) = y 4 y 3 y 2 y 0 + y3 y 2 y1 y 0 + y4 y 3 y0 + y3 y2 y1

Sei aldagai dituen funtzioa Karnaugh maparekin adierazteko, lau lauki-sare behar dira.
Lau lauki-sare horiekin beste lauki-sare bat osatu behar da. Superlauki-sare horren
zutabeak eta errenkadak ondo-ondokoak izango dira, adibide honetan azter daitekeen
moduan.
F ( y5 y4 y3 y2 y1 y0 ) = ( 0,18,19, 22, 23,32, 41, 45, 48,50,51,54,55,57,61)

y4= 0
y1y0
y3y2
00

y4= 1

00

01

11

10

y1y0
y3y2

16

17

19

20

21

13

15

18

23

22

1
28

29

31

30

24

25

27

26

00

01

11

10

48

49

52

53

14

11

10

01
12

11
8

11

10

10

10

y1y0

y1y0

y3y2
y5= 1

11

01

00

01

00

y5= 0

00

00

01

11

10

32

33

35

34

y3y2
00

36

37

39

38

01

01
44

11
40

10

1
1

45

47

46

60

11
41

43

42

56

10

1
1

51
55

50
54

61

63

62

57

59

58

19. Taula
Elektronika digitala. 2. gaia.

- 52 -

Elektronika eta Telekomunikazioak Saila

Orain, taldekatzeko prozeduran lau lauki-sareak kontuan izan beharko dira ondoondokotasun araua mantenduz. Taldekatzeko posibilitateak gainbegiratu batean
ikusteko, nahikoa da lauki-sare bat bestearen gainean jartzea eta gainjartzen diren
laukiak, ondo-ondokoak izango dira. Horren arabera, taldekatzeko posibilitateak 19.
Taulan ikus daitezke, eta funtzio sinplifikatua hau izango litzateke:
F ( y5 y4 y3 y2 y1 y0 ) = y 4 y 3 y 2 y1 y 0 + y5 y 3 y 2 y1 y 0 + y5 y3 y1 y0 + y4 y3 y1

9. Zehaztapen osatugabeko funtzioak

Irteeraren balioa sarrera aldagaien konbinazio guztientzako erabat definituta ez


dagoenean zehaztapen osatugabeko funtzioa izango dugu. Kasu horietan, sinplifikazio
gehien ahalbidetzen duen balioa (1 edo 0) esleitzen zaie sarrera-konbinazio horien
irteerei. Hala ere, ezin da ahaztu, ezen sinplifikatzeko balioren bat hartzera behartu
badugu funtzioa eta noizbait sarreretan agertuko balitz konbinazio hori irteeran egoera
aktiboa sorraraziko lukeela. Adibidez, sistema batean sarrerak BCD kodean eman behar
badira, 10 eta 15 arteko sarrera-konbinazioak inoiz ez dira agertuko, eta, orduan,
zehaztapen osatugabeko funtzioa izango dugu.
Egia-taulan edo Karnaugh mapetan, sarrera-konbinazio horiei dagokien irteera X
batekin adieraziko da. X gaiari Axolarik gabeko gaia deritzogu, eta 0 edo 1 balioa har
dezake.
Adibidea: Demagun 0tik 9ra bitarteko zenbaki-teklatua dugula. Sistema bat diseinatu
behar da, 5a, 8a edo 9a sakatu duen detektatzen duena. Kasu horretan, led gorria piztuko
da. Diseinu horri dagokion eskema 26. Irudian erakusten da, eta 20. Taulan, Karnaugh
mapa eta taldekatzeko posibilitateak.

5a,8a, edo 9aren

detektatzailea

26. Irudia
Elektronika digitala. 2. gaia.

- 53 -

Elektronika eta Telekomunikazioak Saila

y1y0
y3y2

00

01

11

10

13

15

14

00
1

01
12

11
10

X
1

X
8

X
1

X
11

10

20. Taula

10. Arrisku estatikoak eta dinamikoak

Gailu logikoen sarrera-aldagaien balio bat aldatzen denean, aldaketa horri dagokion
erantzuna ez da berehala nabarmentzen irteeretan. Denbora tarte horri, hedapenaren
atzerapen-denbora deritzogu eta irteeretan glitch deitutako balio anomaloak sor ditzake.
Demagun 27. Irudian agertzen den zirkuitua. A sarreraren edozein baliotarako
irteeeraren balioak 0 izan beharko luke. Hala ere, zirkuituan parte hartzen duten ateen
zehar hedatu behar diren seinaleen atzerapen-denborak kontuan hartzen badira, ikus
daiteke F-ren balioa ez dela beti 0. Fenomeno hori erraz ikusteko, kronograma bat osatu
behar da. Kronograma seinaleen denboran zeharreko adierazpen grafikoa besterik ez da,
27. Irudian marraztu den moduan.

27. Irudia

Elektronika digitala. 2. gaia.

- 54 -

Elektronika eta Telekomunikazioak Saila

Atzerapen-denboraren balioa zero izan balitz, F irteerak dituen puntak ez lirateke


agertuko. Errealitatean horrelako aterik ez dagoenez, puntak agertzea ohiko gertakizuna
da. Hortaz, irteeraren balio zuzena irakurtzeko irteera egonkortu dela zihurtatu behar da.
Glitchak agertzeko bi arrisku mota daude, estatikoak eta dinamikoak:
Arrisku estatikoak: irteeraren balioan eraginik ez lukeen sarrera-aldaketa gertatzen

denean eta irteeran espero ez den pultsua agertzen denean, arrisku estatikoa existitzen
dela esaten da.

Arrisku dinamikoak: irteeraren egoeraren aldaketa eragin beharko lukeen sarrera-

aldaketa baten aurrean pultsu iragankorra agertzen denean, arrisku dinamikoa existitzen
dela esaten da.

Har dezagun 28. Irudian marraztu den zirkuitua. Demagun OR atea ideala dela eta AND
eta NOT ateen hedapenaren atzerapen-denboraren balioa dela. Zirkuituaren
kronograma marrazteko x2 eta x3 aldagaien balioa finko mantenduko da 1 balioarekin,
eta x1 aldagaiaren balioa aldakorra izango da, hots 1etik 0ra (1. Kronograma) eta 0tik
1era (2. Kronograma).

28. Irudia

Elektronika digitala. 2. gaia.

- 55 -

Elektronika eta Telekomunikazioak Saila

1. Kronograma

2. Kronograma

Kronogramak ikusita, sarrera aldagai baten trantsizio jakin batek glitcha sor dezake.
1.Kronograman glitcha sortzen du, baina 2. Kronograman, ordea, ez. Dena dela, x1
aldagaiaren trantsizioa arrriskutsua dela ondoriozta daiteke.
Zein aldagairen trantzizioak sor dezakeen glitcha aldez aurretik jakiteko, Karnaught
mapara jo behar da, eta sinplifikazioa garatzeko egin diren taldeak aztertu behar dira.
28. Irudiko zirkuituaren kasuan, Karnaught maparen taldeak lortzeko, lehenengo,
funtzio kanonikoa lortu behar da (4. Ekuazioa), eta, horren ostean, Karnaugh mapan
taldeak marraztu (21. Taula). Taldeen arteko trantsizioek (gorriz adierazitako geziak 21.
Taulan) eragiten duten sarrera-aldagaien balioak hartzen baditugu, kronogrametan
adierazitakoak direla ohartzen gara. Hortaz, Karnaught mapa behatuz, zein aldagaik sor
lezakeen gitcha iragar daiteke.
z = y1 + y 2 = x1x 2 + x1x 3 = (1,3,6,7 )
4. Ekuazioa

x2x3
00
x1

01

11

10
1

21. Taula

Elektronika digitala. 2. gaia.

- 56 -

Elektronika eta Telekomunikazioak Saila

Trantsizio horiek sor dezaketen gitcha ezabatzeko, logika erredundantea erabiltzen da,
hau da, gitcha agertzeko arriskua agertzen denean, irteeraren balioa mantentzen duen ate
bat gehitzen da. Ate hori definitzeko, berriro, Karnaugh mapara jo behar dugu, eta han,
aipaturiko bi taldeak elkarrekin lotzen dituen beste talde bat marraztu, 22. Taulan egin
den moduan. Talde hori funtzioaren eragingai berria izango da, hots, ate erredundantea
(5. Ekuazioa).
x2x3
00
x1

01

11

10

22. Taula

z = x1x 2 + x1x 3 + x 2 x 3

5. Ekuazioa

Glitcha ezabatzeko beste irtenbidea, hardwarean oinarrituta, atzerapenak sartzean datza.


Hala ere, ez da irtenbide gomendagarria, sartutako atzerapenen balio zehatza
kalkulatzea oso zaila delako, eta balio hori funtzionamendu-baldintzen arabera
aldakorra denez arrisku berriak sor ditzakelako.
Azkenik, logika erredundantea sartzea ezinezkoa balitz, irteeraren balioa egoera
iragankorraren ostean soilik neurtu beharko litzateke.

Elektronika digitala. 2. gaia.

- 57 -

Elektronika eta Telekomunikazio Saila.

3.GAIA. Zirkuitu integratu digitalen teknologia. TTL eta CMOS


Teknologiak.
1. Zirkuitu integratua(ZI)

Funtzio elektroniko konkretua garatzeko behar diren transistore, diodo, erresistentziak


eta kondentsadoreak lortzeko materiale erdieroalea (silizioa, adibidez) erabiltzen
denean, oso zirkuitu elektroniko txikia lortzen da, eta horri zirkuitu integratu (ZI)
deritzogu.
Zirkuitu integratu batean, 10 (zirkuitu sinpleenak) nahiz milioika (mikroprozesadoreak)
ate integra daitezke.
Zirkuitu integratuak hain txikiak direnez, plastikozko edo keramikazko kapsula batean
satzen dira manipulatu ahal izateko. Zirkuitu integratuan integratutako osagai
elektronikoak eskuragarri izateko (ate logikoak, adibideez) kapsulek hankatxo
metalikoak dituzte (pin-ak).
29. Irudian zirkuitu integratuak sortzeko prozedura laburbiltzen da. Diametroan oso
zentimetro gutxi dituen oblea batean ehunka zirkuitu integratu identiko aldi berean
fabrikatzen dira. Ondoren, zirkuitu integratu horiek moztu egiten dira, eta txip deituriko
banakako zirkuitu integratuak lortzen dira horrela.

Silizio monokristalinozko
zilindroa

Olata

Lodiera 0,2 mm
100.000 trantsistore baino
gehiago sar daitezke

Plastikozko kapsulatua
Txip-a

Hankatxoak

29. Irudia

Elektronika digitala. 2. gaia.

- 58 -

Elektronika eta Telekomunikazio Saila.

Zirkuituaren erabileraren arabera, mota ezberdinetako kapsulak eta hankatxoak


eskuragarri daude txip bakoitzeko. Aurkitu daitezkeen aukerak 30. Irudian erakusten
dira.

SOIC

PLCC

LCCC

DIP edo
SOIC

Flat Pack

PLCC edo
LCCC

30. Irudia

Kapsula horien hankatxo bakoitza identifikatzeko, hots, zein ateri eta atearen zein
sarrerari/irteerari dagokion, handatxo bakoitza zenbaki batekin izendatu behar da.
Horretarako, kapsulek lehenengo hankatxoa adierazteko koska bat daukate. Hortik
hasita eta erlojuen orratzen kontrako norantza jarraituz, gorantz zenbakitzen dira
gainerako hankatxoak (ikusi 31. Irudia)
1. hankatxoaren
identifikatzailea

1. hankatxoaren
identifikatzailea

Koska

31. Irudia

Elektronika digitala. 2. gaia.

- 59 -

Elektronika eta Telekomunikazio Saila.

Hankatxoak zerrendatu ostean, hankatxoen funtzioa ezagutzeko ezaugarri-orriaren


konexio-diagramara jo behar da. 32. Irudia 7400 zirkuituari dagokion konexio-diagrama
da. Lau NAND ate dituela erakusten digu, eta baita pin bakoitzaren zenbakia eta
funtzioa ere, hots, sarrera, irteera edo elikadura.

32. Irudia

32. Irudian eta aurrerantzean agertuko diren diagrama-logikoak, kapsulatuak eta


funtzionamendu-taulak Texas Instruments-en ezaugarri-orrialdeetatik atera dira, eta
Texas Instruments-en kortesiari esker erabiltzen dira liburu honetan.

2. Integrazio-sailkapena

Txipan integratutako ate kopuruaren arabera, sailkapen hau egiten da:

SSI (Small Scale Integration). eskala txikiko integrazioa. 10 ate gehienez.

MSI (Medium Scale Integration) eskala ertaineko integrazioa. 100 ate gehienez.

LSI (Large Sacale Integration), eskala handiko integrazioa.100-1.000 arteko ate

kopurua.

VLSI (Very Large Scale Integration). eskala oso handiko integrazioa 1.000-

10.000 arteko ate kopurura.

ULSI (Ultra Large Scale Integration), 10.000 ate baino gehiago

GLSI (Giga Large Scale Integration), 100.000 ate baino gehiago.

3. Zirkuitu integratuen teknologiak

Ate logikoak garatzeko erabilitako transistore motaren arabera, bi teknologia finkatu


dira. Juntura bipolarreko transistoreak erabili badira, teknologia bipolarreko zirkuitu
integratua dugu. Eremu-efektuko transistoreak (MOSFET) erabili badira, orduan,
zirkuitu integratua MOS teknologiakoa da.
Elektronika digitala. 2. gaia.

- 60 -

Elektronika eta Telekomunikazio Saila.

3.1. Teknologia bipolarra


Erabilitako transistore bipolarraren arabera eta erabili den moduaren arabera, teknologia
bipolarraren barnean hiru teknologia mota bereiz daitezke.

TTL (Transistor-Transistor Logic). Transistore-transistore logika. Teknologiarik

ospetsuena da. Ezaugarri adierazgarrienak erantzuteko abiadura handia eta


zaratarekiko immunitatea dira. Hala ere, integrazio-eskala ezin da oso handia
izan, ate logikoak lortzeko erresistentzia askoren beharra baitauka.

ECL (Emitter- Coupled Logic). Lotutako igorleen logika. TTL teknologiaren

barnean arinena da, transistoreak erabat asetzen ez direlako. Horrek dakartzan


desabantaila kontsumo handia da.

IIL (Integrated- Inyection Logic). Integratutako injekzio-teknologia. Integrazio-

dentsitaterik handiena onartzen duen teknologia da. TTLk baino gutxiago


kontsumitzen du, baina geldoagoa da. Barne-egituran, base-igorle paralelo
loturako transistoreak erabili beharrean kolektore anitzeko transistoreak aurkitu
daitezke.
3.2. MOS, (Metal Oxido Semiconductor) Teknologia.
Erabilitako transistorearen arabera eta erabili den moduaren arabera, MOS
teknologiaren barnean hiru teknologia mota bereiz daitezke.

PMOS (P kanaleko MOS transistoreak), zaharkitua.

NMOS (N kanaleko MOS transistoreak), PMOS baino arinagoa da. Motorolaren

68000 mikroan eta Inteleko 8085 mikroan erabilia.

CMOS (Complementary Metal Oxide Semiconductor, Metal oxido erdieroale

osagarri) MOS bi motako transistoreak erabiltzen dira. MSI mailan erabilena da,
baina LSI mailan ere erabiltzen da. Egoera-trantsizioetan bakarrik kontsumitzen
du, hortaz, oso gutxi kontsumitzen du. Horrez gain, elikatzeko tarte zabala dauka,
3 V-etik 15 V-era bitartean.

HCMOS (abiadura handiko CMOS), CMOS hobetua da. TTL eta CMOS

zirkuituekiko hankatxo-bateragarritasuna dauka.

HMOS (High performance N-channel MOS" edo errendimendu handiko N

kanaleko MOS teknologia). Abiadura eta integrazio-dentsitate handiko


teknologia denez, mikroprozesadoreak egiteko erabiltzen da. Hortaz, VLSI
integrazio mailan aurki daiteke; izan ere, txip bakoitzeko 3.000.000 transistore
sartzen dira. Adibidez, Intelen Pentium.
Elektronika digitala. 2. gaia.

- 61 -

Elektronika eta Telekomunikazio Saila.

3. Teknologia bakoitzeko serieak

Bi teknologien barnean zenbait serie daude. Haien ezaugarriak azpiatal hauetan azaltzen
dira.
3.1. TTL serieak
74HC (High speed): TTL estandarra baino arinagoa da. Kapazitate parasitoen denbora-

karga konstanteak txikitzean datza, eta potentziaren disipazioa handiagoa da.


74L (Low power): Kontsumoa txikiagoa da, baina geldoagoak dira.
74S (Schottky): Abiadura handikoak. Transistoreak ez dira erabat asetzen. Schottky

diodoak erabiltzen dira.


74LS (Low power Schottky): Potentziaren disipazioa txikia da, eta abiadura

estandarraren antzekoa da.


74AS (Schottky aurreratua): Arinena da.
74ALD (Kontsumo txikiko Schottky aurreratua): 74AS-tik dator. Kontsumo txikia eta

abiadura handia ditu ezaugarriak.


74F (Fast): Kontsumo txikia eta abiadura handia daukate.

3.2. CMOS Serieak


4000: CMOS estandarra. Egoera egonkorrean ez du kontsumitzen, eta egoera

dinamikoan, ordea, maiztasunaren araberako kontsumoa du.


HE4000B: Philips etxeak garatutako seriea da. Gainazal-integrazioa txikitu da, eta

ezaugarriak hobetu dira. Estandarrak baino abiadura handiagoa dauka.


74C: Estandarra hobetzen duen seriea. Funtzioak eta hankatxoak TTL-ko 74 seriearen

baliokideak dira.
74HC/HCT: Abiadura handia eta ezaugarriak oso hobetuak dituen seriea da. TTL maila

logikoekin baliokidetasuna dauka.


ACL (Lgica CMOS aurreratua): Abiadura handia eta kontsumo txikia dira

bereizgarriak.

Elektronika digitala. 2. gaia.

- 62 -

Elektronika eta Telekomunikazio Saila.

4. Sarrera-irteera ezaugarriak

Lehenengo kapituluan azaldu dugunez, ate logikoen sarrera eta irteeretan agertzen diren
tentsio-mailak 0 eta 1 maila logikoekin adierazten dira. Hala ere, tentsio-mailek ez dute
balio finkorik hartzen, tentsio-tartea baizik. Hortaz, ezinbestekoa da tarte horiek
zehaztasunez definitzea bai sarreren kasurako eta baita irteeretarako ere. Horretarako,
parametro hauek definitu eta aplikatu behar dira:
Sarrerak:

VIHmin: Sarrera batek maila altutzat (High: 1) hartzen duen gutxieneko sarrera-

tentsioa da

VILmax: Sarrera batek maila baxutzat (Low: 0) hartzen duen gehiengo sarrera-

tentsioa.
Irteerak:

VOHmin: Irteera batek maila altua emateko (High: 1) izan dezakeen gutxieneko

irteera-tentsioa, baldin eta irteerak ematen duen intentsitatea, IOHmax baino


txikiagoa bada.

VOLmax: Irteera batek maila baxua emateko (Low: 0) izan dezakeen gehiengo

irteera-tentsioa da, baldin eta irteerak jasotzen duen intentsitatea IOlmax baino
txikiagoa bada.
Parametro horien adierazpen grafikoa 33. Irudian egin da.

33. Irudia

Irteeraren tentsio maximoa eta minimoa ate logikoari konektaturiko kargaren arabera
emanda daude, edozein kargak korrontea eskatzen baitu. Zirkuitu digitalen kasuan,
karga hori ate logikoz osatuta egongo da. Ate horiek kontsumitzen duten korrontea
ezagutzeko, parametro hauek behar ditugu:

Elektronika digitala. 2. gaia.

- 63 -

Elektronika eta Telekomunikazio Saila.

Sarrerak:

IIHmax: Maila altua aplikatzen zaionean sarrera bati, sarrera horrek eskatzen duen

intentsitate maximoa.

IILmax: Maila baxua aplikatzen zaionean sarrera bati, sarrera horrek eskatzen duen

intentsitate maximoa.
Irteerak:

IOHmax: Irteera batek eman dezakeen intentsitate maximoa da, irteeraren tentsioa
VOHmin. balioaren azpitik erori gabe.

IOLmax: Irteera batek xurgatu dezakeen intentsitate maximoa da, irteeraren

tentsioa VOlmax. balioa gainditu gabe.


Hitzarmen moduan, intentsitateak zeinu positiboa izango du ate logikoaren
barrualderantz zirkulatzen duenean, eta zeinu negatiboa kanpoalderantz zirkulatzen
duenean.
Praktikan lortzen diren balioak ezaugarri-orrialdeetan datozenak baino hobeak dira.

5. Lan-ezaugarriak eta oinarrizko parametroak

5.1. Maila logikoak


Ateen maila logikoak aurreko ataletan definitu diren parematroekin mugatzen dira.
Balio orientagarriak hauek dira:
TTL: VIHmin = 2 V; VILmax = 0,8 V; VOHmin = 2,4 V; VOLmax = 0,4 V
CMOS: VIHmin = 3,5V; VILmax = 1,5V; VOHmin = 4,9 V; VOLmax = 0,1 V
Sarrerei ez dagokien tentsioa aplikatuz gero, irteerak tentsio-tartetik kanpoko balioa
eragingo du, eta, ondorioz, zirkuitoak ez du behar bezala funtzionatuko.
5.2. Transferentzia-kurba
Transferentzi- kurbak irteera-tentsioa ematen du sarrera tentsioarekiko.

34. Irudia
Elektronika digitala. 2. gaia.

- 64 -

Elektronika eta Telekomunikazio Saila.

Ate logiko baten maila logikoak grafikoki lor daitezke transferentzia-kurba aztertuz.
Hala, kurbaren maldak -1 balioa hartzen duen puntuetan, VILmax eta VIHmin balioak
lortzen dira, 35. Irudian marraztu den moduan.

Tarte
debeka
tua

35. Irudia

5.3. Zarata-tartea
Irteera-maila aldatu gabe, sarreretan gerta daitezkeen tentsio-gorabeherak onartzeko
ahalmena da zarata-tartea. Nahi ez diren gorabehera horiei zarata deritzogu, eta kanpoko
zein barruko eragina dela kausa sortuak dira. Adibidez:

Inguruneko zarata elektrikoa, zeinen jatorria honako hau izan daitekeen:


etengailuekiko

kontaktuetan

sortutako

txinpartak,

fluoreszenteak,

kontaktoreak......

Elikadur-tentsioak sortutako zarata.

Hurbil dauden pisten arteko akoplamendua.

Zaratak ate batean duen eragina 36. Irudian eta 37. Irudian erakusten da.

36. Irudia

Elektronika digitala. 2. gaia.

- 65 -

Elektronika eta Telekomunikazio Saila.

37. Irudia

Hala ere, zarata-tarteari buruz aritzean, elkarrekin konektatuta dauden bi ate logikoren
artean sar daitezkeen zaratak eta bigarren ateak zarata horiek onartzeko gaitasuna aipatu
ohi dira. Gaitasun hori aztertzeko, ateen egoera-maila altua zein baxua kontuan izan
behar da, 38. Irudian egin den moduan. Han, bi TTL ateren arteko lotura bat dago.
Maila altuari dagokionez, 2 ateak gutxienez 2 V behar dituen neurrian, 1 ateak
gutxienez 2,4 V sortuko ditu. Hortaz, gehienez ere -0,4V-eko zarata sartzen bada, 2
ateak maila altua irakurtzen mantenduko da. Maila baxuaren egoerari dagokionez, onar
daitekeen zarata 0,4 V dela kalkula daiteke arrazoibide bera jarraituz.

38. Irudia

Zarata-tartea kalkulatzeko adierazpen analitiko formala hau da:


VNH = VOH(min) - VIH(min)
VNL = VIL(max) - VOL(max)
5.5. Kontsumoa. Potentziaren disipazioa
Zirkuitu elektronikoek zein elektrikoek, funtzionatzeko, korrontea kontsumitzen dute,
horregatik, zirkuituak diseinatzean kontuan izan beharreko parametroa da. Izan ere,
parametroak hauek dira:
ICCH= Irteerak maila altuan daudenean kontsumitzen den korrontea.
ICCL = Irteerak maila baxuan daudenean kontsumitzen den korrontea.
Kontsumo horiek zirkuitu integratukoak dira beraz, zirkuituaren ate bakar bat besterik
ez bada erabiltzen, ate horren kontsumoa kalkulatu beharko da.
CMOS teknologiaz garatutako zirkuitu integratuen ateek egoera-trantsizioetan bakarrik
kontsumitzen dutenez, pausagunean ez da ia kontsumorik izango, korronte parasitoei
dagokiena besterik ez.
Elektronika digitala. 2. gaia.

- 66 -

Elektronika eta Telekomunikazio Saila.

Potentziaren disipazioa kalkulatzeko, adierazpen hauek erabili behar dira.


CMOS

TTL
PD = VCC I CC ,

I CC =

I CCH + I CCL
2

2
PD = CL .VDD
.f

Nabarmena da CMOS ateei dagokien potentziaren disipazioaren adierazpena


maiztasunaren eta kargaren kapazitantziaren menpekoa dela. Aldez aurretik aipatu
denez, CMOS ateek egoera-trantsizioetan bakarrik kontsumitzen dute. Orduan,
maiztasuna handitzen bada kontsumoa ere handituko da; hain zuzen ere, maiztasuna
segundoko egoera-trantsizio kopurua da. Bestalde, CMOS ate guztiek 5pF-eko sarrerakapazitantzia dute, eta horrek eragina dauka potentziaren disipazioan.
TTL eta CMOS ateen potentziaren disipazioaren jokaera 39. Irudian erakusten da.

39. Irudia

5.6. Hedapenaren atzerapen-denbora (H.a.d.)


Hedapenaren atzerapen-denboraren kontzeptua bigarren kapituluan agertu da, gitch-en
inguruan. Han azaldu denez, sarreraren maila-aldaketak irteeran maila-aldaketa eragin
behar badu, aldaketa hori irteeran berehala nabaritu beharrean denbora jakin bat igaro
ostean antzematen da. Atzerapen-denbora horri hedapenaren atzerapen-denbora
deritzogu, eta tPHL eta tPLH parametroek definitzen dute haren balioa. 40. Irudian haien
eragina adierazten da, eta, adibide moduan, balio zehatzak ematen dira.

40. Irudia

Elektronika digitala. 2. gaia.

- 67 -

Elektronika eta Telekomunikazio Saila.

Behaketa hauek atera daitezke:

H.a.d. zenbat eta handiago izan, maiztasun maximoa orduan eta txikiagoa izango
da.

Hedapenaren denborak 10-9 s-koak izaten dira.

Hedapenaren denbora kargaren menpekoa da (ezaugarri hori orrietan begiratu


behar da). Kargaren kapazitatea (CL) zenbat eta handiagoa, orduan eta
handiagoak dira karga-deskarga denborak; ondorioz, eragiketak egiteko abiadura
txikiagoa izango da.

Dakartzan arazoak glitch-ak dira, hau da, arrisku estatiko eta dinamikoak.

CPUak duen erlojuaren maiztasuna parametro honen menpekoa da.

5.7. Potentzia-abiadura biderketa (pJ)


Teknologiaren kalitateari buruzko informazioa ematen duen parametroa da, eta
potentziaren disipazioaren eta hedapenaren atzerapen-denboren arteko konpromisoa
kuantifikatzen duen balioa ematen du. Hortaz, parametro horren balioa zenbat eta
txikiagoa orduan eta orekatuagoa da teknologia.

C = TP. PD
Normalean CMOS teknologiaren p.a.b. TTL teknologiarena baino txikiagoa da.
5.8. Karga eta fan-out-a
Ate logiko baten irteera (ate kitzikatzailea) ate logikoen sarreretara konektatzen denean,
ate kitzikatzailean karga sortzen da. Edozein egoera logikotan, ate kitzikatzaileak zein
karga-ateak barne-erresistentzia dute eta, CMOS ateen kasuan, baita karga kapazitiboa
ere.

41. Irudia

Elektronika digitala. 2. gaia.

- 68 -

Elektronika eta Telekomunikazio Saila.

Fan-out-a ate batek kitzika ditzakeen karga-ateen gehienezko sarrera kopurua da.
TTL karga: TTL zirkuitu batean ate kitzikatzailea maila altuan dagoenean, ate

kitzikatzaileak korrontea ematen die karga-ateei. Maila baxuan, ordea, korrontea


xurgatzen du. Jokaera hori, 42. Irudian ikus daiteke.
Sarrera-korronteak: II

Irteera-korronteak: Io

42. Irudia

Karga-ateen kopurua handitzeak ate kitzikatzailean nola eragiten duen aztertu beharra
dago. Ate kitzikatzailea maila altuan dagoenean karga handitzen bazaio eman behar
duen korrontea ere handitzen denez, atean gertatzen den tentsio-erorketa handitzen da,
ondorioz, VOH. txikitzen da.
Virteera = Vatea + Voh = IpRp + Voh
Vatea = Vcc
Voh = Vcc IpRp

Korrontea gehiegi handituko balitz, VOH VOHmin-ren azpitik eror liteke eta zirkuituaren
funtzionamendu desegokia eragingo luke, kasu horretan VIH-ren balioa sarrera-tarte
baliagarritik kanpo egongo bailitzateke.
Ate kitzikatzailea maila baxuan dagoenean karga handitzen bazaio xurgatzen duen
korrontea ere handitzen denez, atean ematen den tentsio-erorketa handitzen da,
ondorioz, VOL. handitzen da.
Virteera + Vatea = Vol
Virteera = 0
Vol = IpRp
Elektronika digitala. 2. gaia.

- 69 -

Elektronika eta Telekomunikazio Saila.

Korrontea gehiegi handituko balitz, VOL VOLmax-ren gainetik jar liteke eta zirkuituaren
funtzionamendu desegokioa eragingo luke, kasu horretan VIL-ren balioa sarrera-tarte
baliagarritik kanpo egongo bailitzateke.
CMOS karga: CMOS ate logikoek FET transistoreak dituztenez, karga-ateek karga

kapazitiboa dute (43. Irudia). Hortaz, karga- eta deskarga-denborak faktore


mugatzaileak izango dira, eta haien balioa ate kitzikatzailearen irteera-erresistentziaren
menpekoa eta karga-ateen kapazitatearen menpekoa izango da. Karga-ateen
kapazitantzia, ate kitzikatzailearen irteerako erresistentziaren bidez kargatu eta
deskargatu egiten da egoera logikoaren arabera, hau da, kapazitantzia kargatzen da
maila altuan eta baxuan deskargatzen da.
Ate kitzikatzailearen irteeran karga-ateen kopurua gehitzen bada, kapazitantzia osoa
handitzen da halaber. Ondorioz, karga- eta deskarga-denborak handituko dira, eta
lanerako maiztasun maximoa txikituko da.

Sarrera-kapazitantzia totala
CT = C1 x N

43. Irudia

Vcc-ra konektatuta dagoen R-ren bidezko kondentsadore baten karga-ekuazioa :


Vc ( t ) = Vfinal . ( Vinicial Vfinal ) e

Elektronika digitala. 2. gaia.

RC

- 70 -

Elektronika eta Telekomunikazio Saila.

6. CMOS ETA TTL ezaugarrien arteko konparazio-taula

Elektronika digitala. 2. gaia.

- 71 -

Elektronika eta Telekomunikazio Saila.

7. Zirkuituak

Aurreko gaietan azaldu denez, ate logikoak zirkuitu analogikoak dira. Horrelako
zirkuituen egitura ezagutzeko, TTL eta CMOS serie estandarrei dagozkien zirkuitu
batzuk aztertuko dira atal honetan.
7.1. Zirkuitu alderantzikatzaileak. Totem-pole irteera.
TTL alderantzikagailuari dagokion zirkuitua, 44. Irudian ikus daiteke.

44. Irudia

Q3 eta Q4 transistoreek osotzen duten irteera-zirkuituari totem-pole deritzogu. Q3


moztuta eta Q4 asetuta badaude, irteera-maila altua izango da, eta Q4 moztuta eta Q3
asetuta badaude, irteera-maila baxua izango da.
Totem-pole irteerak ezin dira elkarren artean konektatu, bata H maila logikoa eta bestea
L izanda, Vcc eta 0 V-ren artean inpedantzia baxuko bidea agertzen delako, eta horrek
integratua hondatuko lukeen korronte oso altua sortuko lukeelako.
CMOS alderantzikagailuari dagokion zirkuitua 45. Irudian ikus daiteke. Sarreran maila
altua jarriz gero, Q1 moztuko eta Q2 aseko dira, eta irteeran maila baxua neurtuko da.
Ostera, sarreran maila baxua jarriz gero, Q2 moztuko eta Q3 aseko dira, eta irteeran
maila altua neurtuko da.

Elektronika digitala. 2. gaia.

- 72 -

Elektronika eta Telekomunikazio Saila.

45. Irudia

7.2. Kolektore irekiko ateak


TTL zirkuituek, totem-pole konfigurazioaz gainera, kolektore irekiko deituriko irteerakonfigurazioa ere izan dezakete. Izan ere, atearen irteeraren neurketa irteerako
transistorearen kolektorean egin behar da (46. Irudia). Horrez gain, irteera-maila hori
neurtzeko, Vcc-ren eta irteera-kolektorearen artean pull-up deituriko erresistentzia jarri
behar da (47. Irudia)

46. Irudia

47. Irudia

Kolektore irekiko atea identifikatzeko ikurra 48. Irudian erakusten da.

48. Irudia

Elektronika digitala. 2. gaia.

- 73 -

Elektronika eta Telekomunikazio Saila.

7.3. Drainatzaile irekiko ateak


Drainatzaile irekiko atearen kontzeptua TTL zirkuituentzat azaldutako kolektore irekiko
ateen kontzeptuaren baliokidea da (49. Irudia). Beraz, CMOS ateei dagokien irteerakonfigurazioa da, eta irteera-maila neurtzeko Vcc-ren eta irteera-drenadorearen artean
pull-up erresistentzia jarri behar da (50. Irudia) TTL kasuan egin den moduan.

49. Irudia

50. Irudia

AND aterik erabili gabe, AND atearen funtzioa lor daiteke drainatzaile irekiko ateen
irteerak elkarri konektatuz. Konfigurazio horri AND kableatu deritzogu. Irteerako
neurketa egiteko, lotunearen eta Vcc-ren artean ere pull-up erresistentzia jarri behar da.
Adibidez,

X = A.B.C. D.

funtzioa garatzeko, bi aukera daude. Alde batetik,

alderantzikagailuak eta lau sarrera dituen AND atea erabil daitezke, eta, bestalde, X
funtzio bera lor daiteke drainatzaile irekiko alderantzikagailuen irteerak elkarri lotuz
(51. Irudia).

51. Irudia

Elektronika digitala. 2. gaia.

- 74 -

Elektronika eta Telekomunikazio Saila.

7.4. Hiruegoerako ateak


Hiru egoerako ateak dira atearen irteeran hiru egoera izan ditzaketen ateak, hots, maila
altua (H), maila baxua (L) eta inpedantzia altua (Hi-Z). Egoera berezi hori irteeran ager
dadin, hiru egoerako ateek gaitze-sarrera daukate. Hirugarren egoera aktibatzen denean,
atearen irteera karga-zirkuitutik deskonektatzen da, oso inpedantzia altua agertzen baita
irteeran. Hiru egoeren efektua eta ateari dagokion ikurra 52. Irudian azaltzen dira.

52. Irudia

Ate horien ezaugarri-orrietan Hi-Z egoerarekin lotuta doazen bi parametro berri


agertzen dira: IOZH eta IOZL, hau da, Hi-Z egoeran egonda irteeran neur daitekeen
korronte parasitoa.
7.5. Buffer zirkuituak
Sarreran dagoen maila logiko bera irteeran ematen du buffer zirkuituak, baina
inpedantzia baxuagoarekin. Nolabait, korrontearen anplifikazioa gertatzen da. Izaera
ezberdina duten bi zirkuituen arteko zirkuitu banagailu moduan jokatzea da ohiko
erabilera. Adibidez, kontrola egiteko zirkuitu digitala eta osagai analogikoak
aktibatzeko zirkuituak banatzeko, bufferra erabiltzen da 53. Irudian egin den moduan.

Kontrol-zirkuitu

Bufferra

digitala

Irteerazirkuitua.

LEDa
Display-a
Inprimagailua

53. Irudia

Buffer-ak erabiliz, abantaila hauek lortzen dira:

Busen irteerako karga (fan-out) handitzen denez, irteerari zirkuitu asko konekta
dakizkioke.

Irteerako gailuak (led-a, inprimagailua) aktibatzeko korronte nahikoa ematen


duten irteerak lortzen dira.

Elektronika digitala. 2. gaia.

- 75 -

Elektronika eta Telekomunikazio Saila.

7.6. Busak
Datuak bi noranzkoetan mugitzeko linea multzoari bus deritzogu. Datu horien jatorria
askotarikoa izan daiteke, eta, busean jarri ahal izateko, hiru egoerako bufferrak
erabiltzen dira (54. Irudia); hots, datuen iturburua eta busa ate horien bidez konektatzen
dira, baina, aldi berean, ate bakar bat aktibatuta egon daiteke, eta gainerakoak Hi-Z
egoeran. Ostera, jasotzaile asko egon daitezke aldi berean.

54. Irudia

Bestalde, hiru egoerako buffer-ek mikroprozesadorearen busak babesten dituzte sarrerairteera portuetan gerta daitezkeen gaintentsioetatik.
7.7. Trigger-schmit funtzioa duten zirkuituak
Histeresia duten zirkuituak dira, hortaz, atari-tentsio edo kommutazio-tentsio maila bi
dituzte: VT+, VT-. Tentsio horien arteko diferentziari histeresi-tentsio deritzogu.
VH = VT + VT

Zirkuitu horien transferentzia-kurba eta ikurra 55. Irudian agertzen dira.

55. Irudia

Trigger-schmit zirkuituak hainbat egoeratan erabilgarriak dira. Adibidez, sarreretan ager


daitezkeen kommutazio zitalak (glitch-ak) ekiditeko, sarreretan seinale zaratadunak

Elektronika digitala. 2. gaia.

- 76 -

Elektronika eta Telekomunikazio Saila.

agertuz gero irteeran seinale logiko garbiak sortzeko, kontaktuetan errebotearen aurkako
gisa jokatzeko eta pultsu karratuak sortzeko ere erabil daitezke. Oro har, irteera
angeluzuzena sortzen dute, 56. Irudian adierazten den moduan.

56. Irudia

57. Irudian ikus daitekeenez, trigger zirkuituaren transferentzia-funtzioaren arabera,


irteeraren itxura karratua lortuko da edozein sarrera-seinaleretarako.

57. Irudia

7.8. Analogiko-digital etengailuak (CMOS)


Analogiko-digital etengailua ON-OFF egoerak aukeratzeko kontrol digitala duen
zirkuitua da (58. Irudia). ON-OFF egoera horiek lortzeko, kontrol digitalak FET
transistorea asetze- edo mozketa-egoeran jartzen du. Hala, ON egoeran egonda,
zirkuituaren irteeraren balioa sarreran dagoen balio bera izango da.
Etengailua bi noranzkokoa dela esaten da, seinaleak bi norantzkoetan hedatzeko
posibilitatea baldin badu.

58. Irudia

Elektronika digitala. 2. gaia.

- 77 -

Elektronika eta Telekomunikazio Saila.

8. Teknologia ezberdinen arteko interfazeak.

Teknologia ezberdineko ateak elkarrekin lotzeko bete beharreko baldintzak aztertuko


dira atal honetan, baita lotura horiek bideratzeko erabil daitezkeen interfazeak ere.
Hortaz, ateen tentsio eta korronteen balioak aztertuko dira lotura bateragarria den ala ez
ondorioztatzeko.
CMOS-TTL konexioa:
Tentsioen bateragarritasunaren azterketa:

VOH(min) CMOS = 4,9 V eta VIH(min) TTL = 2 V; beraz, maila altuan arazorik ez.

VOL(max) CMOS = 0,1 V eta VIL

(max)

TTL = 0,8 V; beraz, maila baxuan arazorik

ez.
Korronteen -bateragarritasunaren azterketa:

IOL(max) CMOS = 4 mA eta IIL(max) TTL = 1,6 mA; beraz, CMOSaren fan-out-a 2
TTL ate da ( 2 1,6 mA = 3,2 mA). Gainerako TTL serieekin analisi bera egiten
bada:
TTL LS ateak kitzikatzeko, IIL(max) = 400 A fan-out = 10
TTL S ateak kitzikatzeko, IIL(max) = 2 mA, fan-out = 2
TTL AS ateak kitzikatzeko, IIL(max) = 2 mA, fan-out = 2

CMOS-TTL loturaren kasuan tentsio-mailak bateragarriak direnez, ondoriozta daiteke


ez dela interfazerik behar. Bestalde, fan-out-aren balioa bete behar da zirkuituaren
funtzionamendu egokia ziurtatzeko.
TTL-CMOS konexioa
Tenstioen bateragarritasunaren azterketa:

VOH(min) TTL = 2,4 V eta VIH(min) CMOS= 3,15 V; beraz, CMOS sarreran maila
altua lortzeko, TTL ateak ez du tentsio nahikorik ematen.

VOL(max) TTL = 0,4 V eta VIL(max) CMOS = 1 V; beraz, maila baxuan arazorik ez
dago.

Nabaria da TTL-CMOS loturan CMOS atearen sarreran tentsioa handitzen duen


nolabaiteko interfazea behar dela. Aukera bat pull-up (Rp) erresistentzia jartzea da, 59.
Irudian egin den moduan, hots, Vcc-ra konekatuta.

Elektronika digitala. 2. gaia.

- 78 -

Elektronika eta Telekomunikazio Saila.

59. Irudia

Orduan, Vcc= RpIp+VOH izango da. Helburua VOH handitzea denez, RpIp gaia ahalik eta
txikien egitea interesgarria litzateke. Hala ere, txikitxe hori maila baxuan aztertzen bada
(Vcc= RpIp+VOL), mugak daudela ohartzen gara. Hala, RpIp txikiegia izango balitz, VOLk VOLMAX gainditu lezake. Hortaz, RpIp ren balioa definitzeko, baldintza mugatzailea
maila baxuan aurkitzen da. Azalpen horiek biltzen dituzten ekuazioak hauek dira:
a) Vcc= RpIp+VOLMAX
b) IOL(TTL)MAX = nIIL(CMOS) + IRp
eta orduan, Rp-ren balioa:
Rp =

Vcc VOL (max)


I OL ( TTL ) max nI IL ( CMOS )

Non n kitzikatu behar diren CMOS sarrera-kopurua den.

Elektronika digitala. 2. gaia.

- 79 -

Elektronika eta Telekomunikazio Saila.

ARIKETAK. LEHENENGO ZATIA (1, 2, 3 . Gaiak).


1) Oinarrizko zirkuitu digitalak erabiliz, diseina ezazu autoaren segurtasun-uhalerako
alarma-sistema. Auto-gidariak autoa martxan jarri badu segurtasun-uhala lotu gabe,
sistemak detektatu behar izango du egoera hori.
2) Oinarrizko zirkuitu digitalak erabiliz, diseina ezazu etxean jartzeko arrotzak
detektatzeko sistema. Horretarako, egongelako bi leihoetan eta atean sentsoreak jarriko
dira, zabaltzen direnean detektatzeko. Kasu horretan, sentsoreak maila altuko irteera
emango du.
3) Lor ezazu adierazpenen hauen modu kanonikoa:
f1 = AC + ACD + ABCD
f2 = AC D + AC + ABC
f3 = AB + AC
f4 = ( B + D) ( B + A) (C + D) ( D + A)
f5 = (X 1 + X 3 ) ( X 3 + X 2 X 4 ) + (X 3 X 5 + ( X 1 + X 4 ) (X 2 + X 3 ))

4) Sinplifika itzazu funtzio hauek Karnaugh-mapak erabiliz.

f1= (1,3,9,10,12,13,14,15)m

f2 = (0, 2, 3, 4, 5, 7, 8, 10, 11)m

f3 = (1, 6, 7)m

f4= (0, 1, 6)M

f5= (0, 1, 2, 3, 7, 8, 9, 11, 15)m + K(6, 12)

f6 = (3, 6, 7, 8, 10)m + K (12, 13, 14)

f7 = (0, 1, 4, 5, 7, 8, 10, 15)m + K (2, 6, 14)

f8 = (0, 1, 4, 5, 6, 7, 12, 13, 14, 16, 17, 28, 29)m+K (10, 11, 22, 23, 25, 26, 30, 31)

5) Lor ezazu funtzio hauen NAND adierazpena:


a) ABC + DE
b) ABC + D + E
c) ABC
d ) AB + CD

e)( A + B )(
. C + D)

f ) AB[C (DE + AB ) + BCE ]

g ) B (C DE + E FG )(AB + C )

Elektronika digitala. Ariketak.

- 80 -

Elektronika eta Telekomunikazio Saila.

6) Familia logiko ezberdinen ezaugarririk adierazgarrienak taula honetan agertzen dira.


Lor itzazu zarata-tarteak eta fan-out-a:
TTL

TTL LS

TTL ALS

CMOS

Vcc

5V

5V

5V

3V-18V

VIH

2.0

2.0

2.0

3.5

VIL

0.8

0.8

0.8

1.5

VOH

2.4

2.7

2.7

4.5

VOL

0.4

0.5

0.4

0.5

IIH A

40

20

20

0.005

IIL mA

-1.6

-0.36

-0.2

-0.005A

IOH A

-400

-400

-400

-360

IOL mA

16

7) Zirkuitu inprimatu batek TTL estandarrarekin egindako txipa dauka. Posiblea


litzateke txip horren ordez TTL LS edo TTL AS txip bat jartzea?
8) Bidegurutze baten semaforoen funtzionamenduak baldintza hauek bete behar ditu:

A kalean auto bat baldin badago, orduan kale horren semaforoa berde dago.

B kalean auto bat baldin badago, orduan kale horren semaforoa berde egongo da
baldin eta A kalean autorik ez badago.

C kalean auto bat baldin badago, orduan kale horren semaforoa berde egongo da
baldin eta A eta B kaleetan kotxerik ez badago.

Autorik ez badago, semaforo guztiak gorri daude.

Diseina ezazu semaforo horiek kontrolatzen dituen sistema, lehenik egia-taula osatuz
eta ondoren funtzio logiko kanonikoa eta haren sinplifikazioa lortuz.
9) Enpresa baten akzioak ondoren adierazten den moduan banatuta dituzte lau
bazkideen artean:
A = % 35

B = % 30

C = % 25

D =% 10

Proposamenak bozkatzeko unean, bazkide bakoitzaren botoaren pisua akzioen


araberekoa da. Diseina ezazu bozketaren emaitza bazkide bakoitzak ematen duen
botoaren arabera ematen duen sistema.

Elektronika digitala. Ariketak.

- 81 -

Elektronika eta Telekomunikazio Saila.

10) Prozesu kimikoak egiten dituen enpresa batean, hiru elementu kimiko erabiltzen
dira. Elementu horietako bakoitza biltegi batean gordetzen da. Elementuaren likidomaila adierazteko, sentsore bana jarri da biltegietan. Sentsoreak tentsio altua sorraraziko
du likido-maila puntu jakin baten azpitik dagoenean. Diseina ezazu egoera horretan bi
bildegi daudenean (puntu jakinaren azpitik) alarma aktibatzen duen sistema.
11) Diseina ezazu lau aldagai dituen zirkuitu logiko bat, zeinak 1 bat sortuko duen
irteeran, sarreran hiru aldagai 1 direnean.
12) Igogailu baten funtzionamenduan akatsik dagoen detektatzen duen sistema diseinatu
nahi da. Igogailuaren funtzionamendu zuzena lerro hauetan azaltzen dena izango
litzateke:

Igogailua matxan jartzen denean, ateak itxita egon behar du.

Hutsik badago eta eskaerarik ez badago, ez du mugitu behar.

Geldirik badago, ateak zabalik egon behar du.

13) Zirkuitu logiko batek bost sarrera eta irteeera bakarra ditu. Bost sarreretatik lauk
digitu hamartar bat adierazten dute, eta bostgarrena kontrol-digitua da. Zenbaki
hamartarra bikoitia denean eta, era berean, kontrol-digitua 0 logikoa, irteerak maila
logiko hori bera adieraziko du, hots, 0 logikoa. Zenbaki hamartarra bakoitia bada,
orduan irteeraren balioa 1 izango da. Bestalde, zenbaki hamartarra hiruren anizkoitza
denean eta kontrol-digitua 1 logikoa, irteera 0 izango da. Diseina ezazu adierazi diren
baldintzak betetzen dituen zirkuitua.
14) 10 biteko bus baten (B=B10B9B8B7B6B5B4B3B2B1 ) egoera monitorizatzeko zirkuitu
konbinazionala behar da. Bus horren edozein lineak zero balioa hartzen badu, P irteera
aktibatu behar da. Halaber, busaren barruan bit horren posizioa adierazten duten lau
irteera (Z3Z2Z1Z0) izango ditu sistemak. Zero bat baino gehiago agertzen badira, Z
irteerak adieraziko du indizerik altuena duen linearen zenbakia. Bestalde, zerorik
agertzen ez bada, Z = 0 izango da.

Elektronika digitala. Ariketak.

- 82 -

Elektronika eta Telekomunikazio Saila.

15) Diseina ezazu sare iteratibo baten i. etapa. Etapa horren ezaugarriak hauek dira:

ai = ai-1 = 0 denean, irteera si = si-1 izango da.

ai = ai-1 = 1 denean, irteera si = si-1 izango da.

ai ai-1 denean, si = ai-1 izango da.

Marraztu ezazu sare iteratibo osoa n etapa elkarri lotuz.


16) Zirkuitu inprimatuzko plaka batean hainbat osagai elektroniko integratuta daude;
besteak beste, diodoak, erresistentsiak, kondentsadoreak eta elikatze-iturria. Haien
arteko loturak errele bitartez egin daitezke 60. Irudian ikus daiteen moduan, hau da,
errele egokiak aktibatuz gero, zirkuitu jakin bat osa daiteke. Osa daitezkeen zirkuituak
61. Irudian laburbildu dira; haien artean bereizi ahal izateko, bakoitzari kode bitar bat
esleitu zaio. Kode horren arabera errele egokiak aktibatzen dituen zirkuitu
konbinazionala diseinatu behar da.

Eslei iezaiozu kode bitarra zirkuitu bakoitzari. Erreleen aktibazioa maila baxuan
egiten dela kontuan hartuta, eta egia-taula osatu ostean, batuketen arteko
biderketa moduan murriztu ezazu sistemari dagokion funtzio logikoa Karnaughtmapak erabiliz. Marraztu ezazu zirkuitua.

74139 zirkuitu integratua eta beharrezkoak diren ate kopuru minimoa erabiliz, lor
ezazu funtzio logikoa. Analitikoki adieraz itzazu integratuari aplikatu behar
zaizkion ekuazioak.

60. Irudia

61. Irudia

Elektronika digitala. Ariketak.

- 83 -

Elektronika eta Telekomunikazio Saila.

17) Kirol-talde baten zuzendaritza-batzordea lau kidek osatzen dute: haietariko bat
zuzendaria da, eta besteak batzordekideak. Bozketetan inor ezin da abstenitu, eta
erabakiak gehiengo soilez hartzen dira. Berdinketa dagoenean, zuzendariaren botoak
erabakitzen du. Bozketaren emaitza ematen duen sistema automatikoa ezartzea agindu
du zuzendariaren emazteak. Halaber, bozketaren emaitza aldatzeko etengailua jartzea
agindu dio sistema-diseinatzaileari.

a) Sistemaren egia-taula osa ezazu eta sinplifika ezazu funtzioa K. mapak


erabiliz.

b) Marraztu ezazu sistema alderantzikagailuak eta gehiengoz lau sarrera dituzten


NAND ateak erabiliz.

18) Ur beroa lortzeko eguzkitiko energiaz baliatzen den sistema deskribatzen da. Izan
ere, urtegian dagoen ura berotzeko, galdaratik edo eguzki-paneletik pasatu behar da.
Horretarako, ur-ponpa (B) batek ura zirkularaziko du, eta ur hori panelera edo galdarara
helduko da Vp eta Vg balbulen arabera, hots, Vp zarratzen bada ura panelatik pasatuko
da eta, Vg zarratuz gero, ura galdaratik pasatuko da. Sistemaren eskema 62. Irudian
azter daiteke.
Eguzki-panela

Vp

Vg

Ur-ponpa

Urtegia

Galdara

62. Irudia

Instalazioaren funtzionamendua kontrolatuko duen sistema elektronikoa diseinatu behar


da, baldintza hauek aintzat hartuta:

Urtegiko uraren tenperatura, Tu, panelekoa, Tp, baino txikiagoa denean, urponpa martxan jarriko da eta Vp balbula zabalduko da.

Aldez aurretik finkatutako Tf tenperatura (adibidez, Tf = 35 C) baino baxuagoak


badira Tp eta Tg, ur-ponpa martxan jarriko da eta Vg zabalduko da, galdarak ura
berotu dezan.

Beste edozein kasutan, ur-ponpak geldirik egon behar du eta balbulak itxita.
Osa ezazu zirkuitua bi sarreretako NAND ateak erabiliz.

Elektronika digitala. Ariketak.

- 84 -

Elektronika eta Telekomunikazio Saila.

19) Diseinatu ezazu areto baten tenperatura kontrolatzeko klimatizazio-sistema


baldintza hauek bete daitezen:

Barruko tenperaturak 25 C gainditzen duenean, hozte-sistema martxan jarri


behar da; ostera, 15 C-tik beherakoa denean, berogailua martxan jarri beharko
da.

Kanpoko airea barneratzen duten haizagailuak martxan jarri behar dira baldin eta
aurreko atalaren lehenengo egoera gertatzen bada, hots, hozte-sistema martxan
dagoenean eta kanpoko tenperatura barrukoa baino baxuagoa denean, edo
bigarren egoera gertatzen bada, hots, berogailua martxan eta kanpoko tenperatura
barrukoa baino handiagoa denean.

Jai-egunetan, sistema geldirik egongo da.


Gara ezazu zirkuitua bi eta hiru sarrerak dituzten NAND ateak erabiliz.

20) Karga-bagoiak deskargatzeko nasa aukeratzeko (D0, D1, D2, edo D3 ) kontrolagailu
automatikoa dauka trenbide-patio batek. Erabaki hori, bide-aukeratzaile (V1, V4, V5) eta
semaforoen (S2, S3) bitartez egiten du (63. Irudia); hortaz, haien egoeraren arabera,
aurrez jakin daiteke A-tik datorren bagoi bat zein helmugatara (D0, D1, D2, D3 ) helduko
den. B edo C puntuetatik bagoi bat sartu ahal izanez gero, hau da, semaforoa berde
dagoenean, eta A-tik datorren bagoiak bide bera jarraitu behar badu, kontrolagailu
automatikoak errorea izan duela adierazi behar du sistemak, hots, irteerako adierazgarri
guztiak aktibatu egingo dira istripu-arriskua dagoela adierazteko.
Diseina ezazu A puntutik datorren bagoi bat, zein helmugatara helduko den adierazten
duen zirkuitua.

63. Irudia

Zirkuitua diseina ezazu, ate kopuru minimoa erabiliz.

Lor itzazu irteerako NAND funtzio ahalik eta sinplifikatuenak.

Lor itzazu irteerako funtzioak baliabide hauek erabiliz:

1) 74154 dekodegailu bakarra erabiliz

2) Bi 74154 dekodegailu erabiliz.

Elektronika digitala. Ariketak.

- 85 -

Elektronika eta Telekomunikazio Saila.

4. GAIA. Sistema digitalak deskribatzeko moduak.


1. Zirkuitu digital konfiguragarriak

Zirkuitu digital bat osatzen duten osagaiak aldatuz edo/eta osagaien arteko konexioak
aldatuz zirkuitu digital horren funtzioa berregin badaiteke, esan dezakegu zirkuitu
konfiguragarria dugula.
1.1. Zirkuitu digital integratu normalizatuen sailkapena
Zirkuitu digitalak bi multzotan banatu daitezke:
Alde batetik, funtzioa aldaezina duten zirkuituak daude, eta haien ezaugarriak puntu
hauetan laburbil daitezke:

Funtzio jakin eta arruntak garatzen dituzte: batuketa, konparazioa,

Funtzioa aldaezina da.

SSI, MSI eta LSI sailkapenetan aurkitu daitezke.


ASIC (Application-Specific Integrates Circuits) izeneko zirkuituak ere talde horretan
sartzen dira. ASIC zirkuitua funtzio konplexu espezifikoa edo jakin bat betetzeko
garatzen den zirkuitu berezia da.
Bestalde, funtzioa programagarria duten zirkuituak daude, eta haien ezaugarriak puntu
hauetan laburbil daitezke:

Barne-egitura, era berean, finkoa eta konfiguragarria dute, hau da, erabiltzaileak
ezin du aldatu haien egitura fisikoa; ostera, sistema fisikoa osatzen duten
elementuen arteko konexioak alda ditzake.

Merkeak eta fidagarriak dira.

1.2. Zirkuitu konfiguragarrien sailkapena egituraren arabera


Zirkuitu konfiguragarriaren barne-egituraren arabera, bi talde bereiz daitezke:
Antolamendu matriziala dutenak (Programmable Logic Devices edo gailu logiko
programagarriak, PLD deritzogunak), eta ate multzo konfiguragarriak dituztenak (Field
Programmable Gate Array, FPGA, deritzogunak).

Elektronika Digitala. 4. Gaia.

- 86 -

Elektronika eta Telekomunikazio Saila.

1.3. Gailu logiko programagarriak (PLDak)


Aipatu denez, antolamendu matriziala dute; hortaz, errenkada eta zutabetan
ordenatutako eroale-sarea da. Zutabe eta errenkaden arteko lotunetan fusible bat dute
(64. Irudia) ate logikoen sarrerak definitzeko (65. Irudia); izan ere, matrize horiek AND
edo OR ateetara konektatua daude. Esan bezala, ate logikoen sarrerak definitzeko,
erabilgarri ez diren sarrerei dagokien fusiblea erre besterik ez da behar.

64. Irudia

f1 ( A, B, C ) = A + B + C
f 2 ( A, B, C ) = A + B + C
f 3 ( A, B, C ) = A + B + C

65. Irudia

Fusible delakoa hiru motatakoa izan daiteke:

PROM Zelulak: Behin bakarrik programatu daitezkeen CMOS edo teknologia

bipolarraz fabrikatzen diren zirkuituak dira, eta OTP (One Time Programmable)
izenarekin ezagutzen dira.

Elektronika Digitala. 4. Gaia.

- 87 -

Elektronika eta Telekomunikazio Saila.

EPROM edo EEPROM Zelulak: ECMOS edo E2CMOS teknologiaz garatutako ate

higikorra duten transistoreez fabrikatutako zirkuituak dira. Erradiazio ultramorea


edo pultsu elektrikoak erabiliz ezaba daitezke.

SRAM Zelulak: RAM memoria estatikoz osaturiko zirkuituak dira, hots,

lurrunkorrak, eta sistema-zirkuituan bertan birprogramagarriak dira (ln Circuit).


PLD gailuen artean, beste sailkapen bat egin daiteke barne-egituraren arabera, hau da,
barne-matrize horien egituraren arabera. Aukerak hauek dira:
PROM egitura: Programmable Read Only Memory

Barne-egituraren antolakuntza da, AND matrize aldaezina, eta OR matrize


programagarria 66. Irudian ageri den moduan. Hortaz, matrize programagarriaren
errenkada eta zutabeak gurutzatzen diren puntuetan zelda programagarria dago. Zelda
horiek PROM modukoak dira; izan ere, diodoa eta fusiblea seriean jarria dute.

66. Irudia

PROM egituraren abantaila sarrera-konbinazioak dekodetzen da, hots, n sarrera


erabiltzeko 2n deskodegailu behar da. Hori dela eta, ezinezkoa da sarrera kopuru handia
duen zirkuitu batean erabiltzea, deskodegailuaren tamaina lortzea ezinezkoa
bailitzateke.
67. Irudian F funtzioa garatzeko programazioa azter daiteke:

Elektronika Digitala. 4. Gaia.

- 88 -

Elektronika eta Telekomunikazio Saila.

F = C AB + C AB + CA B + C AB

67. Irudia

non fusiblea, edo sarrera erabilgarria, gurutze batekin adierazi den, eta fusible errea
gurutzerik gabe.

PLA egitura: Programmable Logic Array

Barne-egituran bi matrize programagarri aurkitu datiezke, 68. Irudian ikus daitekeen


moduan. Haietariko bat AND ateen sarrerak definitzeko erabiltzen da, eta bestea OR
ateenak definitzeko. AND ateei dagokien matrizea programagarria denez, sarrera
kopurura handitu daiteke AND matrizearen tamaina handitu gabe. Hori dela eta,
programazioa konplexuagoa izango da, bi matrizeak programagarriak baitira. Aitzitik,
eskuragarri dauden baliabideak hobeto aprobetxa daitezke, irteera batentzako
programatutako biderkadura beste irteera batentzako erabilgarria da eta. Alabaina,
konexio-programagarrien kopurua handiagoa denez, programazio-denbora handitu
egiten da.
Egitura hori duten gailuak FPLA (Field Programmable Logic Array) izenarekin ere
ezagutzen dira.

Elektronika Digitala. 4. Gaia.

- 89 -

Elektronika eta Telekomunikazio Saila.

68. Irudia

69. Irudian, F funtzioa garatzeko programazioa azter daiteke

F = AB + AB

69. Irudia

Elektronika Digitala. 4. Gaia.

- 90 -

Elektronika eta Telekomunikazio Saila.

PAL egitura: Programmable Array Logic

Barne-egituran AND matrize programagarria eta OR matrize finkoa aurkitu daitezke,


70. Irudian ikus daitekeen moduan. Matrize programagarriaren lotunetan erabiltzen den
fusiblea teknologia bipolarrez egindakoa da (TTL edo ECL); beraz, One Time
Programmable (OTP).

Matrize bakar bat programagarria denez, erraz programatzen dira. Horrez gain, merkeak
dira, eta hedapenaren abiadura handia dute.

70. Irudia

Bestalde, irteera-funtzioak osatzen dituzten gaietako bat berdina bada, gai hori behin
programatzen denean, beste funtzio logiko bat osatzeko ezin da berrerabili, eta berriro
programatu beharko litzateke. Hortaz, egitura logikoaren eraginkortasuna txikia da.
Ezaugarri hori 71. Irudian garatu den adibidean azter daiteke, F1 eta F2 funtzioak direla
medio:
F1 = AB + AB + CBA
F2 = AB + AB + CBA

Elektronika Digitala. 4. Gaia.

- 91 -

Elektronika eta Telekomunikazio Saila.

71. Irudia

PAL egituraren barnean, GAL egitura aipatu beharra dago; izan ere, PAL egituraren
bilakaera da. Bilakaera hori bi ezaugarritan datza. Alde batetik, irteera programagarria
dute; bestalde, AND matrizearen fusibleak E2CMOS teknologiaz eginda daudenez,
birprogramagarriak dira. 72. Irudian adierazi dira ezaugarri horiek.

72. Irudia

Elektronika Digitala. 4. Gaia.

- 92 -

Elektronika eta Telekomunikazio Saila.

Lotunetako fusibleetan, fusiblearen ikurra erabili ordez ON-OF blokea marrazten da


AND matrizearen birprogramagarritasuna adierazteko. Adibide moduan, 73. Irudiaren
funtzioa azter daiteke.

73. Irudia

FPGA: Field-programamable gate array


Aurreko ateletan azaldutako gailuekin konparatuz, barne-egitura erabat ezberdina da eta
oso konplexua. AND/OR matrizeak erabili beharrean, bloke logiko konfiguragarriak
ditu. Zirkuitu handiak programatzeko erabiltzen dira.

2. Sistema digitala deskribatzeko moduak

Sistema digital baten deskripzioa modu askotara egin daiteke. Izatez, diseinuaren
prozeduran modu bat baino gehiago erabiltzea ohikoa da. Atal honetan, sistema digital
baten deskripzioa egiteko erabilgarri diren aukera guztiak aztertuko dira.
2.1. Bloke-Diagrama:
Sistema digitala diseinatzen hasteko lehendabiziko pausua da. Bloke bakoitzak dituen
sarrera eta irteera guztiak argi eta garbi adierazi behar dira, baita blokeak bete behar
duen funtzioa ere. Ondoren, bloke bakoitza azpibloketan zatitu daiteke.
Adibidez, gozokiak saltzeko makinan jartzeko zirkuitu digitala diseinatu nahi da.
Zirkuitu horrek irakurriko du, alde batetik, erosleak sartutako diru kantitatea bitar
naturalean kodetuta, eta bestetik, lau etengailuren bidez, erosleak erosi nahi duen
produktua. Salgai dauden produktuak lau dira: G, Ch, Re, Pi, hau da, Gozokiak,

Elektronika Digitala. 4. Gaia.

- 93 -

Elektronika eta Telekomunikazio Saila.

Txikleak, Erregaliza, eta Pipitak. Haien prezioa 2, 3, 5 eta 12 zentimo da hurrenez


hurren, eta haiek erosteko sar daitezkeen txanponak 1, 2, eta 5 zentimokoak dira.
Eroslea pertsona argia dela jotzen da; beraz, 2 zentimo balio duen produktua erosi nahi
badu, gehienez 5 zentimoko txanpona sartuko du, 5 zentimoko bi txanpon sartzeak ez
bailuke zentzurik. Gerta liteke, ordea, sartutako dirua nahikoa ez izatea aukeratutako
produktua erosteko. Sartutako diru kopuruaren informazioa erosleak eduki dezan,
produktua erosteko falta den dirua edo soberan dagoen dirua 7 segmentuko displayetan
ikusteko zirkuitua garatu beharko da. Horrez gain, zirkuituak bi led diodo izango ditu
erosleak diru gehiago sartu behar duen edo produktua entrega daitekeen adierazteko.
Diseinu horri dagokion bloke-diagrama 74. Irudian erakusten da.

74. Irudia

Elektronika Digitala. 4. Gaia.

- 94 -

Elektronika eta Telekomunikazio Saila.

2.2. Diagrama eskematikoa:


Ate logikoak zuzenan elkarri kableatuz lortzen den zirkuitua da. Han, osagarrien
xehetasunak agertu behar dira, hots, sarrerak, irteerak, interkonexioak, erreferentziak,
hankatxo kopurura eta seinaleen izenak (75. Irudia)

75. Irudia

Diagrama eskematikoaren deskripzioa bloke-diagramaren blokeen deskripzioa egiteko


erabil daiteke. Deskripzioa egiteko programa informatikoa erabiltzen denean, egitura
eskematiko laua (76. Irudia) edo jerarkikoa (77. Irudia) jarraituz gara daiteke diseinua.

76. Irudia

77. Irudia

Elektronika Digitala. 4. Gaia.

- 95 -

Elektronika eta Telekomunikazio Saila.

2.3. Hardware Description Language (HDL) Programak (ABEL, Verilog, VHDL)


ABEL, Verilog, CUPL eta VHDL sistema digitalak deskribatzeko lengoaiak dira.
Hurrengo lerroetan batutzaile osoaren deskripzioa egin da adibide moduan:
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY fullsdd IS
PORT (Cin, x, y : IN STD_LOGIC;
s, Cout

: OUT STD_LOGIC);

END fulladd;
ARCHITECTURE LogicFunc OF fulladd IS
BEGIN
s <= x XOR y XOR Cin;
Cout <= (x AND y) OR (x AND Cin) OR (y AND Cin);
END LogicFunc;
3. VHDL lengoaia

VHDL (Very High Speed Integrates Circuit Hardware Description Language) lengoaia
sistema digitalak deskribatzeko lengoaia estandarra da. Atal honetan, deskripzioa
garatzeko gidalerro batzuk aurkezten dira.
3.1 Deskribapena egiteko osagaiak
Zirkuitu edo azpizirkuitu bat VHDL lengoaia erabiliz desbribatzen denean, esaten da
entitatearen diseinua (design entity) egin dela. Bi ataletan banatzen da diseinu hori: alde
batetik, entitatearen deklarazioa, entity. Atal horretan, sarrera- eta irteera-seinaleak
deklaratzen dira; izan ere, kanpoaldearekiko interfazea izango da. Bestalde, arkitektura
dago, architecture, non zirkuituaren xehetasun guztiak adierazten diren, hau da,
entitatearen funtzionamenduaren zehaztapenak.
Halaber, diseinurako elementuak (datu motak, eragileak, osagaiak, funtzioak,...)
iturburu-liburutegietan,

libraries,

aurkitu

daitezke.

Iturburu-liburutegi

horien

elementuak, paketa bidez (Packages) antolatzen dira, eta erabiligarri izango dira
deklaratu ostean.
Besterik adierazi ezean, std (estandarra) eta work (lana garatzekoa) iturburuliburutegiak, ez dira deklaratu behar.

Elektronika Digitala. 4. Gaia.

- 96 -

Elektronika eta Telekomunikazio Saila.

3.2 Diseinu unitateak eta sintaxia


Paketeen deklarazioa

Packagea sartzeko modua:

LIBRARY library_name;
USE library_name.package_name.all
Library_name, sisteman eskuragarri dagoen liburutegia, edo erabiltzaileak sortutako bat
izan daiteke. Paketea deklaratzeko sintaxia hau da:
PACKAGE package_name IS
[TYPE declarations]
[SIGNAL declarations]
[COMPONENT declarations]
END package_name;
Entity-aren deklarazioa.

Entitatearen deklarazioan definitu behar diren ezaugarriak dira zirkuituaren sarrerak,


irteerak, haien tamaina (0tik n-ra bitarteko bitak), modua (sarrera edo irteera den), eta
mota (integer, bit).
entity zirkuitu_a is

Programaren goiburua

port(

Sarrera- eta irteera-portuak hitz horren


ondoren adierazten dira.
Sarrerak eta/edo irteerak deklaratzen dira
sintaxi egokia erabiliz.

-- sarrerako portuak
-- irteerako portuak
-- I/O portuak
-- buffers portuak

Gidoi

batekin

hasten

diren

lerroak,

konpiladoreak ez ditu aintzat hartzen.


Konpiladoreak ez du bereizten letra maiuskula
eta minuskularen artean.

);

Sarrera- eta/edo irteera-portuen deklarazioa

end circuito_a;

bukatu da; orduan, entitatea ere bai.

Entitatearen deklarazioan agertzen den seinale bakoitza portu bati dagokio; era berean,
portu bakoitza ikur eskematikoaren hankatxo bati (edo bat baino gehiagori) dagokio.
Portu bakoitza informazio-objektua da; hortaz, edozein adierazpenetan erabil daiteke,
eta baita portu bakoitzari balio berriak esleitu.
Portu bakoitzak izen bat behar du. Izena egokia izan dadin, portuaren izenaren ostean,
eta bi puntuak jarri ondoren, modua adierazi behar da. Informazioak portuan zehar zer
Elektronika Digitala. 4. Gaia.

- 97 -

Elektronika eta Telekomunikazio Saila.

noranzko duen definitzeko erabiltzen da modua: in (irakurri), out (idatzi), buffer eta
inou (irakurri eta idatzi). Ezer adierazten ez bada, modua in moduan hartuko da.

Moduaz gainera, seinale batek har ditzakeen balioak adierazi behar dira datu mota-ren
bitartez. Hauek izan daitezke:
a) Eskalarea: atxikitako balioa besterik ezin du izan.
b) Matriziala (array): anitz elementu ditu, eta guztiak datu mota berdina dira.
c) Erregistroa (records): anitz elementu ditu, baina horiek datu mota ezberdinetakoak
izan daitezke.
Portuetan defini daitezkeen moduak:

In Modua: portuari dagokion informazioa entitatean sartzen bada, orduan

portua in modukoa izango da.

Out Modua: portuari dagokion informazioa entitatearen kanporanzko noranzkoa

hartzen badu, orduan portua out modukoa izango da. Out moduan deklaratzen
denean portu bat, konpiladoreak irakurgaitz moduan ulertuko du; hortaz, ez du
berrelikadurarik onartuko. Ezaugarri horrek, nahiz eta desabantaila izan, gailu
programagarriaren baliabide gutxiago kontsumitzea dakar.

Buffer Modua: barne-berrelikadurak garatzeko erabiltzen da. Portu mota hau

outaren antzekoa da; izan ere, noranzko bakarrekoa da, eta berrelikadura onartzen

du. Halaber, zuzeneko konexio bat egin nahi izanez gero, ezinestekoa da barneseinale batera edo beste entitate baten buffer moduko portu batera konektatzea.
Horren aplikazio arrunta kontadore baten irteera da; izan ere, hurrengo unean
irteerak zer balio behar duen kalkulatzeko, kontagailuak jakin behar du oraingo
unean zer balio duen irteerak.

Inout Modua: bi noranzkoko seinaleak dira; hortaz, portutik informazioa atera

edo sar daiteke. Barne-elikadura onartzen du, eta gainerako moduen ordez erabil
daiteke.
Datu mota eskalarra:

Boolean datu mota: bi balio ezberdin har ditzake: egia (true) edo faltsua (false)

Bit datu mota: bi balio har ditzake: 0 edo 1.

Integer datu mota: zenbaki bitarra adierazten du. Zenbaki lehenetsia 32 bitekoa

da (negatiboak barne), baina tartea murriztu daiteke Range erabiliz, adibidez,


SIGNAL X: INTEGER RANGE 127 TO 127

Elektronika Digitala. 4. Gaia.

- 98 -

Elektronika eta Telekomunikazio Saila.

Eragiketa matematikoak garatzeko erabiltzen bada, std_logic_vector ere erabil daiteke


horrelakoetan.

Constant data object datu mota: balioa aldaezina da, eta adierazteko modua hau

da.
CONSTANT constant_name : type_name :=constant_value

bit_vector datu mota: Bitez osaturiko bektorea da. Nahitaezkoa da bektorea

osatzen duten biten maila zehaztea, hots, downto edo to, pisu handieneko bita
zenbakirik handiena dela adierazteko, edo pisu txikieneko bita zenbakirik
handiena dela adierazteko, hurrenez hurren.
zenbakia: bit_vector (0 to

MSB zenbakia (0) da, eta LSB zenbakia(7)

7);

da

zenbakia: bit_vector (7

MSB zenbakia (7) da, eta LSB zenbakia(0)

downto 0);

da

std_logic datu mota: bit datu mota baino moldagarriagoa da balio gehiago har

ditzakeelako: 0, 1, Z (inpedantzia altua), - (ez du axola), L, H, U, X eta W.


Zirkuitu digitalak garatzeko, lehendabiziko laurak erabiltzen dira gehienbat.

std_logic_vector datu mota. std_logic-ez osatutako arraya da. Zirkuitu

aritmetikoetan zenbaki bitarrekin erabil daiteke.


Azaldutako azken bi datu mota horiek erabili ahal izateko, IEEE liburutegia sartu behar
da, eta baita hurrengo package-ak ere:
LIBRARY ieee;
USE ieee.std_logic_1164.all
USE ieee.std_logic_signed.all

Datu mota enumeratu: erabiltzaileak definitutako datu mota da. Karaktereak


erabiliz, edo komenentziako izenak erabiliz defini daiteke.
TYPE mota_izena IS mota_definizioa;
ARCHITECTURE rtl OF fsm IS
TYPE egoera IS (reset,libre,okupatuta);
SIGNAL aurrekoa, ondorengoa: egoera;
BEGIN
--arkitekturari dagozkion sententziak

....
END rtl;
Elektronika Digitala. 4. Gaia.

- 99 -

Elektronika eta Telekomunikazio Saila.

Datu mota hori erabiltzeko, lehenago pakete batean deklaratu behar da, eta pakete horri
dagokion liburutegia erabili.
Matrize datu mota (array)
Array-a datu mota berdineko elementuz osatuta dago, eta definitzeko modua hau da:
TYPE bit_vector IS ARRAY (tartea) OF bit;
TYPE std_logic_vector IS ARRAY (tartea) OF std_logic;

Erabiltzaileak edozein motatako arrayak defini ditzake. Adibidez:


TYPE bit IS ARRAY (7 DOWNTO 0) OF std_logic;
SIGNAL X: Byte;

Non X seinalea byte motakoa deklaratu den.

Arkitekturaren deklarazioa (architecture)

Entitate baten funtzionalitatea definitzen du, eta bi atal ditu: deklarazioari dagokiona
(declarative region), eta arkitekturaren gorputzari (architecture body) dagokiona.
Deklaratu beharreko seinaleak, erabiltzaileak definitutako motak, konstanteak,
atributuak, eta osagaiak deklarazioan sar daitezke; izan ere, erabiliko diren terminoak
aurreratzen dira hor.
Funtzionalitatea arkitekturaren gorputzaren barnean eta BEGIN hitzaren ondoren
zehazten da.
ARCHITECTURA architecture_name OF entity_name IS
[SIGNAL declarations]
[CONSTANT declarations]
[TYPE declarations]
[COMPONENT declarations]
[ATTRIBUTE declarations]
BEGIN
{COMPONENT instantiation statement;}
{CONCURRENT ASSIGNMENT statement;}
{PROCESS statement;}
{GENERATE statement;}
END [architecture_name];

Elektronika Digitala. 4. Gaia.

- 100 -

Elektronika eta Telekomunikazio Saila.

Adibidea: AND_OR Zirkuitua (78. Irudia)

78. Irudia

ENTITY adibide1 IS
PORT (x1, x2, x3 : IN BIT;
f

: OUT BIT);

END adibide1;
ARCHITECTURE LogicFunc OF adibide1 IS
BEGIN
f <= (x1 AND x2) OR (NOT x2 AND x3);
END LogicFunc;
Adibidea: Full adder
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY fullsdd IS
PORT (Cin, x, y : IN STD_LOGIC;
s, Cout : OUT STD_LOGIC);
END fulladd;
ARCHITECTURE LogicFunc OF fulladd IS
BEGIN
s <= x XOR y XOR Cin;
Cout <= (x AND y) OR (x AND Cin) OR (y AND Cin);
END LogicFunc;

Elektronika Digitala. 4. Gaia.

- 101 -

Elektronika eta Telekomunikazio Saila.

3.3 Eragileak
VHDL lengoaiak baditu funtzio bereziak garatzen dituzten ikurrak. Erabilienak dira:
+ ikurra, batuketa eragiketa egiteko erabiltzen da.
--" , deskripzioa ulergarri izan dadin erabiltzaileak oharrak sar ditzake ikur horren
ondoren.
" ; ", kodearen sententzia bakoitza bukatutzat emateko erabiltzen da.
Halaber, beste ikur bereziak laburbildu dira 23. Taulan:
ERAGILE

Eragile

NOT, AND, OR,


NAND, NOR, XOR

LOGIKOAK
HARREMAN-

ERAGILEAK
ERAGILE

/
+

<
-

<=
*

>
/

>=
**

MOD, REM, ABS

ARITMETIKOAK
KATEATZEERAGILEA

boolean

Emaitza mota: boolean


Eragile

mota:

edozein

mota

Emaitza mota: boolean


Eragile mota: integer, erreal, signal
Emaitza mota: integer, erreal,signal
Eragile

&

mota:

mota:

array

Emaitza mota: array


23. Taula

Adibidea: f = x1 x 6 + x2 x7

)( x

+ x4 x5 )

LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY adibide2 IS
PORT (x1, x2, x3, x4, x5, x6, x7 : IN STD_LOGIC;
f

: OUT STD_LOGIC);

END adibide2;
ARCHITECTURE LogicFunc OF adibide2 IS
BEGIN
f <= (x1 AND x3 AND NOT x6) OR
(x1 AND x4 AND x5 AND NOT x6) OR
(x2 AND x3 AND x7) OR
(x2 AND x4 AND x5 AND x7);
END LogicFunc;

Elektronika Digitala. 4. Gaia.

- 102 -

Elektronika eta Telekomunikazio Saila.

3.4 Lengoaiaren gramatika


Deskripzio-lengoaietan programaren gauzatzea goitik behera egiten da, hau da,
sententziak idatzi diren ordenan exekutatuko dira. Hortaz, sententzien ordena oso
garrantzitsua da. Halaber, VHDL lengoaiak prozesu baten gorputzean zehar eta
sekuentzialki esleitzen dituenez seinaleen balioak, han ere ordena kontuan hartu
beharreko parametroa da. Izan ere, ordena hori konpilazioan isladatuko da.
Seinale bati esleipen bat egiteko modua: Prozesuaren seinale bati esleipena egiteko
erabili behar den eragilea <= da. Seinale hori eragilearen ezkerraldean jartzen da, eta
seinale horrek hartu behar duen balioa, berriz, eragilearen eskualdean.
signal <= signal1 + signal2;
Gogoratu behar da seinale baten balioa ez dela aldatuko seinale bera dagoen prozesua
bukatu arte. Taula honetan adibide sinplea erakusten da.
process
begin

a seinaleak b seinalearen

a <= b;

balioa izango du

b <= a;

b seinaleak a seinalearen

wait on a,b;

balioa izango du

end process;
Aldaketak HEMEN egiten dira.

Aldagai bati esleipen bat egiteko modua: Seinaleekin gertatzen den ez bezala, aldagai
bati balio bat esleitzen zaionean, momentuan hartzen du balio berria. Hortaz, balio berri
hori hurrengo sententzietan aplikagarria izango da beste balio berri bat agertu arte.
Beraz, seinaleen ordez aldagaiak berridazten badizkiogu aurreko adibideari,
programaren emaitza ezberdina izango da:
a := b;
b := a;

Elektronika Digitala. 4. Gaia.

a-k b-ren balioa hartuko du


b-k a-ren balio berria
hartuko du

- 103 -

Elektronika eta Telekomunikazio Saila.

IF Sententzia
Sententzia honen eragina hau da; baldintza bat betetzen denean, ekintza bat garatzen da,
eta betetzen ez bada, beste ekintza bat garatzen da. Horri dagokion idazkera lerro
hauetan azaltzen da:
if (baldintza) then
ekintza garatu;
else
beste ekintza bat, ezberdina, garatu;
end if;

Halaber, baldintza ezberdinak kontuan hartu behar badira:


if (baldintza) then
ekintza garatu;
elsif (beste baldintza) then
beste ekintza bat, ezberdina, garatu;
else
beste ekintza bat, ezberdina, garatu;
end if;

CASE Sententzia
Kasu honetan, baldintza ezberdinen aurrean ekintza ezberdinak garatzen dira, eta
idazkera hau da:
case (ebaluatzeko seinalea) is
when (balio 1) => ekintza garatu;
when (balio 2) => beste ekintza bat garatu;
...
when (azkenengo balioa) => beste ekintza bat garatu;
end case;

Elektronika Digitala. 4. Gaia.

- 104 -

Elektronika eta Telekomunikazio Saila.

Adibidez:
case kontrol is

Kontrol-seinalea ebaluatzen da

when "00" => d <= a;

kontrol = "00" bada, orduan d<=a

when "01" => d <= b;

kontrol = "01" bada, orduan d<=b

when "10" => d <= c;

kontrol = "10" bada, orduan d<=c

when others => d <=

kontrolaren balioa aurretik

"1111";

azaldutakoa bezalakoa ez bada,


orduan "1111" balioa izango du

end case;

arkitekturaren amaiera

LOOP Sententzia
Loop (zikloa) sententzia erabiltzen da, sententzia talde bat n aldiz errepikatzea

beharrezkoa denean. Loop sententziak for edo while zikloak du barne.

process (a)
begin
ziklo1: for i in 7 downto 0
loop

zikoaren burua

sarrera(i) <= ( others => 8 aldiz errepikatu beharreko


'0' )

ekintza

end loop;

zikloaren bukaera

end process;
process (a)
aldagaia i: integer := 0;
begin
ziklo2: while i < 7 loop
sarrera(i) <= (others =>
'0');

i 7 baino txikiagoa den


bitartean => zikloa

i := i + 1;
end loop;
end process;

Elektronika Digitala. 4. Gaia.

zikloaren amaiera

- 105 -

Elektronika eta Telekomunikazio Saila.

EXIT Sententzia
Exit sententziak ahalbideratzen du loop zikloa buka dadin. Horretarako, ezinbestekoa da
programatzaileak jarritako baldintzaren bat betetzea.
process (a)
begin
ziklo1: for i in 7 downto 0 loop
if a'length < i then exit ziklo1;
sarrera(i) <= ( others => '0' );
end loop;
end process;
NEXT Sententzia

Sententzia hau erabili ahal izateko, nahitaezkoa da loop ziklo baten barruan kokatzea eta
programatutako instrukzio bat, edo gehiago, ez gauzatzea eragiten du.
process (a)
begin
ziklo1: for i in 7 downto 0
loop
if i=4 then next;
else
sarrera(i) <= ( others =>
'0' );
end if;
end loop;

zikoaren burua

i-ren balioa 4 bada, ez du


zikloa egingo.
4 ez bada,...
... sarrera hasieratzen da
zikloaren amaiera

end process;

NULL Sententzia
Egoera berezi baten aurrean ekintzarik gerta ez dadin erabiltzen da; hortaz, seinaleek eta
aldagaiek ez dute balioa aldatuko, eta programak jarraituko du. Loop ziklo baten
barruan next sententziak duen portaeraren antzekoa da.

Elektronika Digitala. 4. Gaia.

- 106 -

Elektronika eta Telekomunikazio Saila.

4. Diseinatzeko moduak

4.1. Egiturazko estiloa


Diseinatu nahi den sistema azpizirkuitutan banatzen denean, eta haien arteko konexioak
adierazten direnean, egiturazko estiloa dugu. Azpizirkuitu bakoitza osagai (component)
eta osagaiaren deklarazioarekin deklaratzen da. Hala, azpizirkuituaren izena eta
sarrera-eta irteera-portuak ezagunak izango ditugu.
COMPONENT osagaiaren izena
PORT (port_list);
END osagaiaren izena;

Osagaiak deklaratzeko lekua da, arkitekturaren barnean, eta BEGIN sententziaren


aurretik. Deklarazio hori entitate baten deklarazioaren antzekoa da, hots, portaera azaldu
ordez, kanporanzko terminalak soilik adierazten dira. Portaera hori deklarazioa egiten
den arkitekturatik kanpo definitu behar da. Horretarako, osagaiaren izen berdina duen
entitatea definitu behar da, eta baita osagai horri dagokion arkitektura bat ere.
Azpizirkuitua deskripzioan sartzeko esaldi hau erabiltzen da:
etiqueta : osagai_izena PORT MAP (ports_zerrenda);

Horiek horrela, programaren kodea irakurtzearekin ezin da ondorioztatu zirkuituaren


operatibitatea; izan ere, kode horretan osagaiak eta haien arteko loturak besterik ez da
agertzen. Hortaz, ulergarria izan dadin, bloke bakoitzaren operatibitatea ezagutu behar
da.
Adibidea: bit bakarreko batutzailea

79. Irudia
Elektronika Digitala. 4. Gaia.

- 107 -

Elektronika eta Telekomunikazio Saila.

ENTITY batutzaile IS
PORT( a, b, cin : IN BIT;
batuketa, carry : OUT BIT);
END batutzaile;
ARCHITECTURE batuketa OF batutzaile IS
SIGNAL i1, i2, i3 : BIT;
-- Erdibatutzaile osagaiaren deklarazioa
COMPONENT erdibatutzailea
PORT (a, b : IN BIT; batuketa, carry : OUT BIT);
END COMPONENT;
-- OR atea osagai moduan
COMPONENT or_atea
PORT (a, b : IN BIT; z : OUT BIT);
END COMPONENT;
BEGIN
u1 : erdibatutzailea PORT MAP (a, b, i1, i2);
u2 : erdibatutzailea PORT MAP (i1, cin, batuketa, i3);
u3 or_atea PORT MAP (i2, i3, carry);
END batuketa;
-- Erdibatutzaile osagaiaren definizioa
ENTITY erdibatutzailea IS
PORT (a, b : IN BIT;
batuketa, carry : OUT BIT);
END erdibatutzailea;
ARCHITECTURE erdi OF erdibatutzailea IS
BEGIN
batuketa <= a XOR b;
carry <= a AND b;
END erdi;
--or_atea osagaiaren definizioa
ENTITY or_atea IS
PORT (a, b : IN BIT;
z : OUT BIT);
END or_atea;
Elektronika Digitala. 4. Gaia.

- 108 -

Elektronika eta Telekomunikazio Saila.

ARCHITECTURE or_atea OF or_atea IS


BEGIN
z <= a OR b;
END or_atea;
4.2. Datu-fluxuzko estiloa
Gailuaren funtzionalitatea adierazteko konkurrente moduan exekutatu behar direnean
ekuazioak, datu-fluxu estilo deritzogu. Ekuazio horiek eragile aritmetiko eta logikoak
erabiliz osatzen dira, eta lortutako adierazpena seinale bati esleitzen zaio.
Gomendatzen da diseinuak sinpleak direnean soilik erabiltzea. Adibide moduan, 80.
Irudian agertzen den zirkuituaren deskripzioa egiten da:

80. Irudia

entity multi is port(


a,b

: in

kontrola : in

bit;
bit;

enable

: in

bit;

: out bit

);
end multi;
architecture archmul of multi is
signal aux1,aux2,aux3: bit;
begin
aux1 <= b and (not(kontrola));
aux2 <= a and kontrola;
aux3 <= aux1 or aux2;
c

<= enable and aux3;

end archmul;

Elektronika Digitala. 4. Gaia.

- 109 -

Elektronika eta Telekomunikazio Saila.

4.3. Estilo sekuentziala


Sententzia sekuentzialak eta ez-konkurrenteak erabiltzen direnean, estilo sekuentziala
dugu. Sententzia sekuentzialak sententzia konkurrenteetatik bereizita jarri behar dira
Prozesuak (Process) erabiliz, eta Arkitekturaren gorputzean agertu behar dute.
Nahitaezkoa da IF, CASE eta LOOP sententziak Prozesu baten barruan jartzea.
Prozesu baten itxura hau izango da:
Aukerako_etiketa : PROCESS (aldagai-zerrenda edo ebentoa) deklarazioak
BEGIN
Sententzia sekuentzialak
END PROCESS Aukerako_etiketa;
Adibidez:
OR_atea: PROCESS (a, b)
BEGIN
IF a='1 or b=1 THEN
z <= 1;
ELSE
z<= 0;
END IF;
END PROCESS;

Prozesua exekutatzeko beharrezkoak diren seinaleak aldagai-zerrendan adierazten dira,


hau da, zeintzuk aldagai aldatu behar diren prozesua exekutatu dadin.
Prozesuan erabiltzen diren aldagaiak, prozesuaren barnean bakarrik existitzen dira eta
haiei dagokien balioa mementoan esleitzen zaie. Seinaleek, berriz, prozesua bukatzen
denean aldatzen dute balioa.
Prozesu batean aldagai-zerrendarik agertzen ez bada, bukaerarik gabeko begizta bat
lortzen da; hortaz, prozesua etengabe errepikatuko litzateke. Orduan, prozesua
geldiarazteko modua Wait sententzia da.
PROCESS
BEGIN
IF (alarma_ordua = oraingo_ordua) THEN
alarma_soinua <= '1';
ELSE
Elektronika Digitala. 4. Gaia.

- 110 -

Elektronika eta Telekomunikazio Saila.

alarma_soinua <= '0';


END IF;
WAIT ON alarma_ordua, oraingo_ordua;
END PROCESS;
PROCESS (alarma_ordua, oraingo_ordua)
BEGIN
IF (alarma_ordua = oraingo_ordua) THEN
alarma_soinua <= '1';
ELSE
alarma_soinua <= '0';
END IF;
END PROCESS;
5. Sintesirako prozedura

Atal honetan sistema digitala lortzeko eman behar diren pauso guztiak laburbiltzen dira;
besteak beste, diseinu edo deskripzio logikoa, konpilazioa, simulazioa eta
programazioa. Pauso horiek jarraitu behar duten tenporizazioa 81. Irudian eskematikoki
aurkezten da.

81. Irudia

Horiek guztiak, ordenagailu-programa bidez egin behar dira. Atal honetan, MAX Plus II
softwareak eskaintzen dituen baliabideak azalduko dira.

Elektronika Digitala. 4. Gaia.

- 111 -

Elektronika eta Telekomunikazio Saila.

5.1.Diseinu edo deskripzio logikoa


Zirkuitu programagarri baten diseinua hiru modutara gara daiteke:
Atzipen eskematikoa. Diseinua eskema logiko baten bidez aurkezten da. Eskema

hori garatzeko, oinarrizko elementuak (ateak eta flip-flop-ak) eta funtzio estandarrak
egiten dituzten blokeak (komertzialak edo erabiltzaileak diseinatutakoak) erabil daitezke
(82. Irudia).

82. Irudia

Uhinen Atzipena. Diseinuaren deskribapena uhinak erabiliz eta denbora-

diagrama osatuz garatzen da. Diagrama horretan erlazionatu behar dira sarrerak
irteerekin.
Hardwarea deskribatzeko lengoaia (HDL). Zirkuituaren diseinua egiteko

lengoaia berezi baten bidez zirkuituaren funtzionalitatea deskribatzen da. Deskripzio


horretan, irteerak sarrerekin erlazionatu behar dira. Gaur egun, gehien erabiltzen diren
lengoaiak Verilog HDL eta VHDL dira. Azken hori, agian, garrantzitsuenetarikoa da
IEEE estandarra delako.
Adibide moduan, 4 biteko bi zenbakiren arteko batuketa garatzen duen
zirkuituaren VHDL programazioa ematen da:
LIBRARY ieee;
USE ieee.std_logic1164.all;
USE work.fulladd_package.all;

Elektronika Digitala. 4. Gaia.

- 112 -

Elektronika eta Telekomunikazio Saila.

ENTITY adder4 IS
PORT (Cin
x3,x2,x1,x0:
y3,y2,y1,y0:
s3,s2,s1,s0:
Cout
END adder4

: IN STD_LOGIC;
: IN STD_LOGIC;
: IN STD_LOGIC;
: OUT STD_LOGIC;
: OUT STD_LOGIC);

ARCHITECTURE Structure OF adder4 IS


SIGNAL c1,c2,c3: STD_LOGIC;
BEGIN
Stage0: fulladd PORT MAP (Cin,x0,y0,s0,c1);
Stage1: fulladd PORT MAP (c1,x1,y1,s1,c2);
Stage2: fulladd PORT MAP (c2,x2,y2,s2,c3);
Stage3: fulladd PORT MAP (
Cin =>c3, Cout => Cout, x => x3, y => y3, s=> s3);
END Structure;
Badira funtzio zehatzak garatzen dituzten zirkuituen VHDL deskripzio aurrez
eginikoak eta horretaz diharduen edozein ordenagailu-programatan eskuragarri daude
LPM librerietan (Library Parametrerized Modulates).
5.2.Konpilazioa
Deskripzioa zuzena den arakatzen duen prozesua da; hots, idazkera akatsik ez duela, eta
horrela bada, gailuaren programazioa egiteko beharrezkoak diren artxiboak sortzen
dituen prozesua da. Ekintza horri konpilazio deritzogu eta konpiladorea da horren
arduraduna. Bere zereginak betetzeko konpiladoreak ematen dituen pausuak dira (83.
Irudia): 1) konexio elektrikoak aztertu, 2) optimizatu, 3) programaziorako aukeratu den
gailuan zirkuitua sartzeko modurik egokiena aukeratu, 4) barneko konexio eta pinen
esleipenaren planoak eman (84. Irudia) , eta 5) gailua programatzeko beharrezkoa den

JEDEC (Joint Electron Device Engineereing Council) fitxategia sortu.

83. Irudia

Elektronika Digitala. 4. Gaia.

- 113 -

Elektronika eta Telekomunikazio Saila.

84. Irudia

5.3.Simulazioa
Garatutako zirkuitu-diseinuak funtzionamendu egokia duela aztertzea ezinbestekoa da
gailuaren programazioa egin aurretik. Horretarako, simulaziorako softwarea erabili
behar da, baita konpiladoreak emandako informazioa ere. Informazio horretan,
erabiltzaileak definitutako sarrera-bektoreak eta aukeratutako gailuen bibliotekak
laburbilduta daude. Hortaz, erabiltzaileak eskuragarri dituen sarrera- eta irteerabektoreak aukeratzen ditu, eta nahi duen sarrera-seinalea definitu ondoren, erantzuna
aztertu behar du irteera-bektoreetan (85. Irudia).

85. Irudia

Elektronika Digitala. 4. Gaia.

- 114 -

Elektronika eta Telekomunikazio Saila.

5.4.Programazioa
Atal hau prozesuaren azkenengo pausoa da, hots, gailuaren programazioa. Horretarako,
beharrezkoa

da

programadore

izeneko

hardware-sistema

eskuragarri

izatea.

Programadorea ordenagailuari konektatu behar zaio, eta gailuaren programazioa lortzen


da JEDEC artxiboaz baliatuz.
Programadore mota asko daude, fabrikatzaile bakoitzak bere gailuak programatzeko
hardwarea baitu, baina badaude unibertsal deituriko programadoreak, zeinek edozein
fabrikatzaileren gailuak programatu ditzaketen.
86. Irudian, MAX7000 eta FLEX 10K gailuak programatzen dituen programadorea
aurkezten da.

86. Irudia

Elektronika Digitala. 4. Gaia.

- 115 -

Elektronika eta Telekomunikazioak Saila.

5. GAIA. Moduluz garatutako zirkuitu konbinazionalak.


1. Sarrera

Lau biteko bi zenbakiren arteko batuketa, lau biteko bi zenbakiren arteko konparaketa
eta gisako funtzioak garatzen dituzten MSI zirkuituak aztertuko dira gai honetan.
Zirkuitu horien konfigurazioa ulertzeko, aurreko gaietan landutako diseinu-metodoak
erabiliko dira. MSI zirkuituen funtzionalitatea menperatuta dagoenean, MSI horiek
elkarrekin konbina daitezke zeregin espezifikoa betetzen duen sistema garatzeko, 87.
Irudian egin den moduan. Han, botika-industria batean pastillak automatikoki
ontziratzeko prozesua lortzeko funtzio logiko zehatzak garatzen dituzten zirkuituak
konbinatu dira.

87. Irudia

Elektronika Digitala. 5. gaia.

- 116 -

Elektronika eta Telekomunikazioak Saila.

(1) Zenbakizko teklatua: bote bakoitzeko pilula kopurura adierazteko.


(2) Kode-bihurgailua. Irteerari A deritzogu, eta kode bitarrean agertuko da.
(3) Maila altuak (H), balbula itxi eta uhal garraiatzailea mugiarazten du. Mila baxuak
(L) balbula zabalik mantentzen du.
(4) Pilula bakoitzeko, sentsoreak pultsua ematen du.
(5) Sentsoreak, ontzi berria detektatzen duenean, pultsua sorrarazten du kontagailua
reseteatzeko.
(6) Maila altuak (H) sarrera-datuak gordearazten ditu.
(7) Botilaratu den pilula kopuruari dagokion zenbakia serie moduan transmititzen da
urruneko gela-kontrol batera.
Tokiko Displayak erakusten du ontzi bakoitzeko pilula kopuruari dagokion zenbakia.

2. Batutzaileak

Bi sarrera-zenbakiren arteko batuketa egiten duen zirkuitua da. Zenbakizko datuak


prozesatzen dituzten sistema digitalek erabiltzen dituzte zirkuitu batutzaileak. Diseinua
eta funtzionamendu-logika ulertzeko, erdi-batutzailearen diseinuarekin hasi behar da.
2.1. Diseinua
Erdi-batutzailea (half-adder)

Bit bakarreko bi zenbakiren arteko batuketa egiten duen zirkuitua da.


Diagrama

EB

Non, a eta b batugaiak, S batuketaren


emaitza eta C sortutako bururakoa (carry)
diren.

Zirkuitua

Egia-taula

Elektronika Digitala. 5. gaia.

- 117 -

Elektronika eta Telekomunikazioak Saila.

Batutzaile osoa (full-adder)

Zirkuitu erdi-batutzailea ez da oso erabilgarria, batu beharreko zenbakiak bit bat baino
gehiago izaten baitituzte. Hala ere, batuketa garatzeko, bitez bit egin behar denez, erdibatutzailea abiapuntu egokia izan daiteke. 88. Irudian egin den batuketan oinarrituz,
ohartzen gara batuketako bit bikote bakoitzeko, aurreko bit bikotearen batuketak
sortutako bururakoa kontuan izan behar dela.

88. Irudia

Hortaz, bi bitez gain, bururakoa batzen duen zirkuitua diseinatu behar da. Zirkuitu horri
Batutzaile Osoa (Full Adder) deritzogu.
Diagrama

Non

ai

Egia-taula

eta

bi

batu

beharreko

zenbakiaren bit bikotea diren, ci


aurreko bikote-batuketaren bururakoa
den, S batuketaren emaitza eta Ci+1,

ci

ai

bi

Si

Ci+1

sortutako bururakoa (carry)


Zirkuitua

si = a i bi c i

ci+1 = a i bi + ci ( a i + bi )
edo
ci+1 = a i bi + ci ( a i bi )

Elektronika Digitala. 5. gaia.

- 118 -

Elektronika eta Telekomunikazioak Saila.

2.2. Bururakoaren hedapenean oinarritutako batutzailea (Ripple-carry adder)


N biteko bi zenbakiren arteko batuketa lortzeko, nahikoa da batutzaile osoak seriean
konektatzea 89. Irudian egin den moduan. Batutzaile oso bakoitzaren bururako-irteera,
beste baten gain-gaineko batutzaile osoaren bururako-sarrerari konektatzen zaio. Hala,
etapa batean Si irteera eta Ci+1 bururakoa baliogabe izango dira aurreko etaparen Ci-1
bururakoa eskuragarri izan arte. Beraz, eragiketaren emaitza ezin da irakurri etapa
guztien bururakoak sortu eta prozesatu arte. Atzerapen-denbora horren balioa n*tFA da,
non n, batugaien bit kopurua den eta tFA batutzaile osoaren hedapenaren atzerapendenbora den.

89. Irudia

2.3. Batutzaile arina aldez aurretik lortutako bururakoan oinarritutako batutzailea


(fast-adder)
Aurreko atalean egindako diseinuaren atzerapena ezabatzeko metodoa atal honetan
aztertuko da. Aldez aurretik lortutako bururako metodoa da, eta 6. Ekuazioak
abiapuntutzat hartuta (batutzaile osoaren ekuazioak), zirkuituaren egitura aldatzean
datza.
si = a i bi ci

ci+1 = a i bi + ci ( a i + bi )

6. Ekuazioa

Hasieratik eskuragarri dauden datuetan (ai, bi eta c0) soilik oinarrituta dauden
adierazpenak lortzea izango da helburua. Horretarako, 7. Ekuazioan egin den moduan
berridazten dira 6. Ekuazioak.
ci+1 = a i bi + cia i + ci bi

ci+1 = a i bi + ( a i + bi ) ci
ci+1 = g i + pici

g i = a i bi
pi = a i + bi

Si = pi gi ci

7. Ekuazioa

Elektronika Digitala. 5. gaia.

- 119 -

Elektronika eta Telekomunikazioak Saila.

Non, gik bururakoaren sorrera eta pi-k bururakoaren hedapena adierazten duten. Gai
horien izenak esangura berezia dauka:
gi gaiaren balioa 1 baldin bada, orduan, nahita ez, bururakoa egongo da, Ci+1
bururakoaren balioa 1 izango baita Ci-ren balioaren menpe izan gabe.
Pi gaiak aurreko etaparen bururakoaren hedapena eragiten du; beraz, pi gaiaren balioa 1
baldin bada, Ci-ren balioa hedatuko du hurrengo etapara.
Atzerapen-denborak murrizten diren ikusteko, bi biteko zenbakien arteko batuketaren
garapena egingo da (8. Ekuazioa), azaldu diren bi moduak aplikatuz.
c1
x1
c2

c0
x0

y1 y0
s1 s0

8. Ekuazioa

a) Serie batutzailearen diseinua aplikatuz, hots, bururakoaren hedapenean oinarritutako


batutzailearen diseinua i= 0, 1 den kasurako
si = a i bi ci

ci+1 = a i bi + ci ( a i + bi )

i= 0

i= 1

s0 = x 0 y 0 c0

s1 = x1 y1 c1

c1 = x 0 y 0 + c0 ( x 0 + y 0 )

c 2 = x1y1 + c1 ( x1 + y1 )

Ekuazio horiei dagokien zirkuitua 90. Irudia izango litzateke.

c2

c0

90. Irudia

Elektronika Digitala. 5. gaia.

- 120 -

Elektronika eta Telekomunikazioak Saila.

b) Batutzaile arinaren diseinua aplikatuz i= 0, 1 den kasurako


si = pi g i

g i = a i bi

ci+1 = g i + pici

pi = a i + bi

i= 0

i= 1

s0 = p0 g 0 c 0

g0 = x 0 y0

s1 = p1 g1 c1

c1 = g0 + p0c0

p0 = x 0 + y 0

c 2 = g1 + p1c1

c 2 = g1 + p1 ( g0 + p0c0 )

g1 = x1y1
p1 = x1 + y1

c 2 = g1 + p1g0 + p1p0c0

Ekuazio horiei dagokien zirkuitua 91. Irudia izango litzateke.

91. Irudia

Lehen ikusian, esan daiteke batutzaile arinaren diseinua hobea dela, etapak gehitu arren,
atzerapen-denbora mantentzen baita 92. Irudian froga daitekeen moduan. Han, lau
biteko zenbakien arteko batuketa egiteko zirkuitua garatu da, hots, 9. Ekuazioan
agertzen den ariketa garatzen duen zirkuitua.
c3
x3
y3
c 4 s3

c 2 c1 c0
x 2 x1 x 0
y 2 y1 y0
s2 s1 s0

9. Ekuazioa

Elektronika Digitala. 5. gaia.

- 121 -

Elektronika eta Telekomunikazioak Saila.

Halaber, 92. Irudian zirkuituan batutzaile osoak erabili dira 91. Irudiaren zirkuituan
agertzen diren exor ateen ordez; izan ere, batutzaile osoaren Si irteerak hiru sarreren or
esklusiboa garatzen du.

92. Irudia

Aitzitik, 92. Irudiaren zirkuitu hori aztertzen bada, nabaria da bururako guztiak hiru
ateen atzerapenen ostean lortzen direla. Gertakari hori, n-ren edozein baliotarako
mantentzen da. Hala ere, n-ren balioa handitzen den heinean, AND ateen sarrerakopurua handitu beharra dago hiru ateen atzerapen-denborak mantentzeko. Jokaera hori
ezinezkoa denez, adibidez, bederatzi sarrera dituen AND aterik existitzen ez denez,
AND funtzio hori banatu beharko litzateke sarrera gutxiago dituzten ateak erabiliz.
Bederatzi sarrera beharrezkoak diren kasurako, adibidez, hiru sarrera dituzten hiru ate
erabil daitezke. Oztopo hori gainditu bada ere, gehitutako ate bakoitzeko, atzerapenak
sartu dira. Hortaz, batutzaile arinarekin, atzerapen-denborak ez dira murrizten n-ren
edozein baliotarako.

Elektronika Digitala. 5. gaia.

- 122 -

Elektronika eta Telekomunikazioak Saila.

2.4. Batutzaile komertzialak: 74LS283


74LS283 zirkuitua lau biteko bi zenbakiren arteko batuketa egiten duen zirkuitua da. 93.
Irudian hankatxoak azaltzen dira, eta denbora-parametroak ezaugarri-orrian kontsultatu
daitezke.

93. Irudia

94. Irudian 74LS283 zirkuituari dagokion diagraman logikoa erakusten da. 92.
Irudiarekin konparatuz gero, funtzio berdinak garatu arren egitura ezberdina dela
antzeman daiteke. Izatez, 10. Ekuazioan azaltzen den maneiatze logikoak egin dira
emaitza aldatu gabe.

94. Irudia

si = a i bi c i = a i bi + a i bi c i =

( (a + b) . ( a + b )) c = ((a + b) . ( a.b )) c
i

10. Ekuazioa

Elektronika Digitala. 5. gaia.

- 123 -

Elektronika eta Telekomunikazioak Saila.

2.5. Aplikazioa
Aplikazio-adibidea botoen zenbaketa egiteko sistema da. Horretarako, lau biteko bi
zenbakiren arteko batuketa egiten duen zirkuituak eta batutzaile osoak erabiliko dira.
Batutzaile osoaren egia-taula arretaz begiratzen bada (24. Taula), konturatzen gara
haren irteerak sarreretan dauden 1en kopurua adierazten duela. Zehazki, zenbaki bitar
hori Ci+1Si, izango da.

24. Taula

Azkenik, batutzaile osoek ematen dituzten balioak behar den moduan batu behar dira
1en kopurua lortzeko. Azaldutako eskema ezezkoak eta baiezkoak zenbatzeko
erabiltzen da bozkagailuenen pultsadoreak modu egokian konfiguratzen badira. Sistema
osoa 95. Irudian azaltzen da.

95. Irudia
Elektronika Digitala. 5. gaia.

- 124 -

Elektronika eta Telekomunikazioak Saila.

2.6. VHDL Deskribapena


library ieee;
use ieee.std_logic_1164.all;
use work.std_arith.all;
entity batutzailea is port(
a,b: in std_logic_vector(3 downto 0);
cin: in std_logic;
batu: out std_logic_vector(4 downto 0)
);
end batutzailea;
1

architecture archibatutzailea of batutzailea is

begin

process (a,b,cin)

aldagaia aux:std_logic_vector(4 downto 0);

begin

aux:=('0' & a) + ('0' & b);

if cin='1' then aux:=aux+1;

elsif cin='0' then null;

end if;

10

sum<=aux;

11

end process;

12

end archibatutzailea;

Elektronika Digitala. 5. gaia.

- 125 -

Elektronika eta Telekomunikazioak Saila.

3. Batutzaileak kentzaile bihurtu: zenbaki zeinudunak.

Bi zenbakiren arteko kenketa gauzatzeko, bi zenbaki horien arteko batuketa bihur


daiteke eragingairen bati zeinu negatiboa jartzen bazaio. Beraz, zenbaki negatibo
bitarrak adierazten jakin behar da kenketak garatzeko.
3.1. Zenbaki zeinudunak
Zeinua eduki behar duen zenbaki bitarra definitzeko, magnitudea eta zeinua adierazi
behar dira zenbakia osatzen duten digituekin. Ezkerreko bita zeinu-bita izango da, eta
gainerako bitek magnitudea osatuko dute. Zeinu-bitaren balioa 0 bada, zenbakia
positiboa izango da; balioa 1 bada, ostera, negatiboa izango da.
Zenbaki oso zeinudunak hiru modutan adieraz daitezke.

Zeinu-magnitudea:

Zenbakiaren magnitudea idazten da, eta hari zeinu-bita gehitzen zaio: 1, negatiboa den
kasuan eta 0 positiboa den kasurako.
+5 = 0101

-5 = 1101

Bateko osagarria (1O):

Zenbakia positiboa denean, zeinu-magnitude moduan adierazten da. Zenbaki negatiboa


adierazi nahi bada, aldiz, zenbaki positiboaren (zeinua barne) bateko osagarria
(inbertsioa) egin behar da
+3 = 0011

-3 = 1100

Zenbaki negatiboaren baliokide positiboa zenbaki negatiboaren bateko osagarrria eginez


lortzen da.

Biko osagarria (2O):

Zenbakia positiboa denean, zeinu-magnitude moduan adierazten da. Zenbaki negatiboa


adierazi nahi bada, aldiz, zenbaki positiboaren (zeinua barne) biko osagarria egin behar
da. Zenbakiaren biko osagarria lortzeko, zenbaki positiboaren bateko osagarria egin
behar da, eta ondoren, unitatea gehitu .
+5 = 0101

-5 = (-5)c1 + 1 = 1011

Zenbaki negatiboaren baliokide positiboa zenbaki negatiboaren biko osagarrria eginez


lortzen da.

Elektronika Digitala. 5. gaia.

- 126 -

Elektronika eta Telekomunikazioak Saila.

25. Taulan hiru eragiketa garatzen dira zenbaki negatiboak idazteko azaldu diren hiru
moduak erabiliz. Ikus daiteke eragiketa batzuen emaitza ez dela zuzena; beraz,
adierazpen guztiak ez dira egokiak eragiketa matematikoak egiteko.
(+5)+

(+2)

= (-5)+ (+2) = (-3)

(-5)+ (-2) = (-7)

(+7)
M-Z
0 1 0 1
0 0 1 0
0 1 1 1

1 1 0 1
0 0 1 0
AKATSA
1 1 1 1

0 1 0 1
0 0 1 0
0 1 1 1

1
1 0 1 0
0 0 1 0
1 1 0 0

1O

1 1 0 1
1 0 1 0
AKATSA
1 0 1 1 1
1 0 1 0
1 1 0 1
1 0 1 1 1

-3

0 0 1 1

0 0 0 1
1 0 0 0

-7

0 1 1 1

2O
0 1 0 1
0 0 1 0
0 1 1 1

1
1 0 1 1
0 0 1 0
1 1 0 1
0 0 1 1

-3

1
1
1
1 1

1
0 1 1
1 1 0
0 0 1
-7

0 0 1 1 1
25. Taula

Zenbaki zeinudunekin lan egiteko, erregistroa definitu behar da nahitaez, hots, bitkopurua eta bit horiekin adieraz daitezkeen zenbakiak. Hori horrela, eragiketa
matematikoa egiteko, n biteko erregistroa erabakitzen bada, lortutako emaitzak
erregistroaren barnean egon beharko du derrigor. Beraz, erregistrotik kanpo geratzen
bada emaitza, ez da aintzat hartu beharko emaitza hori eta overflow edo gainezkatzea
gertatu dela esan ohi da. Orduan, eragiketak egin aurretik, ezinbestekoa da erregistro
jakin batekin adieraz daitezkeen zenbakiak ezagutzea. Informazio hori lortzeko,
adierazpen hau erabil daiteke:
n bitekin lor daitezkeen zenbakiak:[2n-1 , 2n-1-1]

Elektronika Digitala. 5. gaia.

- 127 -

Elektronika eta Telekomunikazioak Saila.

Demagun, adibide moduan, (-7)+ (-2) = (-9) eragiketa egin behar dela. Halaber, zenbaki
negatiboak adierazteko biko osagarriaren modua erabiliko da. Horrela, eragingaiak
adierazteko (-7 eta -2), lau biteko erregistroa erabiltzea nahikoa litzateke eta, eragiketa
garatuz gero, emaitza hau lortzen da:
1 0 0 1
1 1 1 0
1 0 1 1 1
Lau biteko erregistroarekin lanean gabiltzanez, emaitzaren lau bit besterik ez da aztertu
behar. Hala, ezkerreko bita 0 denez, zenbakia positiboa dela esan beharra dago, baina
nabaria da hori gaizki dagoela. Akats horren iturburua emaitza (-9) erregistroaren
barnean (2n-1 , 2n-1-1) ez egotea da, hots, overflow gertatu da.
Beraz, zenbaki negatiboekin eragiketak garatzen dituzten zirkuituak diseinatu behar
direnean, zenbaki-tarte baliagarria, hots, erregistroa, kontuan izan beharko den
ikuspuntua da.

Elektronika Digitala. 5. gaia.

- 128 -

Elektronika eta Telekomunikazioak Saila.

4. Konparadoreak

Bi sarrera-zenbaki aztertu ondoren zenbaki horiek berdinak diren ala ez edo handiena
zein den adierazten duen zirkuitua da.
4.1. Diseinua: 4 biteko bi zenbakirentzako konparadorea
Algoritmoa

Bi zenbaki berdinak diren ala ez eta desberdinak diren kasuan handiena bereizten duen
algoritmoa hau da:
Bi zenbakien pisu handieneko bitak konparatzen dira. Berdinak badira, pisu handieneko
aurreko bitak konparatzen dira eta horrela jarraitu behar, aurreko bit bikote ezberdina
topatu arte. Bikotean, 1 balioa duen bitak zenbaki handiena bereiziko du, eta ez da
zertan jarraitu behar konparatzen. Algoritmoa grafikoki laburbiltzen da 96. Irudian.

96. Irudia

Diseinua

A eta B zenbakien bit bikote bakoitzeko (ai eta bi) algoritmoa garatzen duen zirkuituan
oinarritzen da konparadorearen diseinua. Zirkuitu horren sarrerak hiru dira: bit bikotea
(ai, bi) eta, pisu handieneko bit bikoteren baten zenbakiaren bereizketa egin den
adierazten duen I sarrera. Irteerak bi dira: alde batetik, pisu handieneko bit bikoteetan
bereizketarik egin ez bada eta sarrera-bikoteak berdinak diren adierazten duen irteera.
Bestalde, sarrera-bikoteko bitak desberdinak badira, handiena adierazten duen irteera.
Zirkuituaren eskema, egia-taula eta funtzio logikoak 97. Irudian azaltzen dira.

Elektronika Digitala. 5. gaia.

- 129 -

Elektronika eta Telekomunikazioak Saila.

ai

bi

Ii

Ii+1

ai < bi?

Ii+1

ai

bi

ai < bi?

Ii

ai < bi? = 1, bi ai baino handiagoa


Ii = 1, bereizketa eginda dago
a i < bi?=I i+1.a i .bi
I i+1 = I i ( a i bi )

97. Irudia

96. Irudian azaldu den zirkuitu konparadorea garatzeko, bi bit soilik konparatzen
dituzten zirkuituak elkarrekin konektatu behar dira. Halaber, A eta B zenbakiak
konparatzen dituen zirkuituarekin erabat bukatzeko, zenbakirik handiena adierazten
duen irteera eskuragarri utzi behar da. Hortaz, 98. Irudian bi baldintza horiek betetzen
dituen zirkuitu konparadorea garatu egin da.

Elektronika Digitala. 5. gaia.

- 130 -

Elektronika eta Telekomunikazioak Saila.

an

In+1

bn

ai

In

an < bn?

bi

a1

Ii

Ii+1
ai < bi?

b1

I1

I2
a1 < b1?

OR
A < B?

A =B?

98. Irudia

4.2. Zirkuitu komertzialak: 7485


Hainbat serietan aurki daitekeen zirkuitua 7485a da. Lau bit baino gehiago dituzten bi
zenbaki konparatu nahi izanez gero, behar beste 7485 zirkuitu kaskadan jar daitezke
erabilgarri dituzten kaskada-sarreren bidez (99. Irudian beha daitezke). Zirkuituen
kaskada-konexioa nola egin behar den da hurrengo zalantza. Konparazio-algoritmoaren
arabera, pisu handieneko bit-bikoteak bi zenbakiren arteko bereizketa egiten du; hortaz,
konparatu beharreko bi zenbakiren pisu handieneko bitak sarrera moduan dituen
konparadoreak zirkuitu osoaren irteera emango du. Bestalde, pisu txikieneko bitak
sarrera moduan dituen konparadorearen kaskada-sarrerek konparadore horrek
konparatzen hasi behar duen informazioa eduki behar dute. Hortaz, A=B kaskadasarreraren balioak 1 izan behar du. Azaldutako konfigurazioa, 100. Irudian dagoen
taulatik ondoriozta daiteke.

Elektronika Digitala. 5. gaia.

- 131 -

Elektronika eta Telekomunikazioak Saila.

Kaskada-sarrerak

99. Irudia

100. Irudia

Zirkuituari dagokion diagrama logikoa 101. Irudian azter daiteke.

101. Irudia

Elektronika Digitala. 5. gaia.

- 132 -

Elektronika eta Telekomunikazioak Saila.

4.3. VHDL Deskribapena


library ieee;
use ieee.std_logic_1164.all;
entity konparadore is port(
a,b: in std_logic_vector(1 downto 0);
aurre_handiago: in std_logic;
aurre_txikiago: in std_logic;
aurre_berdin: in std_logic
handiago: out std_logic;
txikiago: out std_logic;
berdin: out std_logic);
end konparadore;
1

architecture archikonparadorea of konparadorea is

begin

process (a,b, aurre_berdin, aurre_handiago,

aurre_txikiago)

begin

if aurre_berdin = '0' then berdin <= aurre_berdin;

handiago <= aurre_handiago;

txikiago <= antes_me

aurre_txikiago nor;

10

elsif aurre_berdin = '1' then

11

if a > b then handiago <= '1';

12

txikiago <= '0';

13

berdin <= '0';

14

elsif a < b then handiago <= '0';

15

txikiago <= '1';

16

berdin <= '0';

17

elsif a = b then handiago <= '0';

18

txikiago <= '0';

19

berdin <= '1';

20
21

end if;
end if;
end process;
end archikonparadorea;

Elektronika Digitala. 5. gaia.

- 133 -

Elektronika eta Telekomunikazioak Saila.

5. Deskodegailuak

Kode bitar bati dagokion zenbakia zirkuituaren sarreran adierazten denean eta
konbinazio hori identifikatzen duen irteera aktibatzen denean, orduan deskodegailua
deritzogun zirkuitua daukagu.
5.1. Diseinua
Oinarrizko bi deskodegailuen diseinua aztertzen dira hurrengo ataletan.
BCD Hamartar Deskodegailua = 4-10 Deskodegailua

Sarreran lau bit aurkituko dira, izan ere, BCD kodean idatzitako zenbakia sartu behar
da. Halaber, irteeran 10 bit izango dira, BDC kodeari dagokion konbinazio kopurua
baitira. Irteerak maila baxuan aktiboak direnez eta 11 eta 15 arteko konbinazioak ezin
direnez inoiz agertu zirkuituaren sarreretan, egia-taula hau da.

Egia-taula
Sarrerak

Irteerak

A3

A2

A1

A0

0123456789

0111111111

1011111111

1101111111

1110111111

1111011111

1111101111

1111110111

1111111011

1111111101

1111111110

Egia-taulatik lortzen diren funtzio logikoak hauek dira:


Irteera _ 0 = A3 A2 A1 A0 = m0 = M 0
Irteera _1 = A3 A2 A1 A0 = m1 = M 1
....

Funtzio hauei dagokien zirkuitua 102. Irudian garatu da.

Elektronika Digitala. 5. gaia.

- 134 -

Elektronika eta Telekomunikazioak Saila.

102. Irudia

4-16 Deskodegailua:

Sarreran lau bit aurkituko dira; izan ere, bitar natural kodean idatzitako zenbakia sartu
behar da. Halaber, irteeran 16 bit izango dira bitar natural kodeari dagokion konbinazio
kopurua baita. Irteerak maila baxuan aktiboak direnez, egia-taula hau da.
Egia-taula

Elektronika Digitala. 5. gaia.

- 135 -

Elektronika eta Telekomunikazioak Saila.

5.2. Zirkuitu komertzialak: 7442 eta 74154


74154 zirkuituari dagokion kapsulatua 103. Irudian erakusten da, eta beraren diagrama
logikoa 104. Irudian azter daiteke. Han, deskodifikatzeko lau sarrera agertzen dira, eta
beste bi, zirkuitua gaitzeko. Irteerak 16 dira.

103. Irudia

Deskodegailuaren sarrerak deskodegailura konektatzeaz gainera, beste gailuetara


konekta daitezke. Hortaz, sarreren Fan-out-a betetzen dela segurtatzeko, aipagarria da
alderantzikagailu bikoitzaren erabilera (gorriz 104. Irudian). Alderantzikagailu bikoitzik
gabe, Ai sarrera bakoitzak 7 sarrera kitzikatuko lituzke. Zenbaki handiagoak
deskodifikatzeko, Ai sarrera beste deskodegailu baten sarreran konektatu behar denez,
14 ate kitzikatu beharko lituzke Ai sarrerak. Ostera, alderantzikagailu bikoitzarekin, Ai
sarrerak bi sarrera besterik ez du kitzikatzen eta fan-out-a gainditzeko arriskua
desagertzen da.

104. Irudia
Elektronika Digitala. 5. gaia.

- 136 -

Elektronika eta Telekomunikazioak Saila.

5.3. Aplikazioa
Konputagailuen sarrerak eta irteerak aukeratzeko, deskodegailuak erabili ohi dira. Hau
da, datuak konputagailutik periferiko batera bidaltzeko, periferikoa aukeratu behar da
bere S/I portua aktibatuz. Prozedura hori deskodegailuarekin egin daiteke 105. Irudian
egin den moduan. Portu bakoitzak portua identifikatzen duen helbide bat esleituta
dauka, hots, zenbaki bat.

105. Irudia

Elektronika Digitala. 5. gaia.

- 137 -

Elektronika eta Telekomunikazioak Saila.

5.4. VHDL deskribapena: 74138


library ieee;
use ieee.std_logic_1164.all;
entity decoder is
port(
entrada: in
g1, g2: in

std_logic_vector(2 downto 0);


std_logic;

salida: out std_logic_vector(7 downto 0)


);
end decoder;
1

architecture archidecoder of decoder is

begin

decoder: process (sarrera,g1,g2)

begin

if g2='1' then irteera<=(others=>'1');

6
7

elsif g2='0' and g1='0' then irteera<=(others=>'1');


elsif g2='0' and g1='1' then

8
9

irteera <= "01111111" when sarrera="000" else

10

"10111111" when sarrera ="001" else

11

"11011111" when sarrera ="010" else

12

"11101111" when sarrera ="011" else

13

"11110111" when sarrera ="100" else

14

"11111011" when sarrera ="101" else

15

"11111101" when sarrera ="110" else

16

"11111110" when sarrera ="111" else

17

"11111111";

18

end archidecoder;

Elektronika Digitala. 5. gaia.

- 138 -

Elektronika eta Telekomunikazioak Saila.

5.5. BCD-7Segmentuko deskodegailua


BCD kodeari dagozkion konbinazioak dira integratu honen sarrerak. Bestalde, sarreran
adierazitako zenbakiaren zenbaki hamartar baliokideak 7 segmentuko display batean
adierazteko beharrezkoak diren 7 irteerak ditu (106. Irudia).

106. Irudia

Egia-taula

Deskodegailu honen egia-taula, 26. Taulan osatu da.

26. Taula

Irteera bakoitzari dagokion funtzio logikoa hau da:


a = A2 A0 + A2 A0 + A1 + A4
b = A0 + A2
c = A2 + A0 + A1
d = A2 A0 + A2 A1 + A2 A1 A0 + A1 A0 + A4
e=
f =
g=

Elektronika Digitala. 5. gaia.

- 139 -

Elektronika eta Telekomunikazioak Saila.

Zirkuitu komertziala: 7447

Zirkuitu honi dagokion kapsulatua 107. Irudian agertzen da.

107. Irudia

Funtzionamendu-taulari behatuz (108. Irudia), ikusten da irteerak maila baxuan


aktiboak direla; hortaz, anodo komuneko display batera konektatu behar dira
deskodegailu honen irteerak. Halaber nabaria da LT sarrera maila baxuan aktiboa dela
eta displayaren led guztiak ondo daudela frogatzea dela beraren zeregina. Bukatzeko,
aipatu beharra dago RBI sarrera eta BI/RBO hankatxoak adierazgarri ez diren zeroak
ezabatzeko

erabiltzen

direla.

Informazio

hori

guztia,

108.

Irudian

dagoen

funtzionamendu-taulatik lor daiteke.

108. Irudia

Elektronika Digitala. 5. gaia.

- 140 -

Elektronika eta Telekomunikazioak Saila.

Aplikazioa

Adierazgarriak ez diren zeroak ezabatzeko konfigurazioak 109. Irudian azaltzen dira.


Goiko konfigurazioan, zenbaki osoen ezkerraldean agertzen diren zeroak ezabatzen
dira, eta beheko konfigurazioan, koma hamartarraren eskuinaldeko zeroak ezabatzen
dira. Zeroa ezabatzea zeroa agertzen denean deskodegailuaren irteerak desaktibatzean
datza. Hori RBI sarreraren bidez lortzen da; hau da, RBI sarreraren balioaren arabera,
irteerak desaktibatzen dira, edo zeroa lortzeko beharrezkoak diren irteerak aktibatzen
dira. BI/RBO hankatxoa zeroaren ezabapenari buruzko informazioa hedatzeko
erabiltzen da.

109. Irudia

Elektronika Digitala. 5. gaia.

- 141 -

Elektronika eta Telekomunikazioak Saila.

5.6. VHDL deskribapena: BCD 7/segmentu


library ieee;
use ieee.std_logic_1164.all;
entity aldaBCD is
port(
bcd: in

bit_vector(3 downto 0);

led: out bit_vector(6 downto 0)


);
end aldaBCD;
1

architecture archialdaBCD of aldaBCD is

begin

alda: process (bcd)

begin

case bcd is

when "0000" => LED <= "1111110";

when "0001" => LED <= "1100000";

when "0010" => LED <= "1011011";

when "0011" => LED <= "1110011";

10

when "0100" => LED <= "1100101";

11

when "0101" => LED <= "0110111";

12

when "0110" => LED <= "0111111";

13

when "0111" => LED <= "1100010";

14

when "1000" => LED <= "1111111";

15

when "1001" => LED <= "1110111";

16

when others => LED <= "0000000";

17

end case;

18

end process alda;

19

end archialda;

Elektronika Digitala. 5. gaia.

- 142 -

Elektronika eta Telekomunikazioak Saila.

5.7. Deskodegailuak erabiliz, funtzio logikoak garatu


Deskodegailua osatzeko erabiltzen diren ekuazio logikoei arretaz begiratuz (11.
Ekuazioa), erraz ikusten da funtzio logikoak garatzeko erabil daitezkeela.
Irteera _ 0 = A3 A2 A1 A0 = m0 = M 0
Irteera _1 = A3 A2 A1 A0 = m1 = M 1
....

11. Ekuazioa

Hots, funtzio logikoa minterm-en arteko batuketen edo maxterm-en arteko biderketen
bidez adierazten bada, funtzio horietan agertzen diren gaiak deskodegailuaren irteeren
baliokideak direla ohar gaitezke.
Biderketen

arteko

batuketa

moduko funtzio logikoa

Batueketen

arteko

f ( a, b,..., z ) = mi + m j + .... + m k
f ( a, b,..., z ) = mi .m j.....m k

biderketa

moduko funtzio logikoa

Deskodegailuaren irteerak
f ( a, b,..., z ) = M i .M j......M k
f ( a, b,..., z ) = mi .m j.....m k

Hortaz, funtzio logikoaren minterm bakoitza deskodegailuaren irteera bat izango da, eta
haiek, era berean, NAND atearen sarrerak. Halaber, maxterm bakoitza deskodegailuaren
irteera bat izango da, eta haiek, era berean, AND atearen sarrerak.

6. Kodegailua

Deskodegailuaren alderantzizko funtzioa du, hots, sarreraren bat aktibatuz gero, sarrera
horri dagokion zenbaki hamartarraren adierazpen bitarra agertuko da irteeran.
6.1. Diseinua
Lehentasunik gabeko kodegailua. Adibidea: Hamartar-BCD
Aldi berean sarrera bat baino gehiago aktibatzeko aukera ez duen kodegailuari
lehentasunik gabeko kodegailu deritzogu. Demagun hamar sarrera dituen kodegailua.
Orduan, sarrera-konbinazio posibleak 110. Irudiaren funtzionamendu-taulan agertzen
dira. Irteerako funtzio logikoak lortzeko, taula hori aztertu behar da, eta bertatik
funtzioak ondorioztatu; izan ere, ezinezkoa da zortzi sarrera dituen egia-taula adieraztea
eta Karnaugh mapak egitea (28 sarrera-konbinazio behar baitira). Hortaz, 110. Irudiaren
funtzionamendu-taularen arabera esan daiteke f8 irteera aktibatuko dela 8. edo 9.
irteerak aktibatzen badira, f4 irteera aktibatuko dela 4. edo 5. edo 6. edo 7. irteerak
Elektronika Digitala. 5. gaia.

- 143 -

Elektronika eta Telekomunikazioak Saila.

aktibatzen badira, etabEsaldi horien baliokideak diren ekuazio logikoak 111. Irudian
idatzi dira, eta haiei dagokien diagrama logikoa ere bertan marraztu da.

110. Irudia

f 8 = x8 + x9
f 4 = x4 + x5 + x6 + x7
f 2 = x2 + x3 + x6 + x7
f1 = x1 + x3 + x5 + x7 + x9

111. Irudia

Elektronika Digitala. 5. gaia.

- 144 -

Elektronika eta Telekomunikazioak Saila.

Aldi berean sarrera bat baino gehiago aktibatzen badira, zentzurik gabeko irteera lortzen
da. Jokaera hori onartzen duen kodegailua diseinatzea interesgarria litzateke
kodetzailearen sarrerak aldi berean aktibatzea ariketa arrunta baita.
Lehentasunarekin lan egiten duen kodegailua. Adibidea: Hamartar_BCD
Aurreko paragrafoan adierazitako ideiarekin bat etorriz, lehentasunarekin lan egiten
duen kodegailuak lehentasunik handiena (normalean, pisu esanguratsuena duen sarrera)
duen sarrerari dagokion irteera soilik aktibatuko du.
Sarrera-aldagaien konbinazio posible guztiak egia-taulan adierazi nahi izanez gero, 210
konbinazio idatzi beharko lirateke. Hortaz, funtzio logikoak egia-taulatik lortu
beharrean, zirkuituaren funtzionamenduaren deskripziotik abiatuz lortu beharko dira,
ezinbestean.
Prozedura hori errazteko, sarrera-konbinazio batzuk eta euren irteerak adierazi dira
ezkerreko 27. Taulan. Eskumako taulan, irteera-konbinazio posible guztiak ematen dira.

9 8 7 6 5 4 3 2 1 0 f8 f4 f2 f1

f8 f4 f2 f1

0 0 0 0 0 0 0 0 0 1 0 0 0 0

0 0 0 0

0 0 0 0 0 0 0 0 1 0 0 0 0 1

0 0 0 1

0 0 0 0 0 0 0 0 1 1 0 0 0 1

0 0 1 0

0 0 0 0 0 0 0 1 0 0 0 0 1 0

0 0 1 1

0 0 0 0 0 0 0 1 0 1 0 0 1 0

0 1 0 0

0 0 0 0 0 0 0 1 1 0 0 0 1 0

0 1 0 1

0 0 0 0 0 0 0 1 1 1 0 0 1 0

0 1 1 0

0 0 0 0 0 0 1 0 0 0 0 0 1 1

0 1 1 1

0 0 0 0 0 0 1 0 0 1 0 0 1 1

1 0 0 0

0 0 0 0 0 0 1 0 1 0 0 0 1 1

1 0 0 1

0 0 0 0 0 0 1 0 1 1 0 0 1 1
0 0 0 0 0 0 1 1 0 0 0 0 1 1

27. Taula

Elektronika Digitala. 5. gaia.

- 145 -

Elektronika eta Telekomunikazioak Saila.

f1 irteera aktibatzen da, 1, 3, 5, 7 edo 9. sarrerak lehentasuna duenean. Halaber, 1


sarrerak lehentasuna badu, 2, 4, 6 eta 8. sarrerek zero izan behar dute. Orduan,
funtzionamendu hori deskribatzen duen funtzioa, hau izango da:

) (

) (

) ( )

f1 = 1.2.4.6.8 + 3.4.6.8 + 5.6.8 + 7.8 + 9


Gainerako irteeren funtzioak aurreko paragrafoan azaldutako logika bera jarraituz
lortzen dira:

(
) (
) ( ) (
= ( 4.8.9 ) + ( 5.8.9 ) + ( 6.8.9 ) + ( 7.8.9 )

f 2 = 2.4.5.8.9 + 3.4.5.8.9 + 6.8.9 + 7.8.9


f4

f8 = 8 + 9
6.2. Zirkuitu komertzialak: 74148 eta 74147
Kodegailu bi horien irteerak eta sarrerak maila baxuan aktiboak dira, eta kapsulatua
112. Irudian erakusten da. 74148k, 74147ren aldean, gaitze-sarrera (EI) dauka. Halaber,
beraren ezaugarri-orrian azaltzen den funtzionamendu-taula aztertuz (113. Irudia), beste
bi irteeren funtzionaltasuna lor daiteke.

74148

74147

112. Irudia

113. Irudia

Elektronika Digitala. 5. gaia.

- 146 -

Elektronika eta Telekomunikazioak Saila.

6.3. Aplikazioa
114. Irudian zenbakizko teklatua kodetzeko adibidea azaltzen da. Tekla bakoitza, alde
batetik, Vcc-ra erresistentzia baten bidez eta, bestetik, lurrera konektatzen den zirkuitupultsadore bat da. Horiek horrela, pultsadorea sakatzen ez bada, maila altua eragingo da
pultsadore horri dagokion sarreran, hots, desaktibazioa. Sakatzen bada, ordea, lurrarekin
konexio zuzena lortzen da sarrera horretan, hau da, maila baxua edo sarreraren
aktibazioa. Teklarik sakatzen ez bada, irteerak zeroa adieraziko du. Zirkuituan erabili
den kodegailua lehentasunarekin lan egiten duen kodegailua izan da.

114. Irudia

Elektronika Digitala. 5. gaia.

- 147 -

Elektronika eta Telekomunikazioak Saila.

6.4. VHDL Deskribapena: 8/3


library ieee;
use ieee.std_logic_1164.all;
use work.std_arith.all;
entity coder is port(
barru: in

std_logic_vector(7 downto 0);

kanpo : out std_logic_vector(2 downto 0);


eo

: out bit

);
end coder;
1

architecture archicoder of coder is

begin

process (barru)

begin

if std_match(barru,"1-------") then kanpo <="111";

eo<='0'; end if;

if std_match(barru,"01------") then kanpo <="110";

eo<='0'; end if;

if std_match(barru,"001-----") then kanpo <="101";

10

eo<='0'; end if;

11

if std_match(barru,"0001----") then kanpo <="100";

12

eo<='0'; end if;

13

if std_match(barru,"00001---") then kanpo <="011";

14

eo<='0'; end if;

15

if std_match(barru,"000001--") then kanpo <="010";


eo<='0'; end if;
if std_match(barru,"0000001-") then kanpo <="001";
eo<='0'; end if;
if std_match(barru,"00000001") then kanpo <="000";
eo<='0'; end if;
if std_match(barru,"00000000") then kanpo <="000";
eo<='1'; end if;
end process;
end coder;

Elektronika Digitala. 5. gaia.

- 148 -

Elektronika eta Telekomunikazioak Saila.

7. Bihurgailuak

Kode bitar batean adierazita dagoen zenbakia beste kode batean adierazten duen
zirkuitua da, hots, zirkuituaren sarreretan kode batean idatzitako zenbaki bitarra jartzen
da, eta irteeretan, zenbaki bera beste kode bitar batean idatzita agertuko da.
7.1. Diseinua
Bitar Gray bihurketa

Zirkuituari dagokion egia-taula, funtzio logikoak eta garapena 115. Irudian adierazten
dira:
Bitar

Gray

B3 B2 B1 B0 G3 G2 G1 G0
0

G0 = B1 B0
G1 = B1 B2
G2 = B2 B3
G3 = B3

115. Irudia

Elektronika Digitala. 5. gaia.

- 149 -

Elektronika eta Telekomunikazioak Saila.

Gray Bitar bihurketa

Zirkuituari dagokion egia-taula, funtzio logikoak eta garapena 116. Irudian adierazten
dira:
Gray

Bitar

G3 G2 G1 G0 B3 B2 B1 B0
0

B0 = B1 G0
B1 = G1 B2
B2 = G2 G3
B3 = G3

116. Irudia

Elektronika Digitala. 5. gaia.

- 150 -

Elektronika eta Telekomunikazioak Saila.

Bitar BCD bihurketa

Zirkuituari dagokion egia-taula 28. Taulan adierazten da:


B3 B2 B1 B0 D0 U3 U2 U1 U0
0

16

17

18

19

20

21
28. Taula

Zirkuitua bi modutan gara daiteke. Alde batetik, irteerei dagozkien funtzio logikoak lor
daitezke, hau da, egia-taularen informazioa Karnaugh mapara eroan irteerako funtzio
logikoak murriztuta lortzeko. Bestalde, zirkuituak bete behar duen funtzioaren logika
bloke-diagrama batekin azal daiteke, eta ondoren, bloke bakoitzaren diseinua garatu.
Bigarren aukera hori zehazki azaldu behar da; izan ere, prozedura berria da. 28. Taulari
arretaz behatuz gero, nabaria da 0tik 9ra bitarteko sarreretan, sarreraren eta irteeraren
balioak berdinak direla, eta 10etik gorako sarreretan sarreraren eta irteeraren balioak
desberdinak direla. Desberdintasun horrek logikaren bat jarraitzen duen aztertu behar
da. Horretarako, sarrera-irteera konbinazio bikote bakoitza bitar natural kodea erabiliz

Elektronika Digitala. 5. gaia.

- 151 -

Elektronika eta Telekomunikazioak Saila.

irakurtzen da, eta 6ko diferentzia dagoela ondorioztatzen da. Gertaera hori eskematikoki
azalduta:
Baldin B [0-9] ,

orduan, DU = B + 0

Baldin B [10-18] , orduan, DU = B + 6


Non, DU zirkuituaren irteera izango den, eta B zirkuituaren sarrera. Hortaz, irteeraren
balioa lortzeko, sarrerako balioari batugai aldakorra (0 edo 6) gehitu behar zaio. Batugai
aldakorrak har ditzakeen balioen adierazpen bitarra kontuan izaten bada, konturatzen
gara bi bit baino ez direla ezberdinak:
U3U2U1U0 = B3B2B1B0 + 0000
U3U2U1U0 = B3B2B1B0 + 0110
Halaber, B [10-18] gertatzen denean ohartzen gara bit aldakorraren balioa 1 dela.
Aurreko paragrafoetan adierazitako logikarekin bat etorriz, 117. Irudian bihurgailuari
dagokion bloke-diagrama egin da, non P irteerak adieraziko duen B [10-18] baldintza,
eta era berean, bit aldakorraren balioa.
B3B2B1B0

B [10-18]?
P = 1, Bai

7483

D3D2D1D0

U3U2U1U0

117. Irudia

Elektronika Digitala. 5. gaia.

- 152 -

Elektronika eta Telekomunikazioak Saila.

BCD bitar bihurketa.

Bihurketa hori garatzeko erabili behar den algoritmoa hurrengo lerroetan azaltzen da
analitikoki.
BAham= B3 B2 B1 B0 A3 A2 A1 A0 BCDnat
Non BAham bi digituko zenbaki hamartarra den, eta B3 B2 B1 B0 A3 A2 A1 A0

BCDnat

zenbaki horren adierazpen bitarra BCD naturalean kodetua.


BAham = B*10 + A = B*(23 + 21) + A = B 23 + B 21 + A =
= B3 B2 B1 B0 0 0 0 + B3 B2 B1 B0 0 + A3 A2 A1 A0
Hortaz, zirkuituak garatuko duen batuketa hau da:
B3 B2 B1 B0 0

B3 B2 B1 B0 0
A3 A2 A1 A0
R7 R6 R5 R4 R3 R2 R1
Horretarako, bi batutzaile beharrezkoak dira; beraz, 7483a erabiliz gero, eta kontuan
izanda barneko carry-ak daudela, eragiketak hauek izango dira:
R1= A0
R2= A1+B0 C11
R3= A2+B1(+C1)C21
R4= A3+ B0+B2 (+C2)C31 , C12
R5= B1(+C31)+B3 (+C12)C41 , C22
R6= B2(+C41)C32
R7= B3(+C32)
Non eragiketa bakoitzak sortzen duen bururakoa Cij adierazpenaren bidez azaltzen den,
eta haren azpiindizeen esanahia, batutzailea identifikatzeko, j = 1, 2, eta, batutzailearen
barruan sortutako bururakoaren posizioa ezagutzeko, i= 1,2,3,4 diren.
Hortaz, eragiketa horiei dagokien zirkuitua 118. Irudian azter daiteke.

Elektronika Digitala. 5. gaia.

- 153 -

Elektronika eta Telekomunikazioak Saila.

118. Irudia

7.2. Zirkuitu komertzialak: 74185 eta 74184


Kode-bihurgailuak garatzeko, MSI zirkuituak erabili beharrean, gailu programagarriak
erabiltzen dira. Hala ere, erabilgarri diren bi MSI zirkuituak 74185 eta 74184 dira (119.
Irudia), BCD eta bitar-natural kodeen arteko bihurketa egiten dutenak. Sarrerek
onartzen duten zenbaki handiena baino zenbaki handiagoa bihurtu nahi bada, bi zirkuitu
konbina daitezke 120. Irudian eta 121. Irudian egin den moduan. Lehenengo kasuan,
BCD bi digitutik bitarrera bihurtzeko zirkuitua lortzeko, bi 74184 integratu erabili dira;
bigarren kasuan, 8 biteko zenbaki bitarra BCD kodera bihurtzeko, hiru 74185 behar izan
dira.

Elektronika Digitala. 5. gaia.

- 154 -

Elektronika eta Telekomunikazioak Saila.

119. Irudia

120. Irudia

121. Irudia
Elektronika Digitala. 5. gaia.

- 155 -

Elektronika eta Telekomunikazioak Saila.

8. Multiplexadore digitalak (MUX)

Anitz sarreraren artean bat aukeratzen duen eta sarrera horrek dakarren informazioa
irteeran jartzen duen zirkuitua da. Funtzionalitate hori dela eta, paraleloan datorren
informazioa serie moduan jartzeko erabili ohi da.
8.1. Diseinua: 4-1 multiplexadorea
Lau informazio-sarrera (Di) dituen zirkuitua denez, bi aukeratze-sarrera (Si)
ezinbestekoak dira. Zirkuituaren eskema eta funtzionamendu-taula 122. Irudian azter
daitezke.

122. Irudia

Funtzionamenduaren azalpenak eta taula kontuan izanda, 123. Irudiaren funtzio logikoa
eta hari dagokion zirkuitua lortzen dira.
Y = D0 S1 S 0 + D1 S1 S 0 + D2 S1 S 0 + D3 S1 S 0

123. Irudia

Elektronika Digitala. 5. gaia.

- 156 -

Elektronika eta Telekomunikazioak Saila.

8.2. Multiplexadoreak erabiliz funtzio logikoak garatu


Biderketen arteko batuketa moduko funtzio logikoen garapenean erabili behar diren
zirkuitu integratuen kopurua murrizteko, multiplexadoreak erabil daitezke. Izan ere,
funtzio logikoak garatzeko erabiltzen dira. Horretarako, multiplexadorearen funtzio
orokorra aintzat hartu behar da. Funtzio horrek biderketen arteko batuketa moduko
funtzio logikoaren antza dauka; beraz, multiplexadorearen sarreretan balio egokiak
jarriz gero, nahi den funtzioa lortuko da. Demagun hiru aukeratze-sarrera dituen
multiplexadorea. Haren irteeraren balioa eragiten duen funtzio logikoa hau da:
Y = D0 S 2 S1 S0 + D1 S 2 S1S0 + D2 S 2 S1 S0 + D3 S 2 S1S0 + D4 S2 S1 S 0 + D5S2 S1S0 + D6 S2 S1 S 0 + D7 S2 S1S0

Garatu nahi den funtzioa f = m(0, 2, 3, 5) bada, haren adierazpena, biderketen arteko
moduan adierazia, hau da:
f ( X 2 X1 X0 ) = 1. X 2 X1 S0 + 0. X 2 X1 X0 + 1. X 2 X1 X0 + 1. X 2 X1 X0 + 0. X 2 X 1 X 0 + 1. X 2 X 1 X0 + 0. X2 X1 X 0 + 0. X2 X1 X0

Y eta f(X2X1X0) adierazpenak konparatuz, Di bakoitzari balio hau esleitzen bazaio


D0 = 1

D1 = 0

D2 = 1

D3 = 1

D4 = 0

D5 = 1

D6 = 0

D7 = O

nabaria da f (X2X1X0) funtzio bera lortzen dela. 124. Irudian zirkuitua osatu da.

124. Irudia

Garatu behar den funtzio logikoak duen sarrera-aldagai kopurua multiplexadoreak


dituen aukeratze-sarrera kopurua baino handiagoa bada, ezinbestekoa da irteerari
dagozkion bi adierazpenak berriz aztertzea. Demagun
Elektronika Digitala. 5. gaia.

f(a, b, c) = ab + bc

funtzioa, bi
- 157 -

Elektronika eta Telekomunikazioak Saila.

aukeratze-sarrera dituen multiplexadorearekin lortu nahi dela. Multiplexadore horren


funtzioa hau da:
Y = D0 S1 S0 + D1 S1S0 + D2 S1 S0 + D3 S1S0

Garatu nahi den funtzioaren adierazpena, biderketen arteko moduan, hau da:
F ( a, b, c ) = abc + abc + abc + abc = m1 + m5 + m6 + m7 =
0.abc + 1.abc + 0.abc + 0.abc + 0.abc + 1.abc + 1.abc + 1.abc

Funtzioaren bi aldagai, c eta b adibidez, bi aukeratze-sarrerekin berdintzen badira


c = S0

b = S1

Fren adierazpena hau izango da:


F ( a, b, c ) = 0.aS1 S0 + 1.aS1S0 + 0.aS1 S0 + 0.aS1S0 +
0.aS1 S0 + 1.aS1S0 + 1.aS1 S0 + 1.aS1S0

Eta Y-ren adierazpena gogoratuz,


Y = D0 S1 S0 + D1 S1S0 + D2 S1 S0 + D3 S1S0

Eta Y eta f(abc) adierazpenak konparatuz atera daitezkeen ondorioak hauek dira:

a balioa edozein izanda ere, S1 S0 sarrera-konbinazioa agertzen denean irteeraren balioa


beti 0 izango da. Beraz, D0 = 0.
a balioa edozein izanda ere, S1S0 sarrera-konbinazioa agertzen denean, irteeraren balioa
beti 1 izango da. Beraz, D1 = 1.
S1 S0 sarrera-konbinazioa agertzen denean, irteeraren balioa 0 izango da a-ren balioa 0

denean. Halaber, irteeraren balioa 1 izango da a-ren balioa 1 denean. Beraz, D2 = a.


S1S0 sarrera-konbinazioa agertzen denean, irteeraren balioa 0 izango da a-ren balioa 0

denean. Halaber, irteeraren balioa 1 izango da a-ren balioa 1 denean. Beraz, D3 = a.

Elektronika Digitala. 5. gaia.

- 158 -

Elektronika eta Telekomunikazioak Saila.

8.3. Zirkuitu komertzialak: 74157, 74151


74157 MSI zirkuituak bi sarrerako lau multiplexadore ditu. 125. Irudian ikus
daitekeenez, lau multiplexadoreek aukeratze-sarrera eta gaitze-sarrera bera erabiltzen
dute.

125. Irudia

74151 MSI zirkuituak (126. Irudia), zortzi datu-sarrera eta hiru aukeratze-sarrera ditu.

126. Irudia

Elektronika Digitala. 5. gaia.

- 159 -

Elektronika eta Telekomunikazioak Saila.

8.4. Aplikazioa
127. Irudian proposatzen den aplikazioan, 2tik 4ra deskodegailua, BCD/7 segmentudeskodegailua eta 74157 multiplexadorea erabiltzen dira. Display-en aktibazioa batetik
bestera txandakatzen doa, hau da, aukeratze-sarreraren maila batekin, display batek
zenbakia erakutsiko du, eta bestea itzalita mantenduko da. Aukeratze-seinalearen beste
mailarekin, display-en egoera alderantzikatu egingo da.

127. Irudia

Elektronika Digitala. 5. gaia.

- 160 -

Elektronika eta Telekomunikazioak Saila.

8.5. VHDL deskribapena


1

entity multi is port(

a, b, c :in

bit_vector(3 downto 0);

enable

bit;

control :in

);

end multi;

architecture archmul of multi is

begin

10

process (a, b, c, control, enable)

11

begin

12

if enable='1' then d<="1111";

13

elsif enable='0' then

14

:in

bit_vector(1 downto 0);

:out bit_vector(3 downto 0)

case control is

15

when "00" => d <= a;

16

when "01" => d <= b;

17

when "10" => d <= c;

18

when others => d <= "1111";

19

end case;

20

end if;

21

end process;

22

end archmul;

Elektronika Digitala. 5. gaia.

- 161 -

Elektronika eta Telekomunikazioak Saila.

9. Demultiplexadore (DEMUX)

Multiplexadorearen alderantzizko funtzioa egiten du, hots, sarrera bakarretik heltzen


den datua anitz irteeraren artean bat aukeratu eta sarrera horrek dakarren informazioa
irteeran jartzen duen zirkuitua da. Funtzionalitate hori dela eta, seriean datorren
informazioa paralelo moduan jartzeko erabili ohi da.
9.1. Diseinua
Zirkuituaren eskema, Egia-taula, funtzio logikoak eta zirkuituaren garapena 128. Irudian
azter daitezke.

S1 S0

D0

D1

D2

D3

D0 = S1 S 0 D
D1 = S1 S 0 D
D2 = S1 S 0 D
D3 = S1 S 0 D

128. Irudia

Elektronika Digitala. 5. gaia.

- 162 -

Elektronika eta Telekomunikazioak Saila.

9.2. VHDL Deskribapena


1

entity demulti is port(

sartu:

in

bit_vector(7 downto 0);

kontrol: in

bit_vector(1 downto 0);

enable:

bit;

a,b,c,d: out bit_vector(7 downto 0)

);

end demulti;

architecture archdemul of demulti is

begin

10

process (sartu, kontrol, enable)

11

begin

12

if enable='1' then a<="11111111";

13

b<="11111111";

14

c<=(others=>'1');

15

d<=(others=>'1');

16
17

in

elsif enable='0' then


case kontrol is

18

when "00" => a <= sartu;

19

when "01" => b <= sartu;

20

when "10" => c <= sartu;

21

when others => d <= sartu;

22

end case;

23

end if;

24

end process;

25

end archdemul;

Elektronika Digitala. 5. gaia.

- 163 -

Elektronika eta Telekomunikazioak Saila.

9.3. Zirkuitu komertzialak: deskodegailua


Deskribatutako DEMUX funtzioa garatzen duen zirkuitu komertzialik ez dagoenez,
DEMUXen funtzionalitatea lortzeko, deskodegailuak erabiltzen dira. Hortaz, 129.
Irudian adierazi den gisara, deskodegailuaren gaitze-sarrera eta datu-sarrera DEMUXen
datu-sarrera eta aukeratze-sarrerak izango dira hurrenez hurren.

129. Irudia

10. Analogiko-digital multiplexadore/demultiplexadore

MSI zirkuitu hauek multiplexadore- edo demultilexadore-funtzioa bete dezakete


noranzko bikoak direlako. Halaber, seinale sinusoidala, zerra motakoa eta bestelako
seinale analogikoak erabilgarri dira datu-sarreran. 130. Irudian, funtzionaltasuna
azaltzeko diagrama erakusten da, eta, 131. Irudian kapsulatuaren eskema.

.
130. Irudia

Elektronika Digitala. 5. gaia.

- 164 -

Elektronika eta Telekomunikazioak Saila.

131. Irudia

A0tik A7ra bitarteko terminalak sarrera edo irteera moduan erabil daitezke, eta
aukeratze-sarrerak S0tik S2ra bitartekoak dira. Seinale digitalekin lan egiteko, VEE
lurrera konektatu behar da, eta seinale analogikoekin lan egiteko, berriz, seinalearen
terminal negatiboa izango da. Common OUT/IN terminala, edo irteera/sarrera terminal
komuna ere deiturikoa, sarrera edo irteera moduan ere erabil daiteke.
Kanal bat aukeratzen denean, kanal horri dagokion kommutadore analogikoa ixten
denez eta gainerakoak zabalik mantentzen direnez, kanal horren eta terminal komunaren
artean konexio zuzena sortuko da, eta Ai eta A-ren artean noranzko bitan transferitu ahal
izango da seinalea. Ezaugarri hori dela eta, MSI hauek multiplexadore edo
demultiplexadore moduan erabil daitezke.

132. Irudia

11. Paritate-bit sortzailea eta paretasun-frogatzailea

Sistema digital baten barruan edo sistema ezberdinen artean gertatzen diren informaziotransferentzia digitaletan akatsak sor daitezke. Akats horiek, informazio-paketea osatzen
duten biten balioa aldatzen denean azaltzen dira. Dena dela, transmisio batean akatsik
gertatzeko probabilitatea ia ezinezkoa da, eta bi akats gertatzekoa are txikiagoa. Hala
ere, akats horiek detektatzeko, paritate-bita eransten zaio informazio-paketeari.

Elektronika Digitala. 5. gaia.

- 165 -

Elektronika eta Telekomunikazioak Saila.

11.1. Paritate- bita


Informazio-paketea osatzen duen bit taldeari ezkerraldean gehitzen zaion bitari, paritatebita deritzogu, eta ezinbestekoa da akatsak detektatzeko. Bit horren zeregina da
informazio-paketearen 1en kopurua (paritate-bita barne) bakoitia edo bikoitia (aldez
aurretik ezarritako hitzarmena) izatea transmisioaren edozein unetan. Hortaz, hitzarmen
hori bete dadin, 1 edo 0 balioa hartuko du paritate-bitak.
Adibidea:
Hitzarmena

Paritate bikoitia

Paritate bakoitia

ASCII A = 1000001

01000001

11000001

ASCII T= 1010100

11010100

01010100

Informazio-paketea

Hitzarmenak ezartzen badu sistema batek paritate bikoitiarekin funtzionatu behar duela,
sistema hartzaileak jasotzen dituen informazio-pakete guztien 1en kopuruak bikoitia
izan beharko du. Horrela izango ez balitz, transmisioan akatsa gertatu zela detektatuko
luke hartzaileak. Horiek horrela, transmisioan bi akats gertatuz gero, sistema hartzaileak
ez luke detektatuko akatsik; izan ere, informazio-paketearen 1en kopurura bikoitia
izaten jarraituko luke. Hortaz, akats kopurua bikoitia izanda, akatsa gertatu dela jakin
gabe geratuko litzateke sistema.
11.2. Paritatea sortzea eta frogatzea
Informazio-paketeari gehitu behar zaion paritate-bita sortzen duen zirkuitua garatu
behar da, eta baita hartzailean paritatea aztertzen duena ere. Zirkuitu horiei paritatebitaren sortzaile eta paretasun-frogatzaile deritzegu, hurrenez hurren.
Paritate-bitaren sortzailea.
Demagun bi bitez osaturiko informazio-paketea transmititu (A1 A0) nahi dela, eta
parekotasun bikoitia erabiltzea erabaki dela. Hala, paritate-bita sortzeko zirkuituari
dagokion egia-taula, funtzio logikoa eta zirkuitua, hauek dira:

Elektronika Digitala. 5. gaia.

- 166 -

Elektronika eta Telekomunikazioak Saila.

Hortaz, hiru bitez osaturiko informazio-paketea (A2 A1 A0) transmititu nahi bada,
parekotasun bikoitia izanda ere, paritate-bita sortzeko zirkuituari dagokion egia-taula,
funtzio logikoa eta zirkuitua, hauek dira:

Transmisioa
Paritate-bita sortu ondoren, transmititu behar den informazio-paketeari eransten zaio bit
hori Error! No se encuentra el origen de la referencia.n azaltzen den moduan.

133. Irudia

Paretasun-frogatzailea:
Hiru bitez osaturiko informazio-paketearekin jarraituz (A2 A1 A0), eta parekotasun
bikoitia mantenduz, paretasun-frogatzailearen zirkuituari dagokion egia-taula, funtzio
logikoa eta zirkuitua, hauek dira.

Elektronika Digitala. 5. gaia.

- 167 -

Elektronika eta Telekomunikazioak Saila.

A2

A1

A0

BP

Non E = 1 egoerak akatsa gertatu izanaren berri

ematen duen, hau da, informazio-paketearen

1en kopurua bakoitia izan dela detektatu duen.

E = A2 A1 A0 BP

11.3. Zirkuitu komertziala


74280 zirkuituaren sarrerak eta irteerak egoki erabiltzen badira, zirkuituak bi modutan
joka dezake, hots, paritate-bitaren sortzaile moduan, edo paretasun-frogatzaile moduan.
Haren egia-taula eta kapsulatua 134. Irudian erakusten dira, eta hurrengo atalean haren
erabilpena aztertuko da.

134. Irudia

Elektronika Digitala. 5. gaia.

- 168 -

Elektronika eta Telekomunikazioak Saila.

11.4. Aplikazioa
135. Irudian proposatzen den aplikazioan transmisio-sistema garatu egin da. Han erabili
diren zirkuituak multiplexadorea, demultiplexadorea, paritate sortzaile/frogatzailea, eta
memoria dira. Azken gailua (memoria) agertu berria da, eta haren betebeharra da datupaketearen zortzi bitak aldi berean eskuragarri izan arte, datu horiek gordetzea. Egoera
hori gertatzen denean, hots, zortzi bitak transmititu ondoren, eta orduan soilik, izango
da erabilgarria paretasun-frogatzailearen irteeraren balioa. Horretarako, aukeratzesarrera guztien balioa 1 denean, AND ateak bakarrik hedatuko du paretasunfrogatzailearen irteeraren balioa (Akatsa izeneko irteerara).
Sistemaren paretasuna bikoitia izan dadila erabaki bada, orduan 74280 zirkuituaren
Bakoiti irteera hartu beharko da paritate-bitaren sortzaileren kasuan zein paretasunfrogatzaile kasuan.

135. Irudia

Elektronika Digitala. 5. gaia.

- 169 -

Elektronika eta Telekomunikazioak Saila.

11.5. Akatsak detektatzeko eta zuzentzeko paritate-metodoa: hammning kodeak


Hamming kodeetan oinarritzen den metodoa akatsak detektatzeko beste paritatemetodoa da. Oinarrizko Hamming metodoa erabiltzen bada, akatsa gertatu den
aurkitzeaz gainera, bit akastuna zuzendu ere egin daiteke. Bestalde, Hamming metodoa
luza daiteke bi akats detektatzeko asmoarekin.
Oinarrizko Hamming metodoa paritate-bit bat baino gehiago erabiltzean datza.
Horretarako, transmititu nahi den informazio-paketea edo hitza (hitza: D0, D1, D2,...Dn-1)
azpitaldetan banatu behar da, eta haietariko bakoitzari paritate-bit bat esleitu behar zaio.
Hortaz, lehenengo pausoa izango da beharrezkoak diren paritate-bit kopurua definitzea
12. Ekuazioan agertzen den inekuazioaren bidez:
2k n + k + 1 Bp1, Bp2,Bpk (paritate-bitak)
12. Ekuazioa

Non n transmititu behar den bit kopurua den, eta k aldagaia n biteko hitzari gehitu behar
zaion paritate-bit kopurua. Beraz, transmititu behar den informazio-pakete berriak k + n
bit izango ditu. Paritate-bit bakoitzak posizio zehatza izan behar du transmisioan.
Posizio hori, adierazpen honekin definitzen da:
PBpi = 2i-1 (i=1,..k) i paritate-bitaren posizioa
Posizioa

Posizioa

P1

P2

P3

P4

P5

P6

P7

Posizioan

BP1

BP2

D0

BP3

D1

D2

D3

zein bita
Bigarren pausoa informazio-paketearen azpitaldekatzea izango da, Bpk (i=1,..k)
bakoitzari azpitalde horietariko bat esleitzeko helburuarekin. Horretarako, 0-tik (2k1)era tarteko zenbaki-zerrenda osatu behar da. Zenbaki horiek bitar moduan adierazi
ondoren, digitu bakoitzari (22 21 20 ) 1 balioa ematen dion zenbakia idatzi behar da.
Zenbaki horiek informazio-paketearen posizioa adierazten dute, eta azpitalde bat
osatuko dute. Azpitalde bakoitzari dagokion paritate-bita (Bpk (i=1,..k)) jakiteko,
azpitalde hori lortzeko erabili den digituaren pisuak esango du. Prozesu horren adibidea
136. Irudian egin da n = 4 den informazio-paketearentzat.

Elektronika Digitala. 5. gaia.

- 170 -

Elektronika eta Telekomunikazioak Saila.

22

21

20

1 azpitalda (Bp1 sortzeko)= (P1, P3, P5, P7)

2 azpitaldea (Bp2 sortzeko)= (P2, P3, P6, P7)

3 azpitaldea (Bp3 sortzeko)= (P4, P5, P6, P7)

136. Irudia

Lortutako azpitaldeetan, paritate-bitari dagokion posizioa agertzen da, eta begi-bistakoa


da posizio hori deuseztatu egin behar dela, posizio horretan jarri beharko den bitaren
sortzailea azpitaldea bera baita.
11.6. Aplikazioa: 4 biteko hitzen transmisioa
4 bit (D0D1D2D3) transmititzeko eta Hamning kodeak aplikatzeko sistema diseinatuko
da atal honetan. Horretarako, ezinbestekoa da abiatzeko datuak lortzea, hots, paritate-bit
kopurua, biten posizioak eta azpitaldeak:

Paritate-bit kopura = 3, Bp1Bp2Bp3 deritzogunak.

Posizio bakoitzari dagokion bita:

P1P2P3 P4P5P6P7=Bp1Bp2D0Bp3D1D2D3

Paritate-bita sortzeko azpitaldeak:

Bp1 (P3P5P7); Bp2 (P3P6P7); Bp3 (P5P6P7)

Informazio hori kontuan izanda, paritate-bita sortzen duen zirkuitua, akatsa detektatzen
duen zirkuitua eta akatsa zuzentzen duen zirkuitua garatu behar dira.

Elektronika Digitala. 5. gaia.

- 171 -

Elektronika eta Telekomunikazioak Saila.

Paritate-bita sortzen duen zirkuitua

Zirkuituari dagokion bloke-diagrama 137. Irudian marraztu da.

137. Irudia

Bloke-diagraman hiru zirkuitu agertu arren, nabaria da zirkuitu bakarra diseinatu behar
dela, hots, paritate-bitaren sortzaileari dagokiona; izan ere, zirkuitu hori hiru aldiz
errepikatu behar da sarrera- eta irteera-aldagaien izenak soilik aldatuz. Hortaz,
haietariko bati dagokion egia-taula 29. Taulan azter daiteke.
P7

P6

P5

P4=BP3

29. Taula
Elektronika Digitala. 5. gaia.

- 172 -

Elektronika eta Telekomunikazioak Saila.

Hortik lortzen den funtzio logikoa izango da:


BP3 = P7 P6 P5
Logika hori beste bi blokeetara hedatuz:
BP2 = P7 P6 P3
BP1 = P7 P5 P3

Akatsa detektatzeko zirkuitua

Informazioa transmititu ostean, akatsik gertatu den aztertzen duen zirkuitu digitala
diseinatu behar da. Horri dagokion bloke-diagrama 138. Irudian marraztu da.

138. Irudia

Hor ere, nabaria da zirkuitu bakarra diseinatu behar dela, hots, akats-detektatzaileari
dagokiona; izan ere, zirkuitu hori hiru aldiz errepikatu behar da sarrera- eta irteeraaldagaien izenak soilik aldatuz. Hortaz, horietariko bati dagokion egia-taula 30. Taulan
azter daiteke.

Elektronika Digitala. 5. gaia.

- 173 -

Elektronika eta Telekomunikazioak Saila.

P7

P6

P5

P4=BP3 E3

30. Taula

Non E3 = 1 egoerak akatsa gertatu izanaren berri ematen duen, hau da, informaziopaketearen 1en kopurua bakoitia izan dela detektatu du
Hortik lortzen den funtzio logikoa hau izango da:
E3 = P7 P6 P5 P4
Logika hori beste bi blokeetara hedatuz:
E2 = P3 P6 P7 P2
E1 = P3 P5 P7 P1

Elektronika Digitala. 5. gaia.

- 174 -

Elektronika eta Telekomunikazioak Saila.

Akatsa zuzentzeko zirkuitua

Akatsak zuzentzeko zirkuitua garatzeko, E1, E2, E3 irteerek eskaintzen duten


informazioa aztertu beharra dago, kontuan izanda Ei = 0 izateak esan hani duela akatsik
ez dela izan azpitalde horretan. Orduan, E1= 0 E2 = 0 eta E3 = 1 konbinazioa agertzen
bada, ondoriozta daiteke ezinezkoa dela E3 azpitaldean akatsa gertatzeaz gainera, E1-i
eta E2-ri dagokien azpitaldeetan bit akastuna egotea. Baldintza horiek aintzat hartuta,
aurrez esan daiteke bit akastuna laugarren posizioan dagoena dela. E1, E2, E3. aldagaien
konbinazio guztiak aztertzeko, 31. Taula osatu da. Han, bit akastunaren posizioa B.A.
izenarekin adierazi da. Taula arretaz aztertzen bada, ohar gaitezke E3 E2 E1 aldagaiek
osatzen duten zenbaki bitarrak bit akastunaren posizioa ematen duela.

31. Taula

Orduan, bit akastuna ezagututa, hori zuzentzeko bidea bit horren inbertsioa egitea
besterik ez da.
Aurreko paragrafoan adierazitako ideiarekin bat etorriz 139. Irudian agertzen den
diagrama-blokea osatu da atal honi dagokion zirkuitua garatzeko. Han, Zpi aldagaiak
adierazten du pi (i =3,5,6,7) posizioan dagoen bita zuzendu behar dela. Nabaria da
gainerako posizioak (i =1, 2, 4 ) ez direla aintzat hartu, helburua informazio-paketea
(D0, D1, D2, ...Dn-1) akatsik gabe transmititzea delako. Horiek horrela, Piz (i =3,5,6,7)
zirkuituaren irteera izango da, hots, transferitutako datuak zuzenduta.

139. Irudia

Elektronika Digitala. 5. gaia.

- 175 -

Elektronika eta Telekomunikazioak Saila.

Diagramaren blokeei dagozkien egia-taulak hauek dira:


1) Akatsa gertatu den posizioaren adierazlea:

Zirkuituaren logika berriro hartzen bada, bistakoa da deskodegailua erabil daitekeela


zirkuitua garatzeko, 140. Irudian egin den moduan.

E1
E2

Zp3

E3

Zp5
Zp6
Zp7

140. Irudia

2) Akats-zuzentzailea
Datua (Di) zuzendu behar bada (Zpi = 1), orduan, datu horren inbertsioa egingo da.
Logika hori taula honetan adierazi da:
Di

Zpi

Piz

Piz = Di ZDi

Elektronika Digitala. 5. gaia.

- 176 -

Elektronika eta Telekomunikazioak Saila.

Zirkuitu osoa

4 bit (D0D1D2D3) transmititzeko eta Hamning kodeak aplikatzeko sistema osoaren


diseinua 141. Irudian bildu da.

141. Irudia

Akats bikoitza detektatzeko zirkuitua

Paritate-bit berri bat gehitzen badiogu aurreko diseinuari, akats bat detektatu eta
zuzentzeaz gainera, bi akats ere detektatu ahal izango dira. Paritate-bit hori n+k bitak
arakatzetik lortzen da, eta zortzigarren posizioa hartuko du.
P8 = Bp8 ( P7 P6 P5 P4 P3 P2 P1 ).
Hortaz, transmititu behar den paketeak n + k + 1 bit izango ditu. Halaber, E8. irteera
duen zirkuitua gehitu behar da , zeinak n + k + 1 bitak arakatzen dituen.
Hartzaile-transmisore sistema horri dagokion bloke-digrama 142. Irudian azter daiteke.

Elektronika Digitala. 5. gaia.

- 177 -

Elektronika eta Telekomunikazioak Saila.

142. Irudia

Bi akats detektatzen direnean bit akastunak identifikatzea ezinezkoa denez, informazioa


berriro bidaltzea eskatzen duen zirkuitua diseinatu behar da. Eskaera horren erabakia E1,
E2, E3. E8 aldagaien esanahiak aztertuz lortzen da. Hortaz,
E = 0 eta E8 = 0 bada, orduan akatsik ez da izan, eta ez da eskatu behar datueak berriro
bidaltzea.
E 0 eta E8 = 1 bada, orduan azpitalderen batean akatsa izan da. Akats bakarra denez,
akatsa zuzendu egin daiteke, eta ez da eskatu behar datuak berriro bidaltzea.
E 0 eta E8 = 0 bada, orduan akats bikoitza izan da, eta eskatu behar da datuak berriro
bidaltzea.
E = 0 eta E8 = 1 bada, orduan Bp8. paritate-bitean akatsa izan da, eta ez da eskatu behar
datuak berriro bidaltzea.
Aurreko paragrafoetan adierazitako informazioarekin bat etorriz, egia-taula hau osatu da
zirkuitu birbidaltzailea garatzeko.

Elektronika Digitala. 5. gaia.

- 178 -

Elektronika eta Telekomunikazioak Saila.

E8

E3

E2

E1

R = 1 informazioa birbidali
R = E 8 ( E1 + E2 + E3 ) + E8 E 3 E 2 E 1

141. Irudian aurkeztu den zirkuitu osoari gehitzen bazaizkio akats bikoitza detektatzeko
azaldu diren zirkuituak, 143. Irudian agertzen den zirkuitua beharrezkoa litzateke.

143. Irudia

Elektronika Digitala. 5. gaia.

- 179 -

Elektronika eta Telekomunikazioak Saila.

11.7. Hamming kodearen aplikazio praktikoa


Paretasun bikoitia aplikatuko da.
Transmititu behar diren datuak: 1010, eta posizioak 3a, 5a, 6a eta 7a.
Paretasun-bitak: P1 (D3D5D7 ) = 1
P2 (D3D6D7 ) = 0
P4 (D5D6D7 ) = 1
Transmititu behar den pakete osoa:
Posizioa

Datuak

Egoera ezberdinak planteatuko dira lortu diren funtzio logikoen emaitzak aztertzeko.
1) Demagun akatsa izan dela 3. posizioan; beraz, 1 0
Posizioa

Datuak

E4 = D7 D6 D5 BP4 = 0
E2 = D3 D6 D7 BP2 = 1

B. A. = 3, bit akastuna 3. posizioan


dagoena izan da.

E1 = D3 D5 D7 BP1 = 1
2) Demagun akatsa izan dela 2. posizioan; beraz, 0 1
Posizioa

Datuak

E4 = D7 D6 D5 BP4 = 0
E2 = D3 D6 D7 BP2 = 1

B. A. = 2, bit akastuna 2. posizioan


dagoena izan da.

E1 = D3 D5 D7 BP1 = 0

Elektronika Digitala. 5. gaia.

- 180 -

Elektronika eta Telekomunikazioak Saila.

3) Demagun akatsa izan dela 3. posizioan (1 0), eta 2. posizioan (0 1)


Posizioa

Datuak

Z4 = D7 D6 D5 BP4 = 0
Z2 = D3 D6 D7 BP2 = 0

B. A. = 1, ekuazioak dio bit akastuna


1. posizioan dagoena izan dela; hortaz, gaizki
dago ekuazioak ematen duen informazioa.

Z1 = D3 D5 D7 BP1 = 1
BP8 = 0 gehitzen bada:
Posizioa

Datuak

4) Demagun akatsa izan dela 3. posizioan, beraz, 1 0


Posizioa

Datuak

E4 = D7 D6 D5 BP4 = 0
E2 = D3 D6 D7 BP2 = 1

B. A. = 3, bit akastuna 3. posizioan


dagoena izan da.

E1 = D3 D5 D7 BP1 = 1
E8 = 1
5) Demagun akatsa izan dela 3. posizioan (1 0), eta 2. posizioan (0 1)
Posizioa

Datuak

E4 = D7 D6 D5 BP4 = 0
E2 = D3 D6 D7 BP2 = 0

Bi akats daudelakoaren informazioa


ematen dute ekuazioek; hortaz, informazioa zuzena da.

E1 = D3 D5 D7 BP1 = 1
E8 = 0
Elektronika Digitala. 5. gaia.

- 181 -

Elektronika eta Telekomunikazioak Saila.

12. Unitate aritmetiko logikoa (UAL)

N biteko bi eragingairen artean eragiketa logikoak zein aritmetikoak garatzen dituen


zirkuitu digitala da.
12.1. Konputagailu digitalaren egitura
Unitate aritmetiko logikoa ordeanagailuaren PUZean (Prozesu-unitate zentrala)
kokatzen da, eta ariketak garatzeko datuak memorian edo kanpoko gailuetan eskuragarri
ditu, 144. Irudian adierazten den moduan.

144. Irudia

12.2. Unitate aritmetiko logikoaren diseinua: UAL


UALak gara ditzakeen eragiketen artean bat aukeratzeko, aukeratze-sarrerak
eskuragarri daude. Hortaz, eragingaiei dagozkien sarrerez gainera, k aukeratze-sarrera
izango ditu UALak, 2k eragiketen artean aukeraketa zehatza egin ahal izateko. UALari
dagokion ikur logikoa 145. Irudian aurkezten da.

145. Irudia

Elektronika Digitala. 5. gaia.

- 182 -

Elektronika eta Telekomunikazioak Saila.

Eragiketa aritmetikoak eta logikoak bereizteko, aukeratze-sarreren artean bati atxikitzen


zaio eginkizun hori. Izan ere, UALaren diseinuan hurrengo pausu hauek eman behar
dira: lehenik, aukeratze-sarreren konbinazio bakoitzari eragiketa bat esleitu; hurrena,
unitate logikoaren eta unitate aritmetikoaren banakako diseinua; eta, azkenik, bi
unitateen fusioa UALa osatzeko. Adibide moduan, demagun n biteko bi zenbakiren
arteko eragiketa hauek garatzen dituen UALa diseinatu nahi dela.
Eragiketa

Eragiketa

aritmetikoak

logikoak

A+B

AND

A-B

OR

A+1

XOR

A-1

NOT A

Hartu beharreko lehenengo erabakia k-ren balioa izango da. Horretarako, garatu
beharreko eragiketa kopurua kontuan hartu behar da, eta horren arabera k definitu.
Adibidean, k = 3 izan beharko luke, hots, S2 S1 S0. Esan bezala, eragiketa aritmetikoak
edo logikoak aukeratzeko sarrera bat uzten bada, S2 adibidez, talde horietariko
bakoitzaren barnean (aritmetiko/digitala) eragiketa konkretua garatzeko, S1 eta S0
erabiliko dira. Hala, 32. Taulan esleipen bat proposatzen da adibide moduan non, S2
zero den kasuan, eragiketa aritmetikoak garatuko diren, eta bat denean, berriz, logikoak.

S2

S1

S0

Funtzioa

Garatu beharreko eragiketa

A+B

FA = an-1, ......a0 + bn-1, ......b0 + 00.0

A-B

FA = an-1, ......a0 + b n-1 , ......b 0 + 0..01

A+1

FA = an-1, ......a0 + 00.01 = an-1, ......a0 + 00 ..0 +0 1

A-1

FA = an-1, ......a0 + 11.1 + 00..0

AND

FL = ai. bi ; i = 0,...n-1

OR

FL = ai.+ bi ; i = 0,...n-1

NOT A

XOR

FL = ai
FL = ai. bi ; i = 0,...n-1
32. Taula

Hurrengo pausa, unitate aritmetiko eta logikoaren diseinua da.


Elektronika Digitala. 5. gaia.

- 183 -

Elektronika eta Telekomunikazioak Saila.

Unitate Aritmetikoa

32. Taularen eragiketa aritmetikoak aztertuz, ikusten da beti eragiketa bera garatu behar
dela, hau da, batuketa, non eragingai bat finkoa den (A= an-1, ......a0 ), eta beste eragigaia
(Y) zein hasierako bururakoa (C0) aldakorrak diren. Hortaz, ideia hori adierazpen
honetan laburbil daiteke:
FA = A + ZERBAIT = A + Y + C0
Hots,

cn
f An

cn 1 ... ci
an 1 ... ai
yn 1 ... yi
f An 1 ... f Ai

... c0
... a0
... y0
... f A0

13. Ekuazioa

Egitura horretan (13. Ekuazioa), nabaria da oinarrizko eragiketa (fAi = ai + yi+ ci)
errepikatzen dela (gorriz adierazita); hortaz, eragiketa hori garatzen duen zirkuitublokea diseinatuz gero, nahikoa da behar beste bloke seriean kableatzea unitate
aritmetikoa egiteko.
Y eragingai aldakorraren balioa S1 eta S0 balioen menpekoa dela aintzat hartu behar da
diseinua abiatzeko, 146. Irudian egin den moduan. Han, igarren blokeari dagokion
bloke-diagrama marraztu da, non bi azpizirkuitu bereizten diren; zehazki, Zerbait
deritzona eta FullAdder-a. Alabaina, garatu behar den zirkuitu bakarra Zerbait da,
FullAdder-a 2. Batutzaileak atalean aztertu baita.

146. Irudia

Elektronika Digitala. 5. gaia.

- 184 -

Elektronika eta Telekomunikazioak Saila.

Horiek horrela, Zerbait zirkuituari dagokion egia-taula, ekuazio logikoa eta zirkuitua
147. Irudian garatu dira.
S1

S0

bi

yi

yi = S 0 S1bi

bi
S1

yi

S0

147. Irudia

Behin 146. Irudiaren blokea diseinatzen denean, horietariko n bloke seriean kableatzen
dira, non n eragingaiek duten bit kopurua den. Konfigurazio hori 148. Irudian garatu da.
Ikusten da bloke gehigarria dagoela; izan ere, beharrezkoa da hasierako bururakoa
sortzeko. Bloke horrek dituen sarrerak S1 S0 dira, haren balioa aukeratutako eragiketaren
menpekoa baita.
bn-1 an-1

bi ai

b0 a0
S0
S1

n-1.

Cn

i.

blokea

Cn

fA

Ci

blokea

Co

blokea

blokea

C1

Ci+1

fAn-1

0.

fAi

fA0

148. Irudia

Elektronika Digitala. 5. gaia.

- 185 -

Elektronika eta Telekomunikazioak Saila.

Hortaz, hasierako bururakoa sortzeko zirkuituaren diseinua hau izango da:


S0

S1

C0

C0 = S 0 S1

S0

S1

Hasierako bururakoaren
sortzailea

C0

Hala ere, horren diseinua saihestu daiteke aukeratze-sarreren esleipen egokia eginez.
Izan ere, 32. Taulan egin den esleipenaren ordez, 33. Taulan aukeratu dena egiten bada,
hasierako bururakoa S0.sarrerarekin bat etorriko litzateke eta zirkuitua 149. Irudian
agertzen dena izango litzateke.

S2

S1

S0

Funtzioa

Garatu beharreko eragiketa

A+B

FA = an-1, ......a0 + bn-1, ......b0 + 00.0

A-B

FA = an-1, ......a0 + b n-1 , ......b 0 + 0..01

A+1

FA = an-1, ......a0 + 11.1 + 00..0

A-1

FA = an-1, ......a0 + 00.01 = an-1, ......a0 + 00 ..0 +00 1


33. Taula

149. Irudia

Elektronika Digitala. 5. gaia.

- 186 -

Elektronika eta Telekomunikazioak Saila.

Unitate Logikoa

A eta B eragingaien igarren bit bikotearen artean (ai eta bi) eragiketa logikoak garatu
behar dira; beraz, lehenengo bit bikote batentzako zirkuitua diseinatu behar da (igarren
blokea) eta ondoren errepikatu zirkuitu hori A eta B eragingaiek duten bit bikote
bakoitzeko. Ideia horri dagokion bloke-diagrama 150. Irudian erakusten da.

150. Irudia

34. Taulan adierazitako egia-taulan oinarrituz lortzen den funtzio logikoarekin igarren
blokea diseinatzen da. Halaber, funtzio bera garatzeko 4tik 1erako multiplexadorea
erabil daiteke, 151. Irudian egin den moduan.

34. Taula

151. Irudia

Elektronika Digitala. 5. gaia.

- 187 -

Elektronika eta Telekomunikazioak Saila.

UAL Osoa

Behin zirkuitu logikoaren eta aritmetikoaren funtzioen diseinuak bukatzen direnean,


haietariko irteera batek bakarrik agertu behar du UALaren irteeran. Hori erdiesteko,
multiplexadorea erabil daiteke, eta S2. sarreraren arabera funtzio bat edo bestea
eskuragarri izango da UALaren irteeran. Multiplexadore horren barne-egitura 2tik
1erako n multiplexadorez osatuta egongo da. Zirkuitu osoa 152. Irudian laburbildu da.

152. Irudia

Elektronika Digitala. 5. gaia.

- 188 -

Elektronika eta Telekomunikazioak Saila.

ARIKETAK. BIGARREN ZATIA (4., 5. Gaiak).


1) Diseina ezazu N biteko zenbakiari bat balioa gehitzen dion zirkuitua.
2) A eta B zenbaki positiboen arteko kenketa garatzen duen zirkuitua diseinatu behar da.
Horretarako, nahitaezkoa da sarrerako B zenbaki positiboa negatiboa bihurtzea eta
zirkuituak eragiketa hori garatuko du biko osagarri adierazpena erabiliz. Barneeragiketak egiteko, kontuan hartu behar da ezinbestekoa dela 4 biteko erregistroa
erabiltzea. Halaber, zirkuituak emaitzaren zuzenketa egingo du, hots, emaitza
negatiboa baldin bada, biko osagarrian adierazi beharrean, bitar natural moduan
adieraziko du, eta led batekin jakinaraziko du zenbaki negatiboa dela.
3) 4 bitez osaturiko bi zenbaki emanda, A eta B positibo zein negatibo, haien arteko
batuketa edo kenketa egiten duen zirkuitua egin nahi da. Hortaz, zirkuituaren sarrerak bi
zenbakienak izateaz gainera, eragiketa aukeratzeko beste sarrera bat izango du
zirkuituak. Zenbaki negatiboak biko osagarrian adieraziko dira, eta zirkuituak ematen
duen emaitza beti zuzenduta emango du (azalpena aurreko ariketan ematen da).
4) Diseina ezazu N biteko zenbakia bostez biderkatzen duen zirkuitua.
5) Diseina ezazu 2bi 2bit egiten duen biderkatzailea. Diseinu hori oinarri moduan
hartuta, diseina ezazu 6bit 6bit egiten duena.
6) Diseina ezazu BCD naturalean adierazitako bi zenbakiren arteko batuketa garatzen
duen zirkuitua; hau da, eragingaiak zein emaitza BCD naturalean agertuko dira.
7) Diseina ezazu BCD naturalean adierazitako bi zenbakiren arteko kenketa garatzen
duen zirkuitua; hau da, eragingaiak zein emaitza BCD naturalean agertuko dira.
8) ) Diseina ezazu BCD-gehi-3 kodean adierazitako bi zenbakiren arteko batuketa
garatzen duen zirkuitua; hau da, eragingaiak zein emaitza BCD-gehi-3 kodean agertuko
dira.

Elektronika Digitala. Ariketak.

- 189 -

Elektronika eta Telekomunikazioak Saila.

9) 74154 deskodegailuak erabiliz, osa ezazu 5 biteko zenbakia deskodetzeko zirkuitua.


10110 kode bitarra sarbidean jarriz gero, adieraz ezazu zein irtenbide aktibatuko den.
10) Diseina ezazu 2tik 4rako deskodegailua, sarrerak, irteerak eta gaitze-sarrera maila
altuan aktibatzen direla kontuan izanda.
Deskodegailu hori oinarritzat hartuta, gara ezazu 4tik 16rako deskodegailua.
11) Gara ezazu 32 lerroko datuak multiplexa ditzakeen zirkuitua. Horretarako,
erabilgarri dituzu 74150 multiplexadoreak eta beharrezkoa den beste edozein logika.
12) 74151 erabiliz, lor ezazu funtzio hau: f = m(0, 2, 3, 5)
13) 4tik 1erako edozein multiplexadore erabiliz, gara ezazu f ( abc ) = ab + bc funtzioa.

14) 74151 erabil ezazu funtzio hau garatzeko: f = m(0, 1, 2, 3, 4, 9, 13, 14, 15)
15). Diseina ezazu lau bit dituzten eragingaiekin taulako ariketak garatzen dituen UALa.
Emaitza aritmetikoa zuzenduta emango du (azalpena bigarren ariketan deskribatzen
da).

Aritmetikoak

Bururakorik gabeko batuketa


Bururakoa duen batuketa

Logikoak

AND
OR

A unitatean txikitu

NOT A

Transferitu A

AB

A unitatean handitu
Kenketa bateko osagarrian
Kenketa biko osagarrian

Elektronika Digitala. Ariketak.

- 190 -

Elektronika eta Telekomunikazioak Saila.

16) Diseina ezazu lau bit dituzten eragingaiekin taulako ariketak garatzen dituen UALa.
Emaitza aritmetikoa zuzenduta emango du (azalpena bigarren ariketan deskribatzen
da).

Aritmetikoak

Logikoak

Bururakorik gabeko batuketa

AND

Bururakoa duen batuketa

OR

Bururakorik gabeko kenketa

NOT A

Bururakoa duen kenketa

NOT B

A unitatean handitu

AB

A unitatean txikitu

NAND

Transferitu A

NOR

B-ren bateko osagarria


B-ren biko osagarria
A bider 2
Irteeran 0000
Irteeran 1111
17) Adieraz itzazu 153. Irudiaren F funtzioa osatzen duten minterrak. Sinplifika ezazu
funtzio hori eta eman ezazu adierazpen hori biderketen arteko batuketa eta batuketen
arteko biderketa moduan. Ondoren, egin ezazu F funtzioa garatzen duen beste zirkuitu
bat 154 integratua erabiliz, eta behar den NAND ate kopuru txikiena erabiliz.

X0
X1
X2
X3
X4

153. Irudia

18) Demagun sistema batek zazpi sarrera dituela. Haietariko lauk bitar natural moduan
idatzitako zenbaki positiboa (A = a4a3a2a1) adierazten dute, eta gainerako hirurek, bitar

Elektronika Digitala. Ariketak.

- 191 -

Elektronika eta Telekomunikazioak Saila.

naturala den zenbaki positibo aleatorio (D = d3d2d1 ) bat adierazten dute. D bakoitia
izanez gero, D-ren balioa A zenbakiari gehitu behar zaio, eta D bikoitia izanez gero, Dren balio hori biko osagarri moduan A-ri kendu behar zaio. Batuketa eta kenketa egin
ondoren lortzen den emaitza D-ren balio bera baldin bada, G irteera batek 1 balioa
emango du. Gainerako kasuetan G = 0 izango da.

Zenbaki positibo eta negatiboekin lan egin behar denez, zer tamaina minimo izan
beharko dute datuekin lan egiteko erregistroek overflow-a gerta ez dadin?
Arrazoitu ezazu erantzuna.

Gara ezazu azaldutako baldintzak betetzen dituen zirkuitua eskuragarrri dituzun


zirkuitu integratuak erabiliz, hots, 7483, 7485, 7447 eta ate logikoen kopuru
minimoa.

Aurreko diseinuaren irteerari gehitu iezaiozu etapa berri bat. Etapa horren
zereginak izango dira, alde batetik, bere irteeran adieraztea bitar naturalean
aurreko etaparen emaitzaren modulua, eta bestalde, led batekin adieraztea
aurreko etaparen emaitza negatiboa ala positiboa izan den.

Aurreko diseinuari gehitu iezaiozu beste etapa bat, emaitzaren modulua 7


segmentuko display batean ikusi ahal izateko. Adieraz ezazu zein motatako
displaya erabili beharko litzateke eta konfigura itzazu deskodegailuak pisu
handieneko zeroa ezaba dadin.
Erabiltzeko integratuak:7483, 7485, 7447eta ate logikoen kopuru minimoa.

Oharra: Integratuen hankatxo guztiak egoki konektatu behar dira. Hala ere, ez da
beharrezkoa diagramak duen ordena mantentzea.
19) Sei datu-sarrera (D0-D5) eta bi irteera (D y P) dituen zirkuitua diseinatu nahi da.
Ezinbestekoa da zirkuituak zehaztapen hauek betetzea:

Paralelo doazen sei biten artean, hau da, datu-sarreren artean, hiru eta bakarrik
hiru 1en presentzia detektatu behar du zirkuituak. Detekzioa gertatzen denean, D
irteerak 1 balioa hartuko du.

Paralelo doazen sei biten artean, hau da, datu-sarreren artean, 1en kopurua
bikoitia edo bakoitia den detektatu behar du zirkuituak. Kopurua bakoitia bada, P
irteerak 1 balioa hartuko du.

Elektronika Digitala. Ariketak.

- 192 -

Elektronika eta Telekomunikazioak Saila.

Lehen atala diseinatzeko erabilgarriak diren zirkuitu integratuak hauek izango dira: bi
biteko batukari osoak, eta 8 sarrerako multiplexadorea. Halaber, alderantzikagailuak ere
erabil daitezke.
Bigarren atala diseinatzeko, nahitaezkoa da 74180 zirkuitu integratua erabiltzea.
20) Bilera baten parte hartzen duten 20 pertsonenen artean baiezko botoa eman dutenen
kopurua erakusten duen sistema diseinatu nahi da; hortaz, emaitza displayetan ikusgai
izango da. Kide bakoitzak botoa emateko etengailu bat dauka, eta kideak ezetza
aukeratzen duenean, etengailuaren irteerak zero logikoa emango du; baietza aukeratzen
duenean, berriz, bat logikoa agertuko da. Etengailuen irteerak bosna taldekatuko dira,
lau batuketa partzialak lortzeko (A0, A1, A2, A3), 154. Irudian ageri den moduan.
Ondoren, bozketaren emaitza lortzeko, beharrezkoa da batuketa partzialak batzen dituen
zirkuitua (BCD Batutzailea). Halaber, zirkuitu horrek bozketaren emaitza BCD Naturala
kodean emango du 7 segmentuko displayetan ikusgai izateko. 154. Irudian sistemari
dagokion bloke-diagrama proposatzen da.
Sarrerak

BCD/7 segmentuko
BCD

Deskodegai-

Batutzailea

luak

154. Irudia

Elektronika Digitala. Ariketak.

- 193 -

Elektronika eta Telekomunikazioak Saila.

Diagraman agertzen diren blokeak garatzeko hurrengo integratuak erabil daitezke:


Batutzaile osoak, 7483 (lau biteko bi zenbakiren batutzailea), 7447 (BCD-7segmentu
deskodegailua), 7 segmentuko displaya, eta behar diren ate logikoak.
Integratu guztien pinak egoki konektatu behar dira, eta erabiliko den display mota
adierazi behar da. Halaber, botoen batuketaren emaitza digitu bakarrekoa bada, pisu
handieneko displaya piztu gabe agertuko da.
21) Zirkuitu digital batek 3 biteko hiru bit-talde ditu sarrera moduan (A, B, C). Era
berean, irteera hiru bit_taldez osatuta dago, hau da, 3 biteko bi bit_talde (M eta m), eta
hirugarrena R taldea deritzoguna. Hiru sarreren artean zenbakirik handiena M irteeran
agertuko da, eta m irteeran haietariko txikiena. Bestalde, R irteeran M-ren eta m-ren
arteko eragiketaren emaitza agertuko da. Egin behar den eragiketa C sarreraren
balioaren araberakoa izango da: C sarrerak adierazten duen balioa 2 eta 5 zenbakitartean baldin badago (bi haiek tartearen barruan hartuta), orduan M-ren eta m-ren
arteko kenketa biko osagarrian garatuko da (M-m). C sarreraren balioa tarte horretatik
kanpo baldin badago, orduan, M-ren eta m-ren arteko batuketa garatuko da.

Egin ezazu zirkuituari dagokion bloke-diagrama. Bloke bakoitzak dituen sarrera


eta irteera guztiak argi eta garbi adierazi behar dira (zer adierazten duten, bit
kopurua...)

Gara ezazu aurreko atalean adierazi duzun bloke bakoitzaren diseinurik egokiena.
Diseinurako erabil daitezkeen zirkuitu integratuak dira: 7485, 7483, 74157, 7447,
eta ate logikoen kopuru minimoa.

Emaitza 7 segmentuko displayetan ikusi ahal izateko egindako zirkuituari gehitu


iezaiozu irteerako etapa bat, eta konfigura ezazu ezkerreko zeroaren ezabaketa
gerta dadin. Diseinu horretan erabiltzen diren integratuen justifikazioa adierazi
behar da.

Oharra 1: Zirkuitu integratuetan erabilgarriak diren sarrera guztiak egoki konektatu

behar dira.
Oharra 2: Zirkuitu integratuen hankatxoak ez dira marraztu behar ezaugarri-orrietan

datozen ordenarekin.

Elektronika Digitala. Ariketak.

- 194 -

Elektronika eta Telekomunikazioak Saila.

22) 4 biteko datu-hitzak bidaltzen dira kontrol-zentro batera, eta transmisioa egoki egin
dela ziurtatzeko, Hamming kodeak erabiltzen dira paretasun bakoitia aplikatuz. Kontrolzentrora informazioa ondo heldu bada, 4 biteko hitzarekin eragiketa batzuk egiten dira.
Transmisioan akatsen bat gertatu dela detektatzen bada, akatsa zuzendu egiten da.
Zuzenketa posiblea ez bada, egin beharreko eragiketen emaitza zero izango da.
Sistemak bit bakarra zuzendu dezake, eta bi akats detekta ditzake.
Egin beharreko eragiketak hauek dira: bidalitako datua 7tik 15era bitarteko zenbakia
bada (biak barne), zenbaki horri 4 kendu behar zaio (zenbaki negatiboa 2ko osagarrian
kodetuta). Datua tarte horretatik kanpo geratzen bada, 5 gehituko zaio.
Sistema jasotzailea diseinatzea eskatzen da 155. Irudian agertzen den diagrama-blokea
oinarritzat hartuta.

155. Irudia

Egin ezazu zirkuituari dagokion bloke-diagrama. Bloke bakoitzak dituen sarrera


eta irteera guztiak argi eta garbi adierazi behar dira (zer adierazten duten, bit
kopurua...)

Gara ezazu aurreko atalean adierazitako bloke bakoitzaren diseinurik egokiena.


Diseinurako erabil daitezkeen zirkuitu integratuak dira: 7447, 74157, 7483,
74139, eta ate logikoen kopuru minimoa.

Emaitza 7 segmentuko displayetan ikusi ahal izateko egindako zirkuituari gehitu


iezaiozu irteerako etapa bat, eta konfigura ezazu ezkerreko zeroaren ezabaketa
gerta dadin. Diseinu horretan erabiltzen diren integratuen justifikazioa adierazi
behar da.

Oharra 1: Zirkuitu integratuetan erabilgarriak diren sarrera guztiak egoki konektatu

behar dira..
Oharra 2: Zirkuitu integratuen hankatxoak ez dira marraztu behar ezaugarri-orrietan

datozen ordenarekin.

Elektronika Digitala. Ariketak.

- 195 -

Elektronika eta Telekomunikazioak Saila.

23) Jatetxeetan bi konpartimentu dituzten hozkailuak aurkitu ditzakegu: bata ardoa


sartzeko, eta bestea okela gordetzeko. Ardoa sartzeko konpartimentua 14 eta 17 gradu
zentigradu artean mantendu behar da, eta okelarena 3tik 4ra bitartean. Tenperaturak
detektatzeko, sentsore bana daukate konpartimentuek. Sentsore horiek tenperatura bitar
natural kodean adierazten dute, eta azpi zero den kasuetan biko osagarrian. Sentsoreek
eman ditzaketen balio minimo eta maximoa 20 C eta 30 C dira, hurrenez hurren.
Konpartimenturen bat bere tartetik kanpo dagoen detektatzen duen zirkuitua diseinatu
nahi da. Halaber, hozkailuak konpartimentu-aukeratzaile sarrera bat izango du
konpartimentu bataren edo bestearen graduak display-sistema bakar batean ikusteko.
Tartetik kanpo egonez gero, displayetan agertu behar den zenbakia 00 izango da. Era
berean, erakutsi behar den tenperatura negatiboa denean, led bat piztu beharko da eta
displayetan tenperaturaren modulua agertuko da.

Egin ezazu zirkuituari dagokion bloke-diagrama. Bloke bakoitzak dituen sarrera


eta irteera guztiak argi eta garbi adierazi behar dira, emaitzak arrazoituz (zer
adierazten duten, bit kopurua, irteeretan lortuko den balio maximoa eta minimoa,
erabili behar den erregistroa...)

Gara ezazu aurreko atalean adierazitako bloke bakoitzaren diseinurik egokiena.


Diseinurako erabil daitezkeen zirkuitu integratuak dira: 7483,7447, 74157, eta ate
logikoen kopuru minimoa. Erabili behar den display mota adieraz ezazu, eta sistema
konfigura ezazu tenperatura zero gradu den kasuan displayetan zero bakarra ikus dadin,
eta emaitza digitu bakarrekoa denean, pisu handieneko digituari dagokion displaya
itzalita gera dadin .
Oharra 1: Zirkuitu integratuetan erabilgarriak diren sarrera guztiak egoki konektatu

behar dira..
Oharra 2: Zirkuitu integratuen hankatxoak ez dira marraztu behar ezaugarri-orrietan

datozen ordenarekin.
Oharra 3: Karnaugh mapa bidez garatu beharreko zirkuituetan, ez da beharrezkoa

marrazkia egitea, ezta funtzio logikoaren murrizketa egitea ere. Egia-taula argi eta garbi
adieraztea nahiko da.

Elektronika Digitala. Ariketak.

- 196 -

Elektronika eta Telekomunikazioak Saila.

6. GAIA. SISTEMA SEKUENTZIALAK: SARRERA. Memoria duten


elementuak: Latch, Flip-flop eta beste batzuk.
1. Logika konbinazional-sekuentziala

Logika konbinazionalean oinarrituta diseinatutako zirkuitu logikoen irteeraren balioa,


edozein unetan, sarrerek une horretan duten balioen menpekoa da soilik. Alabaina, gailu
baten geroko jokabidea erabakitzeko, aurreko uneetan gertatutakoa gogoratu behar
duten diseinu logiko anitz daude. Hortaz, memoriaren kontzeptua bermatzea
ezinbestekoa da diseinu logiko horiek egin ahal izateko. Hala, historia gogoratzeko
gaitasuna duen zirkuituei zirkuitu sekuentzial deritzegu eta dimentsio berria ematen dio
diseinu logiko elektronikoari. Horren adibidea litzateke kontagailuak, zeinetan sarreren
denborazko bariazioa gogoratzea nahitaezkoa den hurrengo egoera erabakitzeko.

2. Memoria.

Baina, nola da posible zirkuitu elektroniko batek ezer gogoratzea? Zirkuiteriaren bidez
hori lor daiteke. Izan ere, ate logikoen hedapenaren atzerapen-denboran eta
berrelikadura-begizten (ateen irteerak, sarreretara konektatuz) erabileran oinarrituz,
zirkuitu batek memoria izatea erdiesten da. Funtzionamendu horiek ulergarri izan
daitezen, memoria-gailuen barne-egitura aztertu behar da, eta hori egingo da, hain zuzen
ere, laugarren atalean.

3. Sistema sekuentzialen egitura orokorra

Sistema sekuentzialen egitura eskematiko orokorra 156. Irudian erakusten da. Han,
zirkuituari dagozkion aldagaiak adierazi dira, alegia, (x1,...,xn) sarrerak, (z1, ...,zm)
irteerak, (y1,...,yr) oraingo egoerak eta (Y1, ...,Yr) zirkuituaren hurrengo egoerak.

Azpimarratu behar da xi, zi, yi eta Yi aldagai horiek aldagai bitarrak direla hau da, 0
logikoa eta 1 logikoa dira har ditzaketen balioak. Halaber, yi eta Yi aldagaiek adierazten
duten azpiko kontzeptuei buruz hausnarketa egitea gomendagarria da, hots, oraingo
egoera eta hurrengo egoeraren esanahiari buruz, hurrenez hurren. Hasteko, badirudi

izenak elkarrekin aldatuta daudela (eskema ikusita, ematen du denbora zehatza pasatu
ostean Y-ak y bihurtzen direla), baina ez da horrelakorik gertatu. Izan ere, ulertu behar
da

berrelikadura-begiztan

agertzen

den

Memoria-blokean

oraingo

egoerak

gordetzen direla, eta Memoria horren edukiaren denborazko bilakaera hurrengo


Elektronika Digitala. Ariketak.

- 197 -

Elektronika eta Telekomunikazioak Saila.

egoeren menpekoa dela. Hori dela eta, yi eta Yi balioei egoera-aldagai eta kitzikapenaldagai deritzegu, hurrenez hurren.

156. Irudia

Azkenik, Memoria blokearen edukiaren denborazko bilakaera denborazko erreferentziapauta bati atxiki dakioke, hau da, uhin periodiko egonkor bati (erlojua).

4. Memoria duten oinarrizko elementu biegonkorrak (balantzak).

Aurreko atalean aurkeztutako memoria-blokeen garapena aztertuko da atal honetan.


Bloke horiek oinarrizko memoria-gailuz osatuta daude: biegonkorrak edo balantzak
(latch edo flip-flop), atzerapen-lineak, gailu magnetikoak, kommutadoreak, etab... Hala
ere, irakasgai honetan gailu biegonkorrak baino ez dira azalduko, erabilienak baitira eta
sistema sekuentzialak diseinatzeko baliabide sinpleena direlako.
Zirkuitu biegonkorrak gai dira 1 edo 0 balioa memorian gordetzeko behar beste
denbora. Balio hori, zirkuituaren irteeran lortzen da, eta biegonkorraren egoera
adierazten du Q letraren bidez. Orduan, esan daiteke zirkuitu biegonkorra 0 eta 1 egoera
egonkorretako batean eperik gabe manten daitekeela. Zirkuituaren hurrengo egoera
adierazteko, Q* letra erabiltzen da. Hortaz, biegonkorrak bi egoera posible ditu: batean
0 balioa jarriko du irteeran, eta bestean, berriz, 1 balioa. Egoera bat edo bestea
erdiesteko kitzikapen-sarrerak ditu biegonkorrak, eta haien izaeraren arabera hartzen du
izena biegonkorrak. Halaber, kitzikapen-sarreren izaera hori sakonki ezagutu behar da
haien konfigurazio egokiaren bidez biegonkorra nahi dugun egoerara bideratzeko.

Elektronika Digitala. Ariketak.

- 198 -

Elektronika eta Telekomunikazioak Saila.

Biegonkor mota bi daude, latch eta flip-flop. Bigarrenak, lehenak ez bezala, denborazko
kontrol-sarrera (erlojua) du. Sarrera horrek adierazten duenean, eta kontuan izanda
kitzikapen-sarreren balioa, gailuak bere egoera oraingotzen du. Hortaz, mota berdineko
anitz gailuk egoera oraingotu dezakete aldi berean, hau da, sinkronizatuta lan egin
dezakete. Latch-ek (sarraila izenarekin ere ezagunak), ez dute erloju-sarrerarik, eta
kitzikapen-sarreretan aldaketa sumatu ahala euren egoera oraingotzen dute.
Jarraian, biegonkorrik arruntenak aztertuko ditugu, oinarria izango baitira zirkuitu
logiko sekuentzialekin lan egiteko.

4.1. Biegonkor asinkronoa: LATCH

Atal honetan, oinarrizko ate logikoetatik abiatuz, eta berrelikaduraren erabileraren bidez
latch bat nola lortu daitekeen aztertuko dugu.

4.1.1. Set Latch-a.

157. Irudiaren a atalean agertzen den OR-2 atearen irteera berrelikatzen dugu haren
sarrera batekin (b atala) eta besteari S izena ematen zaio. Irteeraren balioa 0 denez,
irteera 0 egoeran egonkorra mantenduko da. S sarreraren balioa aldatzen bada (1
baliora, c atala), orduan Q irteerak 1 balioarekin agertuko da (c atala) eta balio hori
mantenduko du nahiz eta S-ren balioa 0ra bueltatu (d atala). Portaera hori Set Latch
batena da.

157. Irudia

4.1.2. Reset Latch-a.

Reset latch-a lortzeko, aurreko atalean lortutako zirkuitutik abiatuko gara. Han, OR
atearen ordez NOR atea eta NOT ateak seriean jarriko ditugu, 158. Irudiaren a atalean
egin den moduan. Zirkuituaren irteera (Q) NOR atearen irteera hartzen bada, zirkuitua
egonkorra egongo da 1 balioarekin b kasuan agertzen diren baldintzak mantenduz gero,
hots, berrelikaduraren balioa 0 eta beste sarrerak (R) ere 0. R sarreraren balioa aldatzen
bada (1 baliora, c atala), orduan Q irteerak 0 balioarekin agertuko da (c atala), eta balio
hori mantenduko du nahiz eta R-ren balioa 0ra bueltatu (d atala). Portaera hori Reset

Elektronika Digitala. Ariketak.

- 199 -

Elektronika eta Telekomunikazioak Saila.

Latch batena da. Ohikoa da Reset lacth-aren egitura adieraztea, e atalean adierazi den
moduan.

158. Irudia

4.1.3. SetReset NOR Latch-a

Egoera jakin batean egonkortzen diren zirkuituak aplikazio oso arruntetan izan ezik, ez
dira batere erabilgarri. Komeni da, besteak beste, aurkeztutako bi diseinuak elkarrekin
konbinatzea aktibatze edo desaktibatzearen kontrola eskuragarri duen lacth berria
sortzeko. Horretarako, aurreko diseinuaren NOT atearen ordez NOR-2 atea jartzen da,
159. Irudiaren a atalean egin den moduan. Ate horren sarrera bat zirkuituaren sarreratzat
uzten bada (b atalean, R), orduan R eta S sarrerak direla medio latch berri horren egoera
egonkorra aukeratu ahal izango da. Lach horri RS latch deritzogu eta ohikoa da haren
barne-egitura adieraztea c atalean egin den moduan, eta ikur logikoa d atean dagoen
moduan.

159. Irudia

Elektronika Digitala. Ariketak.

- 200 -

Elektronika eta Telekomunikazioak Saila.

4.1.4. Latch SetReset NAND

Oraingoan, SR latch horren funtzionamendu bera lortuko da, baina NAND ateak
erabiliz, 160. Irudiaren a atalean egin den moduan. Konfigurazio hori aztertuz, ikusten
da inolako funtzionalitaterik ez duen egoera lortzen dela sarrerak R=S= 0 direnean. Izan
ere, NAND-2 atearen sarrera batek 1 balioa badu, beste sarreraren funtzionamendua
NOT atearena izango da, eta bi NAND-2 ate horien sarrerak akoplamendu gurutzatu
moduan konektatu direnez (aztertu b atala), lacth-aren irteerak osagarriak izango dira.

160. Irudia

Bestalde, sarreraren bat aktibatzen denean (1 balioa), bermatzen da lortzen den egoera
egonkorra bat datorrela egindako ekintzarekin; hots, S = 1 denean, latch-aren egoera 1
da (Set), eta R = 1 denean, latch-aren egoera 0 (Reset) da.
NOT ateak zirkuitutik kentzen badira (161. Irudia), sarrerak maila baxuan aktiboak
izango dira ( S eta R ).

161. Irudia

Gailua adierazteko erabiltzen diren ikur logikoak 162. Irudian erakusten dira.

162. Irudia

Elektronika Digitala. Ariketak.

- 201 -

Elektronika eta Telekomunikazioak Saila.

4.1.5. SR latch-aren denbora-diagramak eta atzerapen denborak

Edozein latchen funtzionamendua adieraz daiteke denbora-diagrama baten bidez.


Horren adibidea litzateke 163. Irudian marraztu den kronograma. Han, hasierako egoera
0 dela suposatu da, eta S sarreran pultsua agertu ahala, zirkuitua aktibatu egin da.
Egoera horretan mantendu da R sarreran pultsua agertu arte. Orduan, zirkuitua 0
egoerara pasatu da. Kronogramarekin jarraituz, nabaria da sarrerek 1 balioa dutenean
egoera 0 dela, baina horren ostean sarrera biak 0 izatera aldi berean aldatzen badira,
konpetentzia-baldintzan sartzen dira sarrera horiek, eta ezinezkoa da aurrez esatea zein

izango den gailuaren amaierako egoera. Hala gertatzen da bi ekintza aldi berean
gertatzea (sarrera biak 0 logikora pasatzea) ezinezkoa delako. Hortaz, 0ra pasatzen R-a
lehena bada, amaierako egoera 1 izango da; ordea, S-a bada lehena, egoera egonkorra 0a
izango da. Sarrera biek 0 balioa hartuko balute aldi berean eta NOR ateak berdinak
izango balira, baldintza hipotetiko horretan bi sarrerak Q-ren kontrola lortzeko
lehiaketan sartuko lirateke, eta egoera oszilatzen mantenduko litzateke. Errealitatean,
aipatutako baldintzak ezinezkoak dira, eta beti sarreraren batek irabazten du, baina ezin
da aurrez esan zein izango den. Hortaz, S=R=1 sarrera debekatuta dago latch-a
erabiltzen denean.

Set

Reset

Set

Sarrera Balio
ilegalak ezezagunak

163. Irudia

163. Irudiaren kronograma garatzeko ateak idealak direla suposatu da, baina
errealitatean horrelakorik ez dagoenez, 164. Irudiaren kronograma garatu da ateen
hedapenaren atzerapen-denborak kontuan izanda, eta horren azterketa egitera goaz.

Elektronika Digitala. Ariketak.

- 202 -

Elektronika eta Telekomunikazioak Saila.

Set

Reset

Set

Sarrera

Balio

ilegalak

ezezagunak

164. Irudia

Begi bistakoa da zirkuituan parte hartzen duten ate guztien atzerapen-denborak


zirkuituaren amaierako egoeran eragina dutela. Horren lagin adierazgarria 165. Irudian
ikus daiteke. Izan ere, S sarrera 0tik 1era pasatzen denean, Q 0ra helduko da NOR N1
atearen tPHL atzerapen-denbora betetzen denean. Horren ostean, N2-ren tPLH-a igaro
behar da, berrelikatze-begiztaren bidez Q 1 izan dadin. Laburbilduz, latch mota horietan
Q irteera Q irteera baino lehenago aldatzen da zirkuitua egonkortu aurretik.

165. Irudia

Jokaera berdina ikusten da latch-a reseteatzen denean. R sarrera 0tik 1era pasatzen
denean, Q 0ra helduko da NOR N2 atearen tPHL atzerapen-denbora betetzen denean.
Horren ostean, N1-en tPLH-a igaro behar da, berrelikatze-begiztaren bidez Q 1 izan
dadin.

4.1.6. SR-ren kitzikapen-taula eta ezaugarri-ekuazioa.

Kitzikapen taulak laburbiltzen du memoria duen gailu baten funtzionamendu logikoa.


Han adierazten dira gailuaren hurrengo egoera zein izango den kontuan izanda oraingo
egoera eta kitzikapen-sarreren une horretako balioa. Horren adibidea litzateke 166.
Irudian ematen den RS latch-ari dagokion taula.
Elektronika Digitala. Ariketak.

- 203 -

Elektronika eta Telekomunikazioak Saila.

166. Irudia

Oraingo egoeratik (Q) hurrengo egoerara (Q*) trantsizioa gertatu behar den unean

latch-aren sarrerek duten balioa adierazten dute S eta R zutabeek. Halaber, kitzikapentaularen edukia K mapara eramaten bada, Q*-ren adierazpen logikoa lortzen da, hots,
SR latch-aren ezaugarri-ekuazioa:
Q* = S + RQ
4.1.7. SR Latch atakekin

S eta Rren balio berriek latch-ean noiz izan behar duten eragina kontrolatzen duen

seinalea egotea ezinbestekoa da maiz. Izan ere, gomendagarria da balioa aldatzen


daudenean gailuan eraginik izan ez dezaten (inhibituta); hortaz, balio berria egonkortzen
denean bakarrik pasa liteke haien balioa gailura. Funtzionamendu hori lortzeko, latch
SR-ari bi AND-2 ate jar diezazkiokegu 167. Irudian egin den moduan.

167. Irudia

Han, nabaria da C = 1 izan arte S eta R-ren balioa ez dela gailura helduko. Halaber,
NAND-2 ateak erabil daitezke SR latch-aren sarrerak maila baxuan aktiboak baldin
badira. Horrelako zirkuitua 168. Irudian erakusten da.

168. Irudia
Elektronika Digitala. Ariketak.

- 204 -

Elektronika eta Telekomunikazioak Saila.

4.1.8. Atzerapena duen Latch-a: D Latch

Informazioa gordetzeko gaitasuna da sistema digitalen erabilera garrantzitsuenetariko


bat. Izan ere, une batean sarreretan jarri den informazioa ondorengo edozein unetan
berreskuratu ahal izatea ohiko ekintza da. Horretarako, 169. Irudian adierazi diren Delay
latch-ak edo D latch-ak erabiltzen dira.

169. Irudia

169. Irudiaren b atala aztertuz ikusten da SR Latch atakekin gailuan oinarrituz D latch
bat lor daitekeela. Izan ere, nahikoa da S=D eta R= D egitea. Hala, latch hori aktibo
dagoenenean, (C=1) funtzionamendu bakarra 166. Irudiaren kitzikapen-taularen Set
(S=1 eta R=0) eta Reset (S=0 y R=1) egoerei dagokie. Halaber, NOR bidezko D latch-a
gara daiteke, 169. Irudiaren c atalean egin den gisara.
Horiek horrela, S=D eta R= D ordezkapenak egiten badira SR-ren ezaugarri-ekuazioan,
D latch-aren ekuazioa lortzen da:
Q* = DC + CQ

Han, nabaria da hurrengo egoera eta sarrera berdinak direla (Q*=D ) latch-a gaituta
dagoenean (C=1), eta ez gaituta dagoenean (C=0) aldaketarik ez dela sumatzen (Q*=Q).
Aurreko paragrafoarekin bat datorren portaera 170. Irudian adierazten da

Gaituta

Gaituta

Aldaketarik ez

Gaituta

Aldaketarik ez

170. Irudia
Elektronika Digitala. Ariketak.

- 205 -

Elektronika eta Telekomunikazioak Saila.

4.2. Biegonkor sinkronoa: FLIP-FLOP


Latch-ak gaituta daudenean, nabaria da zirkuitu konbinazional moduan funtzionatzen
dutela; izan ere, sarreretan gertatzen diren aldaketek berehala sorrarazten dituzte
aldaketak

irteeretan

(derrigorrezko

hedapenaren

ostean,

noski).

Ondorioz,

funtzionamendu sinkronoa lortu nahi izanez gero, zirkuitu horiek ez dira batere
erabilgarri. Sinkronismoa da trantsizioak antolatzeko denborazko seinale bat
zirkuituaren funtzionamendu egokia bermatzeko, hala nola, berrelikadura dela eta,
jokaera ezegonkorrak ezabatzeko, edo, hedapenaren denborak direla eta, seinaleen
irakurketan gerta daitezkeen akatsak erdiesteko. Denborazko seinale horri erloju
deritzogu (156. Irudian aurkeztua izan da), eta sistema baten errendimenduari eta
kalitateri buruzko informazioa ematen du.
4.2.1. Maisu/morroi SR flip-flop-a

Bi latch kaskadan antolatzeari (171. Irudia) maisu-morroi konfigurazioa deritzogu, eta


azaldutako arazoak ezabatzeko irtenbide bat da.
Maisua

Morroia

Erlojua

171. Irudia

Konfigurazio horretan, erlojuaren adierazpen osagarri biak eskuragarri daude, eta


haietariko bakoitzak latch bat gaitzen du. Hortaz, erlojua maila baxuan dagoenean
maisua gaitzen da (ataka), eta morroia ezgaituta geratzen da (atxikipena); erlojuak 1
balioa hartzen duenean, ordea, kontrako egoera gertatzen da. Ondorioz, erlojuaren
egoera 0 denean, maisuak bereganatzen ditu sarreretan gertatzen diren aldaketak, eta ez
dira ikusiko morroiaren irteeran hurrengo goranzko ertza (0etik 1era) heldu arte.
Hartara, 172. Irudian agertzen den denborazko diagramak jokabide hori adierazten du.

Elektronika Digitala. Ariketak.

- 206 -

Elektronika eta Telekomunikazioak Saila.

Flip-flop-aren irteera alda daiteke

172. Irudia

Hori dela eta, esaten da maisu-morroi flip-flop-ak pultsu bitartez desarratzen direla; izan
ere, pultsu osoa (bi trantsizio) behar dute irteera baliagarri izan dadin. Horren
adierazpidea litzateke Error! No se encuentra el origen de la referencia.ren ikur
logikoa. Han, goranzko ertzarekin (0tik 1era) irteera eguneratzen dela adierazten da;
Error! No se encuentra el origen de la referencia.n, ordea, beheranzko ertzarekin

(1tik 0era) egiten da ekintza hori.

173. Irudia

174. Irudia

Ikus daike SR flip-flop-aren trantsizio-taula (175. Irudia) eta SR latch-aren trantsiziotaula berdinak direla. Funtzionamendu diferentzia bakarra da C erlojuaren pultsua osoa
(alderanztuta zein zuzena) burutu behar dela flip-flop-aren irteeran trantsizioa gerta
dadin.

Elektronika Digitala. Ariketak.

- 207 -

Elektronika eta Telekomunikazioak Saila.

175. Irudia

4.2.2. Maisu/morroi D flip-flop-a

Maisu/morroi flip-flop-a diseinatu da 176. Irudian aurreko atalaren filosofia jarraituz.


Erloju-pultsuaren beheranzko ertzarekin, maisuak bereganatzen du D sarreran dagoen
balioa, eta balio hori morroiaren irteeran agertuko da hurrengo goranzko ertzarekin.
Horren adierazpidea litzateke 177. Irudiaren ikur logikoa. Han, goranzko ertzarekin
(0tik 1era) irteera eguneratzen dela adierazten da.

176. Irudia

177. Irudia

Elektronika Digitala. Ariketak.

- 208 -

Elektronika eta Telekomunikazioak Saila.

178. Irudian agertzen den denborazko diagramak flip-flop horren jokabidea adierazten
du ateen hedapenaren atzerapen-denborak kontuan izanda.

178. Irudia

D flip-flop-aren trantsizio-taula 179. Irudian azter daiteke, eta D latch-aren trantsiziotaularekin konparatuz ondoriozta daiteke taula biak berdinak direla. Hala ere, flip-floparen irteeran trantsizioa gerta dadin C erlojuaren pultsu osoa burutu behar da.

179. Irudia

4.2.3. Maisu/morroi JK flip-flop-a

SR flip-flop-aren bilakaera izan daiteke JK flip-flop-a; izan ere, S = R = 1 sarreraren


aurrean duen jokaera izan ezik, SR flip-flop-aren jokaera berdina du sarreretan J = S eta
K = R soilik eginez. SR flip-flop-aren kasuan ez bezala, non S = R = 1 sarrera
debekatuta dagoen, J = K= 1 egoerak gailuaren irteera kulunkatu dadin egiten du, eta
hori oso egoera erabilgarria da. Kulunkatze horrek esan nahi du irteeraren balioa Q = 0
bada Q = 1 izatera pasatuko dela (Q* = 1) eta, Q = 1 bada Q = 0 izatera pasatuko dela
(Q* = 0).
180. Irudian agertzen den taulan JK flip-flop-aren lau jokabideak adierazten dira.

Elektronika Digitala. Ariketak.

- 209 -

Elektronika eta Telekomunikazioak Saila.

180. Irudia

Halaber, D flip-flop-a oinarritzat hartuta, JK flip-flop-ari dagokion diagrama logikoa


garatu da 181. Irudian, eta han ere adierazi da ikur logikoa (b atalean). Ikus daiteke D
flip-flop-ak goranzko ertzarekin eguneratzen duela bere egoera; JK flip-flop-ak, ordea,
beheranzko ertzarekin eguneratzen du.

181. Irudia

4.2.4. Trantsisioz desarratzen diren flip-flop-ak

Aztertu diren flip-flop-ak, maisu-morroi hain zuzen ere, egoki funtzionatzeko,


erlojuaren bi trantsizio behar direla ageri da, hots, erlojuaren pultsu osoa. Halaber,
badira erlojuaren goranzko zein beheranzko trantsizioetan egoera aldatzen duten flipflop-ak. Hala 0tik 1erako erlojuaren aldaketaren ondoren gailuak erantzuna ematen
badu, trantsizio positiboarekin desarratzen dela esan ohi da. Hala, 1etik 0rako erlojuaren
aldaketarekin erantzuna lortzen bada, trantsizio negatiboarekin desarratzen dela esango

Elektronika Digitala. Ariketak.

- 210 -

Elektronika eta Telekomunikazioak Saila.

da. Portaera horren ondorioz, kitzikapen-seinaleak flip-flop-aren sarreretan egonkor


mantendu behar diren denbora-tartea erabat murrizten da.
Goranzko trantsizioarekin edo ertzarekin desarratzen den D flip-flop baten adibidea
erakusten da 182. Irudian.

182. Irudia

4.2.5. Trantsisioz desarratzen den T flip-flop-a

Lerro batean pultsuak zenbatzeko oso arrunta den gailua T flip-flop-a da, eta izen bat
baino gehiago du, hala nola trigger, toggle, desarratze edo alternantzia. Gailu horrek
kitzikapen-sarrera bakarra du, eta seinale jakin batekin bere egoera aldatzen du; izan
ere, seinale horren edozein trantsizio edo ertzarekin irteeraren balioa txandakatzen edo
aldatzen du. Seinale hori, T kitzikapen-seinale bera izan daiteke (Error! No se
encuentra el origen de la referencia.n adierazten da funtzionamendua, eta trantsizioz

desarratu izenarekin ezagutzen da), edo baita erloju-seinale bat ere (Error! No se
encuentra el origen de la referencia.n adierazten da funtzionamendua). Azken kasu

horretan, aktibazio-seinalea (T) aktibatuta dagoenean (T = 1) gailua gaituta egongo da,


hots, irteeraren balioa aldatuko da erlojuaren beheranzko ertzarekin.

35. Taula

Elektronika Digitala. Ariketak.

36. Taula

- 211 -

Elektronika eta Telekomunikazioak Saila.

4.2.6. Sarrera asinkronoak

Kitzikapen-sarrera eta sinkronizazio-sarrerak ez ezik, sarrera independenteak dituzte


gailu logikoek. Sarrera horiek aktibatu eta berehala eragina dute zirkuituaren egoeran,
hots, asinkronikoki lan egiten dute eta ez dute erloju seinalerik behar. Preset eta Clear
sarrerak horietariko bi seinale dira, eta, 37. Taulan ikus daitekeenez, maila baxuan dira
aktiboak.

37. Taula

4.3. Atakak dituzten latch-en denborazko parametroak


Atakak dituen latch baten funtzionamendu egokia ziurtatzeko, sarrera-seinaleek bete
behar dituzten denborazko balio maximo eta minimoak aztertuko dira atal honetan.
Set-up denbora (ezarrera) (tS): gailuaren gaitze-seinalearen ertza heldu aurretik

sarreretan maila logikoa konstante mantendu behar den denbora minimoa.


Hold denbora (mantentze) (tH): gailuaren gaitze-seinalearen ertza gertatu ostean

sarreretan maila logikoa konstante mantendu behar den denbora minimoa.


Gaitze-seinalearen zabalerak (tW) pultsuaren zabalera minimoa adierazten du.
Hedapenaren atzerapen denborak (TP): sarrera-aldaketak irteeran sortzen duen

eragina agertu arte pasatu behar duen denbora. Egoera hauek bereizten dira:
TPHL: maila altutik maila baxura iragateko irteerak behar duen denbora sarreran aldaketa
gertatu zenetik.
TPLH: maila baxutik maila altura iragateko irteerak behar duen denbora sarreran aldaketa
gertatu zenetik.

Elektronika Digitala. Ariketak.

- 212 -

Elektronika eta Telekomunikazioak Saila.

4.4. Flip-flop-en denborazko parametroak


Flip-flop baten funtzionamendu egokia ziurtatzeko, sarrera-seinaleek bete behar
dituzten denborazko balio maximo eta minimoak aztertuko dira atal honetan.
Set-up denbora (ezarrera) (tS): erloju-pultsuaren desarra-ertza heldu aurretik

sarreretan maila logikoa konstante mantendu behar den denbora minimoa.


Hold denbora (mantentze) (tH): erloju-pultsuaren desarra-ertza gertatu ostean,

sarreretan maila logikoa konstante mantendu behar den denbora minimoa.


Erlojuaren maiztasun maximoa (fMAX): flip-flop-a desarratu daitekeen abiadurarik

handiena egoki funtziona dezan.


Erloju-pultsuaren zabalera maila altuan (tW(H)): erloju-seinalearen tarte positiboak

izan behar duen zabalera minimoa.


Erloju-pultsuaren zabalera maila baxuan (tW(H)): erloju-seinalearen tarte negatiboak

izan behar duen zabalera minimoa.


Preset edo clear pultsuen zabalera maila baxuan (tW(L)): seinale asinkronoek gailuan

eragina izan dezan izan behar duten zabalera minimoa maila aktiboan daudenean.
Berreskuratze-denbora (trec): sarrera asinkronoak desgaitzen direnetik erlojuaren ertz

aktiboa heldu arte iragan behar duen denbora.


Hedapenaren atzerapen-denborak (TP): erloju-pultsuaren desarra-ertza heltzen

denetik sarreraren balioak irteeran sortzen duen eragina agertu arte pasatu behar duen
denbora. Egoera hauek bereizten dira:
TPHL: irteerak maila altutik maila baxura iragateko behar duen denbora erloju-pultsuaren
desarra-ertza eman zenetik.
TPLH: irteerak maila baxutik maila altura iragateko behar duen denbora erloju-pultsuaren
desarra-ertza eman zenetik.
TPLH: irteerak maila baxutik maila altura iragateko behar duen denbora preset sarrera
asinkronoa gaitu zenetik.
TPHL: irteerak maila altutik maila baxura iragateko behar duen denbora clear sarrera
asinkronoa gaitu zenetik.

Elektronika Digitala. Ariketak.

- 213 -

Elektronika eta Telekomunikazioak Saila.

Texas Instruments SN7474 flip-flop-ari dagozkion denborazko parametroak grafiko

honetan adierazten (183. Irudian) dira:

183. Irudia

Halaber, gailu horri dagozkion atzerapen-denborak eta denborazko baldintzak 38.


Taulan eta 39. Taulan laburbildu dira, hurrenez hurren.

38. Taula

39. Taula

Elektronika Digitala. Ariketak.

- 214 -

Elektronika eta Telekomunikazioak Saila.

Bestalde, 185. Irudian pultsu-zabaleraren kontzeptua ematen da, eta 185. Irudian seinale
asinkronoen hedapenaren atzerapen-denborak azter daitezke.
D egonkor mantendu behar da

Konfigurazio-denbora

Mantentze-denbora

gainditu egin da

denbora gainditu egin da

Gaitze-pultsuaren

Egoera ezezaguna

zabalera minimoa

184. Irudia

185. Irudia

Elektronika Digitala. Ariketak.

- 215 -

Elektronika eta Telekomunikazioak Saila.

4.5. Latch eta flip-flop-en ezaugarrien laburpena.


Seinaleak hartzeko eta gordetzeko erabiltzen dira nagusiki latch zirkuituak. Adibidez,
RS latch-ak R eta S sarreretan agertzen diren pultsu aleatorioak beti harrapatzen ditu,
pultsu horiek berehala gaitzen edo ezgaitzen baitute latch-a. Atakak dituen latch-ak,
ordea, egoera gaituta dagoenean soilik aldatzen du. Hala, gaitze-pultsua heldu aurretik
egonkortu diren datuak harrapatzen dituenez, sarreran ager daitezkeen alterazio
iragankorrak (zaratak) iraz ditzake.
Bestalde, flip-flop-en erabilera ezinbestekoa da erloju-seinale batekin sinkronizatu
behar direnean zirkuituaren aldaketak. JK eta D flip-flop-ak dira erabilienak: RS flipflop-ak, ordea, gutxitan ikusten dira halako zirkuituetan. Izan ere, SR flip-flop-ak
debekatuta duen sarrerarekin (S = R = 1) JK flip-flop-ak kulunkatze- egoera onartzen
duenez, SR-ren ordez JK erabiltzen da. Halaber, kontuan izateko dira T flip-flop-en
erabilera kontagailuen diseinuetan.
Zirkuitu sekuentzialak diseinatzeko oinarri izango diren biegonkor horien ezaugarriekuazioak 40. Taulan adierazi dira.

40. Taula

4.6. Biegonkorren funtzionamendua adierazteko moduak.


Biegonkorren funtzionamendua deskribatzeko, ezaugarri-ekuazio logikoa ez ezik,
kitzikapen-taula eta egoeren diagrama erabili ohi dira. Kitzikapen-taulan (41. Taula) bi

alde bereizi daitezke. Batetik, egoera bakoitzeko (Q) kitzikapen-aldagaiek har


ditzaketen balio posible guztiak; bestetik, konbinazio horien guztien aurrean
biegonkorrak lortuko duen egoera (hurrengo egoera: Q*). 42. Taulan informazio bera
eskuragarri dago beste modu batean adierazita.

Elektronika Digitala. Ariketak.

- 216 -

Elektronika eta Telekomunikazioak Saila.

Q Q*

41. Taula

Q Q*

0 X

1 X

X 1

X 0

42. Taula

Egoeren Diagraman, zirkuituaren egoera posibleak (Q) zirkulu baten bidez adierazten

dira, eta egoera batetik beste baterako trantsizioa gezi baten bitartez. Trantsizio hori
sorrarazi duten sarreraren balioa geziaren gainean jarri behar da. JF flip-flop-ari
dagokion egoeren diagrama 186. Irudian marraztu da. Zirkuituak bi egoera ditu, 1 eta 0;
beraz, bi zirkulu adierazi dira, eta trantsizio bakoitzean (gezi bakoitzean) bi sarrerakonbinazio posible ikus daitezke.

(J,K)
(0,0)
(1,0)

(0,0)
(0,1)

(0,1)
(1,1)
(1,0)
(1,1)

186. Irudia

Elektronika Digitala. Ariketak.

- 217 -

Elektronika eta Telekomunikazioak Saila.

7. GAIA. ZIRKUITU SEKUENTZIAL SINKRONOEN

DISEINUA
1. Sistema sekuentzial sinkronoen egitura orokorra

Zirkuitu sekuentzial sinkronoen diseinuarekin arituko gara gai honetan, eta, zirkuitu
konbinazionalekin egin zen moduan, hemen ere suposatuko da diseinuaren abiapuntua
kutxa beltza moduko zirkuitua izango dela; bertan, zirkuituaren sarrerak eta irteerak
definitu ez ezik, erlojua eta Hasiera ere adieraziko dira, 187. Irudian egin den moduan.
Hasiera sarreraren betebeharra da sistema berrabiaraztea aktibatu ahala.
Sarrerak

Irteerak

{X0 X1 ....Xi}

{Z0 Z1 ....Zj}

Zirkuitu sekuentzial
sinkronoa

Hasiera

CLK

187. Irudia

Zirkuitu sekuentzial sinkronoen barne-egitura bi azpibloketan banatu daiteke: alde


batetik, zirkuitu konbinazionalari dagokiona, eta bestetik, memoriadun zirkuituari
dagokiona. Bi bloke horiek, berrelikaduraren bidez lotuta daude, 188. Irudian marraztu
den moduan. Horiek horrela, 187. Irudian adierazi diren sarrerak eta irteerak zehaztu
egin dira 188. Irudian.
Sarrerak

Irteerak
Zirkuitu
konbinazionala

Hasiera

.
.
.

Memoria

.
.
.

CLK
188. Irudia

Elektronika Digitala. 7. gaia.

- 218 -

Elektronika eta Telekomunikazioak Saila.

Flip-flop gailu motaren batek (JK, D, RS edo T) osatuko du memoria-blokea. Aurreko


gaian azaldu denez, biegonkorraren egoera Q letraz adierazten da, eta Q*-ak
jakinaraziko digu zirkuituaren hurrengo egoera. Zirkuituaren egoera-aldaketa (Q 1etik
0ra edo 0tik 1era pasatzea) kitzikapen-sarrerek (J eta K, JK flip-flop-a erabiliz gero)
bortxatuko dute, eta zirkuitu konbinazionalak haien balioa eman ostean berrelikaduralerroen bidez helduko da memoria-blokera. Horietariko lerro bakoitzari Kitzikapenaldagai deritzogu zirkuitu sekuentzial sinkronoen diseinuan. Halaber, flip-flop-en

irteerak (Q) zirkuitu konbinazionalaren sarrerak izango dira berrelikadura-lerroei esker


eta egoera-adagai deritzogu horietariko lerro bakoitzari. Sistemaren egoera adieraziko
du egoera-aldagaiekin osatzen den multzoaren konbinazio bakoitzak, eta horietariko
bakoitza letra batekin adierazi ohi da. Definizio horiek guztiak 189. Irudian nabarmendu
dira.

189. Irudia

2. Egoeren taula eta diagrama

2.1 Egoera-diagrama
Aurreko gaian azaldu dira biegonkorren funtzionamendua deskribatzeko bi baliabide,
kitzikapen-taula eta egoeren diagrama. Kontzeptu horiek oinarritzat hartuta, sistema

sekuentzial sinkronoaren (SSS) egoera-diagramaren kontzeptua gara daiteke. Hortaz,


SSS baten funtzionamenduaren adierazpen grafikoa egoera-diagramaren bidez egingo
da. Han, zirkuituaren egoera posibleak (A, B, C) zirkulu baten bidez adierazten dira,
eta egoera batetik beste baterako trantsizioa, gezi baten bitartez. Trantsizio hori
sorrarazi duten sarreren balioa geziaren gainean jarri behar da. Horiek horrela, egoera
batek irteerako geziak zein sarrerako geziak baditu, egoera hori oraingo egoera eta

Elektronika Digitala. 7. gaia.

- 219 -

Elektronika eta Telekomunikazioak Saila.

beste egoera baten hurrengo egoera izango da. Kontzeptu horiek 190. Irudian adierazi
dira.
X1X2...Xi

Hasiera
A Egoera.
Oraingo Egoera.
Hurrengo Egoera

X1X2...Xi

B Egoera.
Oraingo Egoera.
Hurrengo Egoera

X1X2...Xi

B Egoera.
Oraingo Egoera.
Hurrengo Egoera

190. Irudia

2.2. Egoera-taula
Egoera-taula SSSen funtzionamendua deskribatzeko beste modu bat da, eta kitzikapentaularen kontzeptuan dauka oinarria. Hortaz, bi ardatz bereizi daitezke: batetik, ardatz

bertikala, sistemaren egoera posible guztiak (oraingo egoerak) finkatzeko; bestetik


ardatz horizontala, sistemaren sarrerek har ditzaketen konbinazio-balioak adierazteko.
Oraingo egoera eta konbinazio-sarrera bikote bakoitzaren gurutze-kutxatilan sistemaren
hurrengo egoera adieraziz osatzen dira taularen errenkadak (191. Irudia) egoeradiagrama aintzat hartuta.
Sarrerak
X1X2...Xi

Oraingo Egoerak.
{Q0 Q1 ....Qi}

0..0

0..1

0..10

...

Hurrengo Egoerak.
{Q0* Q1 * ....Qi *}

191. Irudia

3. Ereduak

Nabaria da egoera-diagraman zein egoera-taulan zirkuituaren irteera ez dela adierazi.


Izan ere, sistemaren sarrerek sistemaren irteeran duten eraginaren arabera, bi adierazpen
ezberdin daude. Batean, irteeren balioa oraingo egoeraren menpekoa da (192. Irudia),
eta bestean, sarreraren balioak ere badu eragina (193. Irudia). Moore eredu eta Mealy
eredu deritzegu, hurrenez hurren.
Elektronika Digitala. 7. gaia.

- 220 -

Elektronika eta Telekomunikazioak Saila.

192. Irudia

193. Irudia

SSSren egitura orokorra eredu bakotzera moldatzen badugu, Mealy ereduaren


adierazpen grafikoa 194. Irudian ikus daiteke, eta Moore ereduari dagokiona 195.
Irudian.

Elektronika Digitala. 7. gaia.

- 221 -

Elektronika eta Telekomunikazioak Saila.

194. Irudia

195. Irudia

Horiek horrela, irteeraren adierazpena ezberdina izango da, ereduaren arabera, SSSren
egoera-diagraman. Moore ereduarekin, sistemaren egoerari elkartuta egongo da
sistemaren irteera (196. Irudia), eta Mealy ereduarekin, trantsizio-gezietan idatzitako
sarrera bakoitzari elkartuko zaio irteera (197. Irudia).

X1X2...Xi / Z1..Zj

X1X2...Xi

A/Z1..Zj

B/Z1..Zj

196. Irudia

Elektronika Digitala. 7. gaia.

197. Irudia

- 222 -

Elektronika eta Telekomunikazioak Saila.

Halaber, egoera-taulan aldaketak egongo dira erabilitako ereduaren arabera. Hala,


irteera bakoitzeko zutabe berria gehitu beharko zaio taulari Moore eredua erabiliz gero
(198. Irudia), eta Mealy-ren kasuan, ordea, hurrengo egoera bakoitzari irteera esleituko
zaio (199. Irudia).

X1X2...Xi

X1X2...Xi

0..0

0..0

0..1

B/ Z1..Zj

C/ Z1..Zj

C/ Z1..Zj

A/ Z1..Zj

N/ Z1..Zj

A/ Z1..Zj

Oraingo Egoerak.
{Q0 Q1 ....Qi}

0..10

...

Hurrengo Egoerak.
{Q0* Q1 * ....Qi *}

0..1

0..10

...

Z1 ... Zj

Oraingo Egoerak. Hurrengo Egoerak.


{Q0* Q1 * ....Qi *}
{Q0 Q1 ....Qi}

198. Irudia

199. Irudia

4. Zirkuitu sekuentzial sinkrono baten sintesia

Sistema sekuentzial sinkronoen diseinuaren prozedura azalduko da adibide bat garatuz.


Prozedura horretan atal hauek aztertu behar dira:

Zirkuituaren portaera zehatz-mehatz deskribatu eta aldagaiak definitu.

Egoera-diagrama eta egoera-taula osatu.

Egoeren murriztapena egin egoera-kopuru minimoa duen taula baliokidea


lortzeko.

Beharrezkoa den FF-kopurua zehaztu eta aukeratutako FF motaren kitzikapen


mapak osatu.

Egoeren esleipena egin ondoren, sistemaren egoera-taula osatu.

Zirkuitu konbinazionalari dagozkion funtzio konbinazionalak zehaztu.

Zirkuituaren diseinua garatu.

Bigarren atala izan ezik, gainerako guztiak erabat mekanikoak dira, hots, algoritmo
zehatzak erabiliz gara daitezke. Alabaina, bigarren atal hori egiteko nolabaiteko
intuizioa izan behar du diseinugileak, eta, horretarako, ezinbestekoa izango zaio
sistemaren deskripzioa sakonki ulertzea.
Elektronika Digitala. 7. gaia.

- 223 -

Elektronika eta Telekomunikazioak Saila.

Zirkuituaren deskribapena eta aldagaiak

Auto-bidegurutzea kontrolatzen duten semaforoentzako kontrol-unitatea diseinatu behar


da oinezkoak eta autoak kontuan izanda (200. Irudia). Izan ere, igarotzeko baimena
eskatzen duen oinezkorik ez badago, minuturo zirkulatuko dute autoek norabide
bakoitzean, hau da, Ipar-Hego norabidean dauden autoek semaforoa berde izango dute
minutu batez, eta, minutua igaro ostean, semaforo hori gorri jarriko da MendebaldeEkialde norabidean dauden autoei ibiltzeko baimena emateko minutu batez. Txandatxeegoera hori mantenduko da oinezkoren batek igarotzeko baimena eskatu arte. Orduan,
zirkulatzen ari diren autoei dagokien minutua bukatu ondoren, semaforo guztiak gorri
jarriko dira minutu batez.
Ipar-Hego

Oinezkorik ez dago
1 min IH
1 min. ME

Mendebalde

Oinezkoak daude

-Ekialde

1 min.

IH gorri
ME gorri

200. Irudia

Behin funtzionamendua ulertuta, sistemaren sarrerak eta irteerak definitu behar dira.
Oinezkoak igarotzeko baimena eskatu duela adierazten duen sarrera nahitaezkoa da. P
letraz identifikatuko da, eta 1 balioa hartuko du eskaera dagoenean. Halaber, sistema
sekuentzial sinkronoen berezko sarrerak ezin dira ahaztu, hots, Erloju eta Hasiera
sarrerak. Erloju sarreraren maiztasuna minutua izango da, minuturo egoera aldatzeko
beharra baitago.
Semaforoen egoera (gorri edo berde) mugatzeko, bi irteera ezinbestekoak dira, bata ME
norabidean dagoen semaforoarentzat (z1), eta bestea, IH norabidean dagoenarentzat (z2).
Aldagai horien 1 balioa berde egoerari dagokio.
Sarrera eta irteerak 201. Irudian laburbildu dira, baita Mealy edo Moore eredua
erabiliko den galderaren planteamendua ere. Hori da, hain zuzen ere, atal honetan
erabaki behar den gakoa.

Elektronika Digitala. 7. gaia.

- 224 -

Elektronika eta Telekomunikazioak Saila.

201. Irudia

Sistemaren deskripzioa kontuan izanda, nabaria da Moore eredua erabili behar dela
oinezkoren batek igarotzeko eskakizuna egiten duenean, semaforoen aldaketa ez baita
bat-batekoa, minutua igaro arte itxaron behar baita.
Laburbilduz, sistemak izango dituen ezaugarriak dira: oinezkoen eskaera adierazten
duen P sarrera, minutu bateko periodoa duen CLK erlojua, egoera lehenetsira sistema
bidaltzen duen Hasiera sarrerak, mendebalde-ekialde (ME) trafikoa kudeatzen duen
semaforoa kontrolatzeko z1 irteera eta ipar-hegoalde (IH) trafikoa kudeatzen duen
semaforoa kontrolatzeko z2 irteera.
Aldagai horiek guztiak Moore ereduari dagokion diagrama orokorrean aplikatzen
badira, 202. Irudiaren eskeman agertzen diren blokeak garatu beharko dira.

202. Irudia

Elektronika Digitala. 7. gaia.

- 225 -

Elektronika eta Telekomunikazioak Saila.

Egoera-diagrama eta egoera- taula

Sisteman gerta daitezkeen egoerak hiru dira: IH zirkulazioa kontrolatzen duen


semaforoa berde egotea, EM zirkulazioa kontrolatzen duen semaforoa berde egotea eta
semaforo biak gorri egotea. Egoera horiek S0, S1 eta S2 izendatzen badira hurrenez
hurren, haien arteko trantsizioak ondoriozta daitezke 203. Irudian egin den moduan.

Hasiera
P=0

ME gorri
IH berde

S0
z1z2=01

P=0

S1
z1z2=10

ME berde
IH gorri

P=1
P=1
P=0

S2
z1z2=00

P=1

Denak gorri

203. Irudia

Hala ere, ikusten da aurkeztutako diseinuan bi akats daudela. Lehena, S2 egoeran baldin
badago sistema, eta oinezkoek etengabe igarotzea eskatzen badute, trafikoa mugagabe
blokeatuko litzateke. Bigarrena, sistema S0 eta S2 egoeren artean txandakatzen gera
liteke EM norabideko trafikoa blokeatuz.
Azkena berdea egon zen semaforoa zein zen gogoratzen duen egoera diagraman sartuta
konpontzen da aipatutako azken akatsa. Lehen akatsaren irtenbidea egoeren arteko
trantsizioen esleipen egokia egitea da. Horiek horrela, egoera-diagrama 204. Irudian
marraztu dena izango litzateke.
Hasiera
P=0

ME gorri
IH berde

S0
z1z2=01

S1
z1z2=10

P=0

ME berde
IH gorri

P=1, 0
P=1
P=1
S2
S0 ren ostean z1z2=00

P=1, 0

denak gorriz

S3
z1z2=00

204. Irudia

Egoera-diagrama abiapuntutzat hartuta, egoera-taula osa daiteke (43. Taula).


Elektronika Digitala. 7. gaia.

- 226 -

Elektronika eta Telekomunikazioak Saila.

P Sarrera

Oraingo
Egoera

S0
S1
S2
S3

0
S1
S0
S1
S0

1
S2
S3
S1
S0

Irteerak

Z1
0
1
0
0

Z2
1
0
0
0

Hurrengo
Egoera

43. Taula

Egoeren murriztapena.

Egoera murrizgarriak dira egoera-taulan funtzio berdina garatzen duten egoera


ezberdinak. Hortaz, egoera bereiztezinak irteeraren neurri eginez gero murrizgarriak
izango dira, eta egoera bakar batekin adierazi beharko dira guztiak.
Aztertzen ari garen kasuan, S2 eta S3 egoeren irteerak aztertuz, sinplifikagarriak izan
litezke: alabaina, ezinezkoa litzateke egoera horiek sinplifikagarriak izatea S1 eta S2
egoerekin, irteera-balio ezberdinak dituztelako. Hala ere, S2 eta S3 egoeren azterketa
eginda, nabaria da erabat ezberdinak direla; izan ere, P sarreraren edozein baliorekin
sorrarazten den bilakaera ezberdina da, kasu bietan irteera ezberdinak sortzen baitira.
Hortaz, egoera-taulak ez du egoera sinplifikagarririk.

Behar den FF-kopurua. FF motaren kitzikapen-mapak

Sistemaren egoera bakoitzari egoera-aldagaien konbinazio bat esleitu behar zaio. Beraz,
aztergai dugun sistemak lau egoera dituenez (S0, S1, S2, S3), bi egoera-aldagai (Q1 Q0)
behar dira, eta, ondorioz bi flip-flop (FF1, FF0). Izan ere, flip-flop bakoitzaren irteera
egoera-aldagai bakoitzari dagokio. Diseinua garatzeko aukeratu den flip-flop-a JK izan
da, eta SSSen diagrama orokorrean gehitu dira 205. Irudian ikus daitekeen moduan. Han
adierazi da, halaber, JK flip-flop-ari dagokion kitzikapen-taula.

Elektronika Digitala. 7. gaia.

- 227 -

Elektronika eta Telekomunikazioak Saila.

Q Q*

205. Irudia

Egoeren esleipena. Egoeren trantsizio-taula eta irteeren taulak

Sistemaren egoera bakoitzari (S0, S1, S2, S3) egoera-aldagaien (Q1 Q0) konbinazio
zehatza esleitu behar zaio. Aukera bat 44. Taulan adierazi dena izan liteke.
P Sarrera

Q1Q0

Irteerak

Z1

Z2

00

S0

S1

S2

01

S1

S0

S3

10

S2

S1

S1

11

S3

S0

S0

44. Taula

Egoera-aldagaien balioak taulan ordezkatuz, 45. Taula lortzen da.


P Sarrera

Q1Q0

Irteerak

Z1

Z2

00

S0

01

10

01

S1

00

11

10

S2

01

01

11

S3

00

00

45. Taula

45. Taula aintzat hartuta, egoeren trantsisio-taulak osatzea da hurrengo pausua, hau da,
erabaki diren trantsizioak gerta daitezen, flip-flop-en kitzikapen-aldagaiek hartu behar
dituzten balioak egoeren trantsizio-tauletan adierazi behar dira. Hori egiteko prozedura
hau izango da: demagun sistema S0 egoeran dagoela; hortaz, egoera-aldagaien balioa
Q1Q0 = 00 izango da. P = 1 balioa sarreran jarriz gero, sistema S2 egoerara aldatuko da,
Elektronika Digitala. 7. gaia.

- 228 -

Elektronika eta Telekomunikazioak Saila.

hots, Q1Q0 = 10. Egoera-aldagai bakoitzaren bilakaera aztertzen bada, ikusten da Q1


aldagaiak 0tik 1erako trantsizioa garatzen duela eta Q0 aldagaiak, berriz, ez duela
aldaketarik jasaten; izan ere, 0 balioarekin mantentzen da. Horiek horrela, baldintza
horiek gerta daitezen kitzikapen-aldagaiek eduki behar dituzten balioak erabaki behar
dira 46. Taula kontuan izanda. J1K1 = 1X eta J0K0 = 0X dira kasu horiei dagozkien
balioak eta egoeren trantsizio-taulan idatzi beharrekoak.

Q Q*

46. Taula

Trantsizio guztiekin azterketa berdina egiten bada, 47. Taulan agertzen den egoeren
trantsizio-taula lortuko da. Han ere egoera bakoitzeko irteeren balioak adierazi dira.
P=0

P=1

Q1Q0

J1K1

J0K0 J1K1 J0K0

Z1

Z2

S0

00

0X

1X

1X

0X

S1

01

0X

X1

1X

X0

S2

10

X1

1X

X1

1X

S3

11

X1

X1

X1

X1

47. Taula

204. Irudiaren diagraman Hasiera aldagaiari S0 egoera esleitu zaio; hortaz, 47. Taularen
arabera, egoera horri Q1 Q0 = 00 dagokio.

Funtzio konbinazionalen zehazpena

Sistemaren diagrama orokorrean adierazi diren zirkuitu konbinazionalak (205. Irudian


Z.K.1 eta Z.K2) garatu behar dira atal honetan. Horretarako, ezinbestekoa da zirkuituen
egia-taulak definitzea, hots, sarrerak, irteerak eta haien balioak. Hortaz, Z.K1-en
sarrerak Q1Q0P dira, eta irteerak J1K1J0K0; eta Z.K2-renak Q1Q0 eta Z1Z2 hurrenez
hurren. Egia-taula osatzeko, beharrezkoa da sarrera-irteera aldagaien arteko harremanak

Elektronika Digitala. 7. gaia.

- 229 -

Elektronika eta Telekomunikazioak Saila.

ezagutzea, eta hori 47. Taula aztertuz lortzen da. Hala, 48. Taulak eta 49. Taulak Z.K.1en eta Z.K.2-ren egia-taula adierazten dute hurrenez hurren.

P Q 1 Q0

J1K1

J 0 K0

S0

000

0X

1X

S1

001

0X

X1

S2

010

X1

S3

011

S0

Q1Q0

Z1

Z2

S0

00

1X

S1

01

X1

X1

S2

10

100

1X

0X

101

1X

X0

S3

11

S1
S2

110

X1

1X

S3

111

X1

X1

49. Taula

48. Taula

Irteeren sinplifikazio logikoa egin ondoren (adibidez, Karnaugh mapak erabiliz), funtzio
logiko hauek lortzen dira.

Z2 = Q1 + Q0
Z1 = Q1 + Q0
J1 = P
K1 = 1
J 0 = K 0 = P + Q1
Azpimarratu behar da lortutako funtzio logikoak egindako egoeren esleipenaren menpe
daudela; izan ere, esleipen horren arabera, trantsizio-taula konkretua lortuko da
(esleipen ezberdin bakoitzeko taula ezberdin bat). Hortik abiatuz, zirkuitu digitalen
egia-taulak osatu behar direnez, horiek ere ezberdinak izango dira, eta ondorioz, baita
funtzio logikoak ere. Demagun 50. Taulan agertzen den esleipenarekin garatu nahi dela
sistema.
P Sarrera

Q1Q0

Irteerak

Z1

Z2

00

S0

S1

S2

10

S1

S0

S3

11

S2

S1

S1

01

S3

S0

S0

50. Taula
Elektronika Digitala. 7. gaia.

- 230 -

Elektronika eta Telekomunikazioak Saila.

Orduan, ekuazio logiko hauek lortuko lirateke:

Z2 = Q1 + Q0
Z1 = Q1 + Q0
J1 = K1 = Q0
J0 = P
K0 = 1

Zirkuituaren diseinua

Sistemaren diagrama orokorra aurreko atalean lortutako funtzio logikoekin egin daiteke,
206. Irudian adierazten den moduan.

206. Irudia

Sintesiarekin bukatzeko, frogatu behar da zirkuituaren funtzionamendua zuzena dela


zirkuitu logikoak diseinatzeko CAD programaren batean (OrCAD Capture X.X,
adibidez) simulazioa garatuz. Han (207. Irudia), gailuak zehaztu behar izan dira.
Besteak beste, JK 7476 flip-flop-a erabili da, zeinek karga-sarrera eta reset-sarrera
asinkronoak dituen eta erlojuaren beheranzko ertzarekin gaitzen den. Simulazioaren
emaitza 208. Irudian azter daiteke.

Elektronika Digitala. 7. gaia.

- 231 -

Elektronika eta Telekomunikazioak Saila.

Hasiera

207. Irudia
Hasiera

208. Irudia

50. Taulan egin den ordezko esleipenarekin, zirkuituaren garapena 209. Irudian
erakusten da, eta horri dagokion simulazioa 210. Irudian azter daiteke.

Hasiera

209. Irudia
Elektronika Digitala. 7. gaia.

- 232 -

Elektronika eta Telekomunikazioak Saila.

Hasiera

210. Irudia

Elektronika Digitala. 7. gaia.

- 233 -

Elektronika eta Telekomunikazioak Saila.

8. GAIA. ZIRKUITU SEKUENTZIAL ASINKRONOEN DISEINUA


1. Orokortasunak

Zirkuitua sinkronizatzen duen seinalerik gabeko zirkuitu sekuentzialak dira zirkuitu


asinkronoak. Hori dela eta, zirkuitu horiek berehala erantzuten diote sarreren edozein
aldaketari. Horren adibidea, seigarren gaian aztertutako latch zirkuituak ditugu.
Zirkuitu sekuentzial asinkronoen abantailak dira zirkuitu gutxi behar dutela, eta beraz,
merkeagoak eta arinagoak direla; alabaina, ez dira zirkuitu sinkronoak bezain zirkuitu
seguruak.
Gai honetan aztertuko diren zirkuituak oinarrizko motako zirkuitu asinkronoak dira
(maila motakoak ere baderitzenak). Horien eskema orokorra da berrelikadura duen
zirkuitu logiko konbinazionalarena. Berrelikadura-linea bakoitzeko, Atzerapena izeneko
blokea kokatzen da adierazteko zirkuitu konbinazionala osatzen duten gailuen
atzerapen-denboren

kontzentrazioa.

Halaber,

berrelikadura-linea

bakoitzari

sistemaren aldagai bikote bat esleituko zaio, yi,Yi, hain zuzen ere, hots, aldagai
sekundarioa eta kitzikapen-aldagaia, hurrenez hurren, 211. Irudian erakusten den
moduan.

211. Irudia

Atzerapen-elementuak, epe laburreko memoria-elementutzat har daitezke; izan ere,


zirkuituaren sarrera aldatzen denean, atzerapen horiek bideratzen dute zirkuitu
Elektronika Digitala. 8. gaia.

- 234 -

Elektronika eta Telekomunikazioak Saila.

konbinazionala gogora ditzan y1, y2,..yr aldagaien oraingo balioak behar beste denbora
Y1, Y2,....Yr aldagaien balioak sortzeko. Horiek, berriz, yi-ren hurrengo balioa izango
dira atzerapen-denbora igaro ostean. Hortaz, zirkuitua egoera egonkorrean mantentzen
den bitartean, y eta Y-ren balioak berdinak izango dira, baina trantsizio-egoeran
ezberdinak izango dira. Aldagai sekundarioak (yi) eta kitzikapen-aldagaiak (Yi)
zirkuituaren egoera-aldagaiak dira; beraz, sarreretan aldaketarik gertatzen bada, egoeraaldagaietan ere aldaketa gertatuko da. Horiek horrela, zirkuitua egonkortu arte
ezinezkoa da sarreretan aldaketa berriak gertatzea, eta aldi berean aldagai bakarra alda
daiteke.
Aurreko paragrafoan adierazitako ideiarekin bat etorriz, zirkuitu sekuentzial asinkronoa
ekuazio honekin deskriba daiteke:
zt = g ( xt , yt )
yt = h ( xt , yt )
y t +t = Y t

Non,
x = ( x1 ,...., xn ) = sarrera egoera
y = ( y1 ,...., yr ) = egoera sekundarioa
Y = (Y1 ,...., Yr ) = kitzikapen egoera
z = ( z1 ,...., zm ) = irteera egoera

( x, y ) = sistemaren egoera
14. Ekuazioa

Horren esanahia ulergarriago izan dadin, demagun 212. Irudian erakusten den zirkuitua.
Nabaria da zirkuitu sekuentzial asinkronoa dela, berrelikadura-linea duelako.

212. Irudia

Elektronika Digitala. 8. gaia.

- 235 -

Elektronika eta Telekomunikazioak Saila.

Egoera-aldagaiak identifikatzeko, 213. Irudian egin den adierazpena egin behar da.

213. Irudia

214. Irudian adierazten den sarrera-sekuentzia zirkuituari aplikatzen bazaio, ikusten da


t0 unean Y-ren balioa 0tik 1era aldatzen dela x2ren 0tik 1erako aldaketaren ondorioz. Yren aldaketa hori y-n agertuko da, t denbora igaro ostean berrelikaduran jarri den
atzerapen-blokearen eraginez.

214. Irudia

y Y denean, zirkuitua egoera ezegonkorrean egongo da: hortaz, 214. Irudian t2, t4 eta
t6 unetan egoera ezegonkorrak agertzen dira. Horiek t denbora tartean bakarrik
existitzen direnez, izaera iragankorra dute. Bestalde, y = Y denean, egoera egonkorra
izango da.
Zirkuitu asinkronoen funtzionamendua kitzikapen-taulak edo fluxu-taulak erabiliz
deskriba daiteke.
Kitzikapen-taulak irteeraren (Z) eta kitzikapen-egoeraren (Y) sistemaren egoerarekiko
(x, y) balioa adierazten du, eta Karnaugh mapak modu egokian konbinatuz osa daiteke.
Elektronika Digitala. 8. gaia.

- 236 -

Elektronika eta Telekomunikazioak Saila.

Aurreko adibidearekin jarraituz, 51. Taulan irteera- eta kitzikapen-egoerei dagozkien


Karnaugh mapak garatu dira, eta 52. Taulan kitzikapen-taula osatu da.
x1x2

x1x2

00

01

11

10

00

01

11

10

51. Taula

x1x2
y

00

01

11

10

0/0

0/0

1/1

0/0

1/1

0/0

1/1

1/1

Y/z
52. Taula

Egoera egonkorrak zirkulu batean barrutu dira, eta ikusten da zutabe bakoitza sarreraegoera bati dagokiola, eta errenkada bakoitza egoera sekundario egonkor bati. Hortaz,
(x1, x2, y) aldagaien balio bakan batekin adierazten da taularen laukietan agertzen den
zirkuituaren egoera.
Fluxu-taulan, bitarra ez den ikur batekin adierazten dira kitzikapen-aldagaiak eta egoera
sekundarioak (53. Taula).
x1 x2

00

01

11

10

a/0

a/0

b/1

a/0

b/1

a/0

b/1

b/1

Y/z

53. Taula

Zirkuituaren garapena ezin da egin fluxu-taularekin. Zirkuituaren portaera, berriz, erraz


zehaztu daiteke taula hori erabiliz. Beraz, bata zein bestea (fluxu-taula edo kitzikapentaula) erabil daiteke zirkuituaren erantzuna ondorioztatzeko sarrera-sekuentzia bat

Elektronika Digitala. 8. gaia.

- 237 -

Elektronika eta Telekomunikazioak Saila.

aplikatuz gero. Hala ere, kitzikapen-taulak, fluxu-taulak ez bezala, egoera


sekundarioaren eta kitzikapen-egoeraren jokabidea adierazten du.
215. Irudian adierazi den sarreraren aurrean, zirkuituaren jokabidea azter daiteke 216.
Irudiaren geziak jarraituz.

215. Irudia

216. Irudia

Sarrera-aldagai batean aldaketarik gertatuz gero, ondoriozta daiteke mugimendu


horizontala egiten dela. Ordea, sarrera-aldaketa batek sor dezakeen egoera
sekundarioaren aldaketak mugimendu bertikala sortzen du.

2. Sintesia

Atal honetan oinarrizko motako zirkuitu asinkronoak diseinatzeko osatu behar diren
urratsak aztertzen dira, eta lerro hauetan laburbildu dira:

1. urratsa: garatu behar den sistemaren hitzezko deskripzioa kontuan izanda

jatorrizko fluxu-taula osatu.

2. urratsa: jatorrizko fluxu-taula murriztu fluxu-taula osatzeko.

3. urratsa: Egoera sekundarioen esleipena egin.

Elektronika Digitala. 8. gaia.

- 238 -

Elektronika eta Telekomunikazioak Saila.

4. urratsa: kitzikapen-taula eta irteera-taula osatu.

5. urratsa: kitzikapen-aldagaien eta irteeren ekuazio logikoak zehaztu.

6. urratsa: ekuazio logikoak garatzen dituzten gailuekin zirkuitua osatu.

Urrats bakoitzaren garapena egoki azaltzeko, kafe-makina baten kontrol-unitatea


diseinatuko da. Kafearen balioa 0,30 da, eta makinak 0,10 eta 0,20 -ko txanponak
bakarrik onartzen ditu. Horiek bereizteko, N eta D irteerak dituen txanpon-detektagailua
dauka. Hala, N irteerak 1 balioa izango du 0,10 sartzen direnean, eta D irteerak 1
balioa izango du 0,20 sartzen direnean. Txanponak banan-banan sartu behar dira.
Sistema egonkortzeko behar den denbora-tartean D eta N seinaleak 1 balioarekin
mantenduko dira. Ondoren, 0 baliora bueltatzen dira hurrengo txanpona sartu arte. N =
D = 1 aldi berean izatea ezinezkoa da.

Zirkuituaren hitzezko azalpena hartuta, jatorrizko fluxu-taula osatu


Jatorrizko fluxu-taula da errenkada bakoitzeko egoera egonkor bakarra duen taula.
Hortaz, hitzezko azalpena kontuan izanda, jatorrizko fluxu-taula osatu behar da.
Lehenik, egoera egonkorrei soilik esleituko zaie irteera, 54. Taulan egin den moduan.

54. Taula
Elektronika Digitala. 8. gaia.

- 239 -

Elektronika eta Telekomunikazioak Saila.

Hurrena, egoera ezegonkorrei esleitu behar zaie irteera arau hauek jarraituz

0 irteera-balioa duten bi egoera egonkorren arteko egoera ezegonkorrari 0


irteera esleitzen zaio.

1 irteera-balioa duten bi egoera egonkorren arteko egoera ezegonkorrari 1


irteera esleitzen zaio.

Irteera-balio ezberdinak dituzten (bata 0a eta bestea 1a) bi egoera egonkorren


arteko egoera ezegonkorrari Axolarik gabeko gaia esleitzen zaio

Irteera ezberdina duten bi egoera egonkorretik abiatuz zutabe berdinera


heltzea posiblea bada, azken egoeraren irteera-balioa esleitu behar zaie zutabe
horren egoera ezegonkorrei.

Haiek aplikatuz, 55. Taula lortzen da.


DN

00

01

10

11

A/0

B/0

C/0

D/0

B/0

J/0

C/0

D/0

E/0

F/-

G/0

E/0

A/-

F/1

G/0

H/-

I/-

A/-

H/1

A/-

I/1

J/0

K/-

L/-

A/-

K/1

A/-

L/1

55. Taula

Jatorrizko fluxu-taula murriztu, fluxu-taula zehazteko


Jatorrizko fluxu-taula lortu ondoren, hura sinplifikatu behar da fluxu-taula osatzeko.
Horretarako, lerro bateragarriak aurkitu behar dira, hots, bi errenkada bateragarri izango
dira errenkada horietan agertzen diren egoera eta irteerak bateragarriak badira zutabe
guztietan. Era berean, egoera egonkorren eta egoera ezegonkorren bateragarritasuna
zehazteko, atala hauek kontuan izan behar dira:

(i) egoera egonkorra eta i egoera ezegonkorra bateragarriak dira

(i) egoera egonkorra eta j egoera ezegonkorra bateragarriak dira, (i) eta (j)
bateragarriak badira.

i egoera ez egonkorra eta j egoera ezegonkorra bateragarriak dira, (i) eta (j)
bateragarriak badira.

Elektronika Digitala. 8. gaia.

- 240 -

Elektronika eta Telekomunikazioak Saila.

Aurreko paragrafoetan aurkeztutako baldintzak betetzeko, ezinbestekoa da bikote


bateragarriak zehaztea. Horretarako, inplikazio-taula osatu behar da pausu hauek
jarraituz:

Taula osatuko da, alde batetik, ardatz bertikalean lehenengo egoera izan ezik
gainerako guztiak adieraziz, eta bestetik, ardatz horizontalean azkenengoa izan
ezik gainerako guztiak adieraziz.

Gurutze batekin markatzen dira irteera zehaztua eta ezberdina duten egoeren
laukiak. Egoera horiek bateraezinak izango dira.

Gainerako laukietan, lauki hori osatzen duten ardatzen egoerak bateragarriak


izateko bateragarri izan behar duten egoerak idazten dira.

Laukia osatzen duten ardatzen egoerak bateragarriak izan daitezen bateragarri


izan behar duten egoerak berak badira, laukian 9marka jartzen da.

Lauki guztiak osatu ondoren, taulan berriro begiratu behar da, bikote
bateraezinak dauden laukietan gurutze-marka jartzeko.

Gurutzatu gabe geratzen diren laukiak egoera bateragarriei dagozkie.

Horiek horrela, eta planteatutako adibidearekin jarraituz, 56. Taula lortuko litzateke.
B

A-D

A-J

B-E B-E D-J


C-F
C-F
A-G D-G G-J D-G
B-E
A-D
A-D A-G

E
F
G
H
I
J
K
L

D-J

B-H D-G G-J E-H E-H A-G


C-I B-H C-I F-I
F-I
A-J
A-G

A-D

A-D A-G
A-G
F-I
B-K D-J C-L E-K G-J A-J H-K A-J A-J
C-L B-K
F-L E-K F-L I-L H-K I-L
A-J
A-G
H-K
A-D
A-D A-G
A-G
F-L
I-L

A B C D E F G H I

A-J
A-J

56. Taula

Bikote bateragarrien zerrenda (CE) (FH) (FI) (FK) (FL) (GJ) (HI) (HK) (HL) (IK) (IL)
(KL) izango litzateke, eta bateragarritasun-klase ere baderitzo bikote bakoitzari. Horiek
aintzat hartuta, talde itxi minimo deritzoguna lortu behar da. Horretarako, pauso hauek
eman behar dira:

Elektronika Digitala. 8. gaia.

- 241 -

Elektronika eta Telekomunikazioak Saila.

Bateragarritasun-klase maximoak definitu behar dira, hots, errenkadek


bateragarritasun-klase maximoa osatuko dute, baldin eta talde horren barruan osa
daitezkeen egoera-bikote guztiak bateragarriak badira. Horiek horrela, oinarrizko
arau hauek aplikatu behar dira 57. Taula osatzeko.
-

Inplikazio-taularen ardatz horizontalean idatzitako egoerak idatzi


behar dira zutabe bakar batean.

Ardatz horizontalaren egoera bakoitzarekin bateragarriak diren


egoerak idatzi behar dira.

Bateragarritasun-klaseak

ahalik

eta

handienak

egiteko,

iragankortasun-propietatea betetzen den frogatu behar da. Hortaz,


(KL) (IL) eta (IK) bateragarritasun-klaseak baditugu, (IKL)
bateragarritasun-klasea osatu ahal izango da.
K

(KL)

(KL)

(KL)(IL)(IK)

(IKL)

(IKL)(HI)(HK)(HL)

(HIKL)

(HIKL)(GJ)

(HIKL)(FH)(FI)(FK)(FL)(GJ)

(FHIKL)(GJ)

(FHIKL)(GJ)

(FHIKL)(GJ)

(FHIKL)(GJ)(CE)

(FHIKL)(GJ)(CE)

(FHIKL)(GJ)(CE)

Bateragarritasun-klase maximoak

57. Taula

Talde itxi minimoa bateragarritasun-klaseekin osatuko da, kontuan izanda:


lehenik, jatorrizko taulak dituen egoera guztiak talde horretan agertzen direla
(hots, osoa dela); hurrena, klase guztien ondorengo egoerak multzoaren klaseren
batean daudela (hots, trinkoa dela); eta azkenengoa, aurreko baldintza guztiak
betetzen dituzten klase-kopuru minimoa aukeratu dela (hots, minimoa dela).
Hortaz, talde itxi minimoa izango litzateke:
{(A), (B), (CE), (D), (FHIKL), (GJ)}

Elektronika Digitala. 8. gaia.

- 242 -

Elektronika eta Telekomunikazioak Saila.

Talde itxi minimo hori hartuta, jatorrizko fluxu-taula murriztua, edo fluxu-taula soilik
deritzoguna lortzen da, 58. Taulan egin den moduan.
DN
(A)

00

01

10

11

A/0

B/0

CE/0

(B)

D/0

B/0

(CE)

GJ/0

CE/0

CE/0

(D)

D/0

CE/0

FHIKL/-

(FHIKL)

A/-

FHIKL/1 FHIKL/1

(GJ)

GJ/0

FHIKL/- FHIKL/-

58. Taula

Lerroak berrizendatu daitezke taula irakurgarriago izan dadin; adibidez, 1 = (A), 2 =


(B), 3 = (CE), 4 = (D), 5 = (FHIKL) eta 6 = (GJ) aplikatuz gero, 59. Taula izango
genuke erabilgarri.
DN

00

01

10

11

1/0

2/0

3/0

4/0

2/0

6/0

3/0

3/0

4/0

3/0

5/-

1/-

5/1

5/1

6/0

5/-

5/-

59. Taula

Egoera sekundarioen esleipena


14. Ekuazioan adierazi denez, sistemaren egoera osoa definitzen da, sarrera eta egoera
sekundarioak mugatuz. Fluxu-taulak sei egoera dituenez, hiru aldagai sekundario behar
izango dira horiek bereizteko, hots, y3y2y1. Haien konbinazio jakin bat esleituko zaio
fluxu-taularen lerro bakoitzari, 60. Taulan egin den moduan. Esleipen horrek arau
batzuk jarraitu behar lituzke denborazko arazoak saihesteko, baina, oraingoz, esleipen
aleatorioa egingo da.
Fila
1
2
3
4
5
6

y 3 y 2 y1
000
001
010
011
100
101

60. Taula

Nabaria da hiru berrelikadura-linea agertuko direla diseinuan, sistemaren egoera


definitzeko hiru aldagai sekundario erabili baitira.

Elektronika Digitala. 8. gaia.

- 243 -

Elektronika eta Telekomunikazioak Saila.

Kitzikapen-taula eta irteera-taula osatu


Kitzikapen-taula osatzea oso prozedura erraza da; izan ere, fluxu-taularen hizkien ordez
haiei esleitutako kodea berridaztea nahikoa da, 61. Taulan egin den moduan. Hor ere,
egoera egonkorrak barrutu egin dira zirkulu batean.
DN

y3y2y1

00

01

10

11

000

000/0

001/0

010/0

001

011/0

001/0

010

101/0

010/0

010/0

011

011/0

010/0

100/-

100

000/-

100/1

100/1

101

101/0

100/-

100/-

Y3Y2Y1/z

61. Taula

Kitzikapen-aldagaien eta irteeren ekuazio logikoak zehaztu


211. Irudiaren eskemari behatuz, nabaria da zirkuitu konbinazionala diseinatzeko bost
sarrera (D, N, y3, y2, y1) eta lau irteera (z, Y3, Y2, Y1) daudela. Haiei dagozkien egiataulak osatzeko, 61. Taula abiapuntutzat hartuko da; ondoren, eta Karnaugh-mapak
erabiliz, ekuazio-logiko sinplifikatuak lortuko dira. Prozedura hori, 62. Taulan garatu
da.

DN

Y3

y2 y1

DN

00 01 11 10
00

01

11

10

00 01 11 10

00 0

01 1

11

10

y3 =0

Y2

y2 y1

Y3 = y2 y1DN + y1D + y3 y1 + y3 N + y3 D

y3 = 1

DN

DN

00 01 11 10

00 01 11 10

00

00 0

01

01 0

11

11

10

10

y3 =0

Elektronika Digitala. 8. gaia.

Y2 = y3 y2 D + y3 y1DN + y2 N + y2 y1D

y3 = 1

- 244 -

Elektronika eta Telekomunikazioak Saila.


DN

Y1

y2 y1

DN

00 01 11 10

00 01 11 10

00

00 0

01

01 1

11

11

10

10

y3 =0

y2 y1

y3 = 1

DN

Y1 = y2 DN + y3 y2 N + y1DN

DN

00 01 11 10

00 01 11 10

00

00 0

01

01 0

11

11

10

10

y3 =0

z = y3 N + y 3 D = y3 ( N + D )

y3 = 1

62. Taula

Egin den sinplifikazioarekin, Y2 eta Y1 irteeretan arrisku estatikoak ager daitezkeela ikus
daiteke (62. Taulan grisez marraztutako laukitxoak). Sintesiaren prozedurarekin
jarraitzeko helburuarekin, arazo hori ez dugu aintzat hartuko, baina aztergaia izango da,
sistema

sekuentzial

asinkronoetan

sistema

konbinazionaletan

baino

eragin

kaltegarriagoak dituelako.

Ekuazio logikoak garatzen dituzten gailuekin zirkuitua osatu


Aurreko atalean lortutako ekuazio logikoak erabiliz, eta 211. Irudiaren eskemari
jarraituz, 217. Irudian agertzen den zirkuitua gara daiteke.

Elektronika Digitala. 8. gaia.

- 245 -

Elektronika eta Telekomunikazioak Saila.

217. Irudia

Garatutako kontrol-sistema frogatzeko zenbakizko simulatzailea erabil daiteke, Pspice


adibidez. Horretarako, sarrera-sekuentzia definitu behar da: lehenik, 0,10 -ko bi
txanpon sartzen dira, eta ondoren, 0,20 -ko txanpon bat, hots, N seinalea birritan 1
balioarekin agertuko da, eta D seinalea behin, 218. Irudiaren kronograman ikus
daitekeenez. Suposatzen da sistema egonkortzeko behar beste denboran maila altua
mantenduko dela N eta D seinaleetan. Kronograma aztertuz, ondoriozta daiteke
funtzionamendu egokia lortu dela, irteera aktibatzen baita D sarrerak maila altua
adierazten duen unean, hau da, 0,40 sartu diren unean. Aitzitik, berrelikadura-lineetan
egonkortasun-arazoak sumatu daitezke, batez ere DN=00 denean 0,10 -ko txanpona
sartu ondoren.

218. Irudia

Elektronika Digitala. 8. gaia.

- 246 -

Elektronika eta Telekomunikazioak Saila.

Hiru berrelikadura-lineen atzerapen-denborak berdinak izatearen baldintzarekin garatu


da simulazioa. Berrelikadura-linea horietan atzerapen ezberdinak gertatuko balira,
interesgarria litzateke aztertzea horren eragina diseinatutako sisteman. Hori egin ahal
izateko, 1 eta 3 berrelikadura-lineetan atzerapena behartzen da lerro bakoitzeko bi
alderantzikagailu seriean jarriz gero, eta horren eragina 219. Irudiaren kronograman
azter daiteke.

219. Irudia

Nabaria da berrelikadura-lineetan atzerapen ezberdinak egoteak emaitza hondagarriak


sorrarazten dituela, izan ere, sistemak gaizki funtzionatzen du. Horiek horrela,
ezinbestekoa da denborazko hausnarketa egitea berrelidadura-lineetan atzerapen
ezberdinak egon daitezkeen susmoa dagoenean.
.

Elektronika Digitala. 8. gaia.

- 247 -

Elektronika eta Telekomunikazioak Saila.

ARIKETAK
Ariketa sinkronoak

1) Osa itzazu egoera-diagrama hauei dagozkien egoera-taulak.

Orai. E.
Sarrera.
Irteera
Hurr.E.

A B
0 1 1
1
B

Orai. E
Sarrera
Irteera
Hurr.E.

W y
0 1
0
y

2) Diseina itzazu egoera-taula hauek dituzten zirkuituak:


0

A,0

B,0

A,0

C,1

B,0

D,0

C,1

D,0

C
D

Elektronika Digitala. Ariketak.

- 248 -

Elektronika eta Telekomunikazioak Saila.

3) Diseina itzazu sekuentzia hauek sortzen dituzten kontagailuak:

1, 3, 6, 5, 4, 7.

0, 1, 2, 3 edo 3, 2, 1, 0

1, 3, 2, 6, 7, 5, 1.

4) Komunikazio-sistema batean mezu baten hasiera detektatu nahi da. Hasiera hori x
lerro batean hiru 1 jarraieran agertzen direnean nabaritu daiteke. Hirugarren 1a
detektatzen denean, irteeran 1 balioak agertu behar du azkeneko 1 hori detektatu zuen
erloju-pultsuarekin batera.
5) Gara ezazu 4 biteko sekuentzietan 1-en kopuru bikoitia igartzen duen sistema.
6) Gara itzazu sekuentzia hauek igartzen dituzten sistemak JK flip-flop-ak erabiliz.

Hiru 1 edo gehiago jarraian.

Bi 1-en atzetik bi 0.

Bi 1-en artean, 0en kopuru bakoitia.

0en kopuru bakoitiaren atzetik 1en kopuru bikoitia.

(2,1,3,2,2,0)

7) Diseina ezazu BCD kodean zenbatzen duen zirkuitu zenbatzailea. Zirkuituak X


kontrol-sarrera dauka, eta beraren balioaren arabera zirkuituak jokabide ezberdinak
izango ditu; hots, X = 1 denean, zirkuituak unitate bat handituko du bere irteera, eta X =
0 denean irteeraren egoera mantenduko du. Zirkuitu zenbatzaileak lau irteera izango
ditu BCD balioa adierazteko. Diseina ezazu JK flip-flop-ak erabiliz.
8) Gela baten irteera aurkitzeko gai den robota diseinatu nahi da. Horretarako,
ezinbestekoa da kontroladore deritzogun zirkuitu digitala diseinatzea. Robotak
sudurrean sentsore bat du, zeinak oztoporen batekin talka egiten duenean 5 V-eko
irteera ematen duen, eta oztoporik sumatzen ez duenean 0 V-ekoa ematen duen.
Sentsorearen informazioaren arabera, robotaren bi gurpilak mugiarazi behar dira.
Oztoporen bat topatzen duenean, eskumarantz biratu behar du beste oztopo bat topatu
arte. Orduan, zuzen jarraituko du, baina, hurrengo oztopoarekin talka egiten duenean,

Elektronika Digitala. Ariketak.

- 249 -

Elektronika eta Telekomunikazioak Saila.

ezkerrerantz biratuko da beste oztopo bat topatu arte, ondoren zuzen jarraitzeko.
Jokabide hori mantenduko da irteera aurkitu arte.

220. Irudia

9) Gara itzazu sistema hauek:

Gara ezazu bi sekuentzia batzen dituen zirkuitua.

Diseina ezazusSekuentzia baten biko osagarria egiten duen zirkuitua.

Diseina ezazu sekuentzia bat hiruz biderkatzen duen zirkuitua.

12) Diseina ezazu goranzko zenbaketa sinkronoa eta Gray kodean (hiru bit bakarrik)
zenbatzen duen zirkuitua paragrafo hauetan azaltzen diren bi bide ezberdinak jarraituz:

Master-slave JK FF-ak erabiliz, zeinen PRESET eta CLEAR zeroarekin gaitzen


diren, eta FF-aren gaitzea erlojuaren goranzko ertzarekin ematen den. Azaldu
ezazu, argi eta garbi, FF-en erabilerarako jarraitutako logika.

74160 zirkuitu integratua erabiliz (Hamarrekoen kontagailu sinkronoa, clear


asinkronoarekin, 221. Irudia). Atal hori diseinatzean, zirkuitu orokorrari beste T
irteera bat gehituko zaio, zeina zenbaketa bukatzean aktibatuko den, hau da,
zeinak zortzigarren egoerarekin batera pultsu bat emango duen.

221. Irudia
Elektronika Digitala. Ariketak.

- 250 -

Elektronika eta Telekomunikazioak Saila.

Oharra: P eta T gaitze-sarrerak dira. TC zenbaketaren bukaeraren adierazlea da, hots,


kontagailuak 9arekin batera pultsua sortzen du. A, B, C, D paralelo-sarrerak dira, eta
Q0, Q1, Q2, Q3 irteerak.
Zirkuituaren eskema 222. Irudian adierazi da.

222. Irudia

a) eta b) ataletan adierazitako osagaiez gain, 74138 zirkuitu integratuaren erabilera


nahitaezkoa da bi kasutan. Horrez gain, 2 eta 3 sarreretako NAND ateak izango dira
erabilgarri.
13) Zorizko joko baten kontrol elektronikoa diseinatu nahi da. Kontrolak bi sarrera izan
behar ditu, CLK (erlojua) eta B ( datu-sarrera), eta hiru irteera (Z0, Z1, Z2).
B sarreraren balioaren arabera, irteeraren jokabidea ezberdina izango da:

B = 0 baldin bada, irteeraren balioa unitate bat handituko da.

B = 1 baldin bada, eta irteeraren balioa bikoitia baldin bada, irteerak hiru unitate
handituko du bere balioa; ostera, unitate bat gutxituko da irteeraren balio hori.

Irteerak 8-moduluko bitar naturalean kodetutako sekuentziak jarraituko ditu.


Horretarako, Z2 pisurik handieneko bita izango da, eta Z0 pisurik txikieneko bita.

Marraz ezazu diseinatu behar den zirkuituaren fluxu-diagrama eta adieraz itzazu
trantsizio bakoitzean parte hartzen duten aldagaiak.
Gara ezazu diseinua goranzko ertzarekin desarratzen diren J-K biegonkorrez.
14) Gara ezazu beheko sekuentzia sinkronizatua sorrarazten duen zirkuitua.
Zirkuituaren sarrerak eta irteerak 123. Irudian ikus daitezke.
S = 0 1 0 2 0 3 0 4 0 5 0 6.

223. Irudia

Nahitaezkoa da Master-Slave JK FFak erabiltzea, baita 138 Zia ere.

Elektronika Digitala. Ariketak.

- 251 -

Elektronika eta Telekomunikazioak Saila.

15) Diseinatu behar den zirkuitu baten sarrerak eta irteerak hauek izan behar dute:
Alde batetik, serie independente bi arakatzeko A eta B bi sarrera, Reset eta R erlojua.
Bestalde, errorea (E) eta ikurra (S) adierazteko bi irteera izango ditu. Sarreren balioa
aintzat hartuta, zirkuituaren irteerek informazio ezberdina emango dute hurrengo
deskripzioaren arabera. Zirkuituak etengabe kontrolatu beharko du A eta B sarreretatik
heltzen diren 1en kopuruaren diferentzia, eta baita diferentzia horren ikurra ere; hots,
ikurra positiboa izango da A > B baldin bada, ostera, ikurra negatiboa izango da A B
baldin bada. Diferentziaren balioa 3 denean, kontrolak errore-irteera aktibatuko du, eta
egoera mantendu ere egingo du. Hortaz, A eta B sarreretatik heltzen diren ondoko
datuak ez dira kontuan hartuko.
Diferentzia 0 den egoera izango da hasierako egoera, eta Reset sarrerak hasierako
egoera horretan jarriko du zirkuitua.
Zera eskatzen da:

Aukeratu ezazu diseinatzeko eredurik egokiena: Mealy edo Moore.

Osa ezazu egoeren diagrama. Azaldu ezazu argi eta garbi egoera bakoitzaren
esanahia, sarrerak eta irteerak.

Goranzko ertzaz desarratzen diren JK FFak erabiliz gara ezazu zirkuitua, kontuan
izanda Reset eta Preset maila baxuan aktibatzen diren sarrera asinkronoak
eskuragarri dituztela. Halaber, beharrezkoak diren ate logikoak erabil daitezke.

Marraztu ezazu zirkuitua.

16) Alarma-gailu batek alarma-seinalea aktibatu duen ikuskatzeko zirkuitu sekuentziala


diseinatu nahi da. Zirkuitu horren ezaugarriak eta funtzionamenduak hau izan beharko
du:

Erloju-sarrera (CLK), Alarma-detektagailu sarrera (E) eta Alarma-pizgailu


irteera (S) izango ditu.

Erloju-sarrerarekiko sinkronoa izango da funtzionamendua.

Alarma-pizgailu irteerak 1 balioa izango du (S = 1), baldin eta soilik baldin


erlojuaren segidako 3 pultsuen presentzian Alarma-detektagailu sarrera 1 bada
(E = 1).

Alarma-pizgailu irteera 1ean jarriz gero (S = 1), 0 baliora bueltatuko da


Alarma-detektagailu sarrera 0 balioan mantentzen bada (E =0) erlojuaren
segidako 2 pultsuren presentzian.

Elektronika Digitala. Ariketak.

- 252 -

Elektronika eta Telekomunikazioak Saila.

Zera eskatzen da:

Aukeratu ezazu diseinatzeko eredurik egokiena: Mealy edo Moore.

Osa ezazu egoeren diagrama. Azaldu ezazu, argi eta garbi, egoera bakoitzaren
esanahia, sarrerak eta irteerak.

Osa ezazu trantsizio-taula (egoera-taula).

Goranzko ertzaz desarratzen diren JK FFak erabiliz, gara ezazu zirkuitua,


kontuan izanda Reset eta Preset maila baxuan aktibatzen diren sarrera
asinkronoak eskuragarri dituztela. Halaber, beharrezkoak diren ate logikoak
erabil daitezke.

Marraztu ezazu zirkuitua.

E sarrera-seinalearen itxura aintzat hartuta, garrantzirik dauka aukeratu den


diseinatzeko moduak (sinkronoa, asinkronoa, pultsua)? Azal ezazu modu
bakoitzerako egokia litekeen E seinalearen itxura.

17) Diseina ezazu urratsez urratseko motorra kontrolatzeko zirkuitu sekuentzial


sinkronoa. Harilak kitzikatzeko pultsu bakoitzeko, motorraren ardatzak angelu zehatz
bat biratzen du. Horrelako mugimenduari urrats deritzogu; hortaz, urratsez urratseko
motorrak pultsu bidez funtzionatzen du. Zirkuitu kontrolatzaileak ondoko taulan
adierazten den eragintza-sekuentzia sortu behar du harilak kitzikatzeko.
L1

L2

L3

L4

Urratsa

Li = 1 haril kitzikatuta

Li = 0 haril ez kitzikatuta

i = 1, 2, 3, 4

Hasieran (motorra geldi) ez da egongo harilik kitzikatuta.


Motorraren funtzionamendu jarraitua lortzen da, 1. urratsetik 4. urratsera taulan azaltzen
den sekuentzia hori errepikatuz. Halaber, U sarrerako kontrol-seinalearekin sekuentzia
alderantzikatu daiteke motorrak kontrako biraketa egin dezan. U = 0 denean, zuzeneko
noranzkoa lortzen da, eta U = 1 denean alderantzizkoa.

7473 integratuan agertzen diren FFak erabil itzazu diseinuan.

Marraztu ezazu zirkuitua.

Biraketa-abiadura handitzeko edo txikitzeko zein aldagai erabili beharko


litzateke?

Elektronika Digitala. Ariketak.

- 253 -

Elektronika eta Telekomunikazioak Saila.

18) Sistema igarle bati bitar naturalean kodetuta dauden 0tik 3ra bitarteko zenbakiak
heltzen zaizkio y datu-sarreratik. Pisu handieneko bita da lehen heltzen den bita, hots,
transmisioa serie moduan egiten da, eta erloju batekin sinkronizatuta dago. Sistema
igarlearen betebeharrak hauek dira: y datu-sarreratik 0 edo 3 zenbakia heltzen bada,
orduan zenbakiaren bigarren bitarekin batera sistemaren irteerak (z) 1 balio logikoa
emango du. Bigarren bit hori desagertu ostean, irteerak 0 balio logikoa emango du
berriro. Halaber, sistemak x sarrera izango du sistema hasieratzeko, hortaz, x = 1
seinaleak sistema hasierako egoerara bidaltzen du, eta bertan mantenduko da x = 0 izan
arte. Une horretan (x = 0), 0 eta 3 zenbakiak berriz hasiko dira detektatzen.

224. Irudia

Aukeratu ezazu diseinatzeko eredurik egokiena: Mealy edo Moore.

7473 integratuan agertzen diren FFak erabil itzazu diseinuan.

Marraztu ezazu zirkuitua.

19) Diseina ezazu kontrol-sarrera (C) eta lau irteera (S0, S1, S2, S3) dituen zirkuitu
zenbatzaile sinkronoa, funtzionamendua hau izan dadin: C sarreraren balioa zero baldin
bada, zirkuituak 4 biteko Gray kodean emango du irteera, eta C bat izanez gero, irteera
bitar naturalean irakurriko da. Irteeraren balioak zerotik hamaikara bitarteko balioak
soilik hartuko ditu, 63. Taulan adierazi den moduan. Gara ezazu diseinua 74161 eta
74157 integratuak erabiliz. Halaber, beharrezkoak diren ate logikoak erabil daitezke.
Kontagailuaren ezaugarriak aztertuz, zer bi modu daude diseinua garatzeko? Azal itzazu
ezberdintasunak kronograma batez baliatuz.

63. Taula

Elektronika Digitala. Ariketak.

- 254 -

Elektronika eta Telekomunikazioak Saila.

20) Azter itzazu zirkuitu hauek:


a)

b)

c)

Elektronika Digitala. Ariketak.

- 255 -

Elektronika eta Telekomunikazioak Saila.

21) Hiru 1 edo gehiago detektatzen duen sistema diseinatu nahi da, hau da, irteeraren
balioa bat izango da hirugarren batarekin batera, eta horrela jarraituko du batak heltzen
diren bitartean. Zeroa heltzen denean, sistema berriz hasiko da hiru 1en edo gehiagoren
bila. Hori egiten duen sistema D biegonkorrak erabiliz diseinatu da, 225. Irudian
erakusten den zirkuituan bezala, baina ez du funtzioa egoki betetzen. Aztertu zirkuitua
eta azaldu zein den akatsa. Zuzendu eta birdiseinatu.

225. Irudia

Ariketa asinkronoak

1) x1 eta x2 bi sarrera eta z irteera dituen zirkuitu sekuentzial asinkronoak honelako


funtzionamendua izan behar du: x1 = 0 denean, z = 0 izango da. x1 = 1 den bitartean, x2
-ren lehenengo aldaketarekin z = 1 izango da. Irteeraren balioa 1 denean, balio horretan
mantenduko da x1 = 0 izan arte. Orduan, irteeraren balioa 0 izatera pasatuko da.
2) Diseina itzazu erlojurik gabeko hiru T FF bakoitzaren ezaugarriak hauek izan
daitezen:

T FF-ak 0tik 1erako trantsizioetan aldatzen du irteeraren egoera.

T FF-ak 1etik 0rako trantsizioetan aldatzen du irteeraren egoera.

T FF-ak trantsizio bietan aldatzen du irteeraren egoera.

3) Diseina ezazu RS biegonkorra, hau da, S = 1 denean, irteeraren balioa 1 izango da,
eta balio hori mantenduko du nahiz eta S-ren balioa zerora bueltatu. Halaber, R = 1
denean, irteeraren balioa 0 izango da, eta balio hori mantenduko du nahiz eta R-ren
balioa zerora bueltatu.

Elektronika Digitala. Ariketak.

- 256 -

Elektronika eta Telekomunikazioak Saila.

4) 226. Irudiaren P pultsadorea sakatzen denean, han agertzen den espekak bira bat
emango du motorraren eraginez. Biraketa bukatzen duenean, A sentsoreak 1 balioa
emango du, eta motorra geldiaraziko du. Sistemaren hasierako egoera izango da:
pultsadorea sakatu gabe A sentsorea 1 balioarekin eta motorra geldirik.

226. Irudia

5) Habe luzeak eta laburrak bereizten dituen zinta garraiatzailea lortu nahi da (227.
Irudia). Habeen bereizketa egiteko, L oinarrizko luzera definitu da. Hortaz, habearen
luzera L baino handiagoa bada, habe luzea identifikatuko da. Ostera, habearen luzera L
baino txikiagoa bada eta L/2 baino handiagoa, habe laburra identifikatuko da. Habea
identifikatu ahala, noranzko ezberdina hartuko du zinta garraiatzaileak, hau da, biltegi
ezberdinetara bideratuko dira habeak. Sistemak motor bat izango du zinta
garraiatzailearen noranzkoa definitzeko. Gara ezazu azaldutako logika garatzen duen
sistema elektronikoa. Horretarako, L distantziara jarri dira bi sentsore, x1 eta x2 , eta 5
V-eko seinalearekin martxan jar daitekeen motorra instalatu egin da zinta
garraiatzailean.
Habeen arteko espazioa x>0 da.
x1

x2

227. Irudia

6) Eskailera baten argia kontrolatzeko zirkuitua diseinatu nahi da. Eskailerak bi argi
mota ditu; bata, larrialdi-argia, eta bestea, eskailera argiztatzeko argia, zeina pizten den
eskailerako argi-pultsadorea sakatu ondoren. Eskailera argiztatzeko argia piztuta
mantenduko da pultsadorea askatu eta erloju-seinale baten hiru goranzko ertza pasatu
arte; orduan, itzali egingo da. Tarte horretan pultsadorea berriz sakatuko balitz, erloju-

Elektronika Digitala. Ariketak.

- 257 -

Elektronika eta Telekomunikazioak Saila.

seinalearen goranzko hiru ertzen zenbaketa berriz hasiko litzateke. Eskailera


argiztatzeko argia itzaltzen den unean, larrialdi-argia piztuko da.
7) Sarraila elektronikoaren funtzionamendua garatzen duen zirkuitua diseinatu nahi da.
Sarrailak bi etengailu ditu sarrera moduan (x, y), eta irekitze-irteera (z) bat. Irekitzeirteera aktibatuko da baldintza hauek betetzen badira:

y = 0 den bitartean, x aktibatu eta desaktibatu egiten da bi aldiz.

x desaktibatuta dagoen bitartean, y aktibatu egiten da sarraila zabaltzeko.

x = y = 0 hasierako egoera izango da.

Elektronika Digitala. Ariketak.

- 258 -

Elektronika eta Telekomunikazioak Saila.

LABORATEGIKO PRAKTIKAK.
1. Saioa
1.1. Praktika: Sarrera.

Elektronika digitalari dagokion laborategi-lana zirkuitu digitalak garatzea da. Ikasleak


zirkuitu digital errealak erabiltzen ikasiko du, bai funtzionamendu mailan baita
interkonexio mailan ere. Erabiliko diren zirkuituak, TTL eta CMOS teknologiako
zirkuituak erabiliko dira.
Praktikak hiru orduko saiotan banatuko dira, eta lantaldeak bi ikasleez osatuko dira.
Laborategian jarraituko den irakaskuntzarako metodologia atal hauetan oinarrituko da:

Ikasleak, laborategira etorri aurretik, praktika prestatuta eduki behar du.

Ikasleek paperean egindako diseinuari oniritzia emango dio irakasleak.

Egindako diseinuaren simulazioa eta garapen fisikoa ikasleak egingo du


laborategian dagoen materialarekin.

Muntaketa eta gidoian agertzen diren galderen erantzunak ikasleak aurkeztu eta
defendatu behar ditu irakaslearen aurrean.

Ikasleak laborategian jarraitu behar duen diziplina atal hauetan laburtzen da:

Telefono mugikorrek itzalita egon behar dute.

Ezin da edaririk ezta janaririk eroan.

Praktikak garatzeko entregatzen den materiala ezin da laborategitik atera.

Saioa bukatu ostean, protoboard-etik kendu behar dira Z.I guztiak, gorde bere
lekuan, eta lanerako postua txukun utzi behar da.

Ikasturtea bukatu ostean, ikaslea ekintza hauek egiteko gai izango da:

Zirkuitu integratuak eta bestelako osagaiak maneiatu

Gidaliburuak ulertu.

Simulazioak ulertu.

Elektronika Digitaleko Laborategian erabiltzen den instrumentazioa egoki


maneiatu.

Esperimentazioaren eta emaitzen azterketa aurkeztu.

Elektronika Digitala. Laborategiko praktikak.

- 259 -

Elektronika eta Telekomunikazioak Saila.

Kontuan izan beharreko arretak


TTLrekin kontuan izan beharrekoak:

1.- Open collector irteera duten gailuak izan ezik, integratu ezberdinen irteerak ezin
dira elkarrekin lotu.
2.- Zirkuitu integratuen irteerei ezin zaio konektatu entrenadorearen irteera-seinalerik
(kommutadorea, pultsadorea, pultsu-sorgailua), haiek zirkuituan erabiltzeko kitzikapensarrerak baitira.
5.- Halaber, zirkuitu integratuaren irteerei ezin zaie 5 V aplikatu, ezta bestelako edozein
tentsio ere.
3.- Entrenadorearen kitzikapen-sarrerak, hots, konmutadorea, pultsadorea eta pultsusorgailuak ezin dira elkarrekin lotu.
4.- Kableatze-prozesua tentsiorik gabe egin behar da.
6.- Zirkuitu integratuari aplikatu behar zaion elikatze-tentsioa hankatxo egokiari
aplikatu behar zaio. Horretarako, integratuaren ezaugarri-orria kontsultatu behar da.
7.- Ezaugarri-orrian oinarrituz, zirkuitu integratuen hankatxoak identifikatu behar dira.
Horretarako, ezinbestekoa da zirkuitu integratuaren hozka aurkitzea (bi agertuz gero
sakonena da). Hozka duen aldea gorantz jarriz gero, ezkerrean dagoen hankatxoa lehena
izango da.
8.- Sarrera guztiak konektatu behar dira.
9.- Erabili gabeko sarreretan maila logiko altua aplikatzea gomendatzen da zaratarekiko
immunitatea, kommutazio-abiadura eta kontsumoa murrizteko.
10.- Zirkuitu integratuen arteko konexioak egiteko erabiltzen diren kableek ahalik eta
laburrenak izan behar dute; izan ere, kableek antena moduan funtziona dezakete.

CMOSekin kontuan izan beharrekoak:

1.- TTL zirkuituentzako aipatutakoak aplikagarriak dira CMOS zirkuituetan ere.


2.- Elikadura egokia 9 V eta 12 V tartean dago.
3.- Ateen sarreretan aplikatzen den tentsioak ezin du gainditu elikatze-tentsioa.

Elektronika Digitala. Laborategiko praktikak.

- 260 -

Elektronika eta Telekomunikazioak Saila.

4. Erabili gabeko sarrerak masara edo elikadurara konektatu behar dira, hau da, ez da
egokia kableatu gabeko sarrerarik uztea.
5.- Elikadura konektatu gabe baldin badago, CMOS zirkuitu bati ezin zaio sartu
seinalerik bere sarreretatik.
6.- Deskarga elektrostatikoak direla eta, CMOS zirkuituak hondatu egin daitezke. Karga
elektrostatikoak gure gorputza eta arropan agertzen dira, eguneroko jarduerarekin
kargatu egiten baitira. Karga hori CMOS integratu batean deskargatzen bada, integratua
apurtuko egingo da. Hori gerta ez dadin, neurri hauek hartu behar dira:
Autodeskargatzea. CMOS ZIa hartu aurretik elikatze-iturriaren lurrerako pina
ukitzen badugu, deskargatu egingo gara.
CMOS ZIa erabiltzen ez den bitartean, kortxo edo antzeko materialen batean
sartu behar dira pinak.

Zirkuitua garatzeko eman behar diren pausoak


1.- Garatu den eskema logikoa egiteko erabili behar diren zirkuitu integratuak zehaztu,
hots, zirkuitu mota eta kopurua.
2.- Aukeratutako zirkuituen hankatxoak identifikatu ezaugarri-orriak erabiliz.
3.- Froga ezazu elikatze-iturriak ematen duen tentsioa egokia dela erabili behar diren
zirkuitu integratuetarako.
4.- Zirkuituaren konexio guztiak eginda daudenean soilik aplikatuko zaio elikadura
zirkuituari.
5.- Zirkuitua aztertu eta praktika-gidan agertzen diren galderei erantzuna eman.

Elektronika Digitala. Laborategiko praktikak.

- 261 -

Elektronika eta Telekomunikazioak Saila.

Instrumentazioa
Polimetro digitala

Neur daitezkeen seinaleak dira DC eta AC tentsioak, DC edo AC korronteak, eta


erresistentziak. Bateria bidez elikatzen denez, ez dauka lurrerako biderik; beraz, tentsioa
diferentzial moduan neurtzen du.
Polimetroak bi zunda ditu: bata beltza, eta bestea, gorria. Beltza COM terminalean
konektatu behar da; gorria ordea, tentsio/erresistentzia edo korrontea, zer neurtu nahi
den, bi kokaguneen artean bat aukeratu behar da. Halaber, korrontea neurtzeko, beste bi
kokaguneren artean aukeratu beharko da konexioa: korronte txikiak neurtzeko (200A
200 mA) VHz ra konektatuko da zunda gorria, baina neurtu nahi diren korronteak
handiak izanez gero, (> 20A) mAA-ra konektatuko da zunda. 228. Irudian erakusten
den polimetroa tentsioa neurtzeko konfiguratu egin da. Kasu horretan, neurtu nahi den
tentsioa zuzena da; izan ere, polimetroak duen diala tentsio zuzena neurtzeko kokatu da.
Neurtu nahi den seinale-mota dialarekin aukeratzen da, eta baita seinale horren heina
ere.

228. Irudia

Elektronika Digitala. Laborategiko praktikak.

- 262 -

Elektronika eta Telekomunikazioak Saila.

Entrenadore logikoa

Zirkuituen funtzionalitatea frogatzeko, 229. Irudian agertzen den entrenadorea erabiliko


da.

2
5

229. Irudia

Bost zona bereizgarri daude. Lehena (229. Irudian 1 zenbakiarekin adierazten dena),
zirkuitua osatzen duten zirkuitu integratuak jartzeko eta elkarri konektatzeko gunea da.
Aipagarria da horizontalki agertzen diren lerroen zulotxoak elkarri konektatuta daudela,
baita zonaren bazterretan agertzen diren lerroen zuloak ere. Bigarrena (229. Irudian 2
zenbakiarekin adierazten dena) sarrera-seinaleak lortzeko baliabidea da, hots, 5 V edo 0
V lortzeko etengailuak. Etengailuaren posizioaren arabera, tentsio horiek lortzen dira
etengailuaren irteeran, eta hori da, hain zuzen ere, zirkuitu integratuaren sarrerari
konektatu behar zaion puntua. Egindako deskripzioaren eskema elektrikoa 230. Irudian
erakusten da M etengailuarentzat.

230. Irudia
Elektronika Digitala. Laborategiko praktikak.

- 263 -

Elektronika eta Telekomunikazioak Saila.

Hirugarrena (229. Irudian 3 zenbakiarekin adierazten dena) zirkuituaren irteerak


aztertzeko gunea da, hots, irteerak 0 V edo 5 V ematen duen ikusteko baliabidea.
Horretarako, led-ak erabiltzen dira, eta haiei dagokien eskema elektrikoa 231. Irudian
marraztu da.

231. Irudia

Laugarrena (229. Irudian 4 zenbakiarekin adierazten dena), entrenadoreak dituen


baliabideak besteak beste, etengailuak, led-ak, elikadura eta lurra erabiltzeko konexiogunea da. Izan ere, han agertzen diren zulotxoetan 230. Irudiaren eta 231. Irudiaren
konexio-puntuak eskuragarri daude.
Bosgarrena (229. Irudian 5 zenbakiarekin adierazten dena) entrenadorearen baliabideak
gaitu daitezen konektore horren bitartez helarazten zaie tentsioa. Tentsio horrek 7 V eta
12 V tartean egon behar du.
ZIen hankatxoak
Aurreko paragrafoan aipatu diren seinaleak zirkuitu integratuei konektatzeko,
ezinbestekoa da hankatxo bakoitzaren funtzionalitatea ezagutzea. Horretarako,
hirugarren gaiaren lehen atalean azaldu dena aintzat hartu behar da. Laburpen-gida
moduan, 232. Irudia ematen da.

232. Irudia
Elektronika Digitala. Laborategiko praktikak.

- 264 -

Elektronika eta Telekomunikazioak Saila.

1.2. Praktika : SSI zirkuituak eta simulazioa

Praktika honen helburua oinarrizko funtzio logikoak maneiatzen hastea da, hots,
ezaugarri-orriak (SSI-zirkuituei dagozkienak) irakurtzen ikastea, zirkuitu integratuak
maneiatzen eta kableatzen ikastea, laborategiko instrumentazioa erabiltzea eta
oinarrizko simulazioak garatzea. Horretarako, 233. Irudian ematen diren funtzioak eta
zirkuituak aztergai izango dira, eta zirkuitu integratu hauek erabiliko dira:
NOT atea (EZ) .................................... . SN 7404 C.I-aren barne
AND atea (ETA).................................. SN 7408 C.I-aren barne
OR atea (EDO) ..................................... SN 7432 C.I-aren barne
NAND atea ........................................... SN 7400 C.I-aren barne
NOR atea .............................................. SN 7402 C.I-aren barne
XOR atea .............................................. SN 7486 C.I-aren barne

233. Irudia

Saioa hasi aurretik prestatu beharreko atalak

Integratu bakoitzaren ezaugarri-orria aztertu, hots, elikatze-tentsioa, VIH, VOH,


VIL, VOL parametroak, eta hankatxoak identifikatu.

Zirkuituei dagokien egia-taula osatu.

F5-ak zer funtzio betetzen du?

Elektronika Digitala. Laborategiko praktikak.

- 265 -

Elektronika eta Telekomunikazioak Saila.

Laborategian garatu beharreko atalak

Zirkuituen egia-taulak frogatzeko, muntaketa gara ezazu entrenadorean.

Funtzioak entrenadorean frogatu ostean, Electronic Workbench programa erabiliz


simula itzazu zirkuitu guztiak. Simulazio-programa horren gida, praktikaren
eranskinean kontsulta daiteke.

ERANSKINA: Electronic Workbench


Zirkuitu digitalak zein analogikoa simulatzeko programa da Electronic Workbench.
234. Irudian, lanerako gunea erakusten da. Han, zirkuitua osatzeko gunea agertzen da,
eta horretarako beharrezkoak diren gailuak eskuragarri daude tresna-barran. Sei tresnabarra dira aipagarri: iturriak (Sources), oinarrizkoa (Basic), zirkuitu integratua (Digit),
ateak (Logic Gates), adierazleak (Indicators), eta laborategiko instrumentazioa
(Instruments).

234. Irudia

Barra-tresna horietan aurkitu daitezkeen baliabideak 64. Taulan ageri dira. Baliabideren
bat erabiltzeko, nahikoa da saguarekin arrastatzea zirkuitua osatzeko gunera.

Elektronika Digitala. Laborategiko praktikak.

- 266 -

Elektronika eta Telekomunikazioak Saila.

64. Taula

Hainbat baliabide konfiguragarri dira: haien gainean klick bikoitza eginda parametroak
aukeratzeko leihoa zabaltzen da. 235. Irudian AND atearen parametroak definitzeko
leihoa erakusten da.

235. Irudia

Elektronika Digitala. Laborategiko praktikak.

- 267 -

Elektronika eta Telekomunikazioak Saila.

Baliabideen informazioa eta laguntza lortzeko elementua aukeratu eta F1 tekla sakatu
behar da.
Zirkuituak garatzeko zenbait aukera daude: besteak beste, ate logikoak, zirkuitu
integratuak eta egia-taulak. Zehazki, 236. Irudian ate logikoak, etengailuak eta led-ak
erabili dira. Bestalde, 237. Irudian zirkuitu integratuak, etengailuak eta led-ak erabili
dira, eta 238. Irudian egia-taula osatu da programak zirkuitua osa dezan egia-taulan
oinarrituz.

236. Irudia

237. Irudia

238. Irudia

Elektronika Digitala. Laborategiko praktikak.

- 268 -

Elektronika eta Telekomunikazioak Saila.

Aurreko adibideetan erabili diren etengailuen ordez, hitz-sorgailua (Word Generator )


erabil daiteke. Baliabide horri dagokion terminala 239. Irudian ikus daiteke.
Terminalaren zulotxo bakoitzetik maila logikoa eskuragarri dago zirkuituari
konektatzeko sarrera moduan. Sortu nahi den maila logikoa definitzeko, bi klik egin
behar dira terminalaren gainean 240. Irudia lortzeko.

239. Irudia

240. Irudia

Nabaria da 16 bit paralelo dituzten hitzak sortzeko gaitasuna duela: izan ere, 239.
Irudian 16 zulotxo daude. Hitzak lau zenbaki hamaseitarrez osatuta daude, baina haien
zenbaki bitar baliokidea ikus daiteke Binary kutxatilan.
Hitzak, hiru modutara sor daitezke:

STEP: botoi hau sakatzen denean, aukeratutako hitza sortzen da, eta hurrengoa
aukeratuta geratzen da, hots, prest sortzeko.

CICLE: Initial kutxatilan adierazitako baliotik Final kutxatilan agertzen den


balioraino etenik gabe sortzen ditu hitzak, hau da, ziklo bat etengabe.

BURST: Cicle antzekoa da, baina ziklo bakarra sortzen du.

240. Irudian eskuragarri dauden beste baliabideak dira:


TRIGGER: Hitzak sortzen hasteko seinalea (Trigger) da, eta kanpoko edo barruko

seinalea izan daiteke. Barrukoa izateko, botoi hori aukeratzen da, eta behin programa

Elektronika Digitala. Laborategiko praktikak.

- 269 -

Elektronika eta Telekomunikazioak Saila.

martxan jarriz gero, automatikoki hasten da hitz-sortzea. Kanpokoa izatea nahi bada,
Trigger sarrerari seinalea sortuko duen gailua lotu beharko zaio. Triggerrak eragina izan
dezake goiko ertzarekin edo beheranzko ertzarekin (aukeragarria da hori ere).
FRECUENCY: hitzak sortzeko abiadura definitzen duen parametroa da. Adibidez, 1

Hz jarriz gero, segundo bakoitzeko hitz bat sortuko du.


236. Irudian, 237. Irudian eta 238. Irudian erakutsi diren zirkuituetan, led-ak erabili dira
seinaleak aztertzeko. Haien ordez, analizatzaile logikoa (Logic Analyzer) erabilgarri
dago instrumentazio barra-tresnan (241. Irudia)

241. Irudia

Analizatzaile logikoa egoera logikoen denbora-analisia egiteko erabiltzen da. 16


seinaleen kronograma marraztu daitezke batera. RESET botoiarekin leihoa garbitzen
da, hau da, kronograma guztiak ezabatzen dira. Analizatzailea martxan jar daiteke
Trigger seinalea erabiliz. Hori erabiltzen ez bada, zirkuituarekin batera martxan jarriko
da. Ezinbesteko da Clock setup (242. Irudian botoi hori sakatuta agertzen den leihoa
erakusten da) eta Clock per division parametroen konfigurazio egokia egitea; seinaleen
irakurketak egiteko uneak eta seinaleen denbora-tarteak definitzeko parametroak dira,
hurrenez hurren

242. Irudia

Elektronika Digitala. Laborategiko praktikak.

- 270 -

Elektronika eta Telekomunikazioak Saila.

2. Saioa
2.1. Praktika: Diseinu logikoaren prozedura.

Praktikaren helburua da diseinu logikoaren prozedura barneratzea. Horretarako, bi


zenbaki bitarren artean handiena detektatzen duen sistema diseinatu behar da, eta
displayetan adierazi bien arteko diferentzia positiboa. Zehaztapenak hurrengo
paragrafoan ematen dira:
Zirkuituak lau sarrera (y0, y1, x1, x0) izango ditu. y1y0 eta x1x0 bikoteek bi biteko zenbaki
bitarrak adierazten dituzte. y1 eta x1 pisu handieneko bitak dira. Zirkuituak z irteera
izango du, eta beraren balioa 1 izango da, baldin eta soilik baldin x1x0 zenbaki bitarra
y1y0 zenbaki bitarra baino handiagoa edo berdina baldin bada. Halaber, X zenbakia Y
zenbakia baino handiagoa edo berdina denean, zirkuituak X-Y ariketa garatuko du, eta
emaitza ikusi beharko da entrenadoreak dituen led-etan eta display-etan. Y zenbakia X
zenbakia baino handiagoa bada, X-Y eragiketaren emaitza zero izango da.
Saioa hasi aurretik prestatu beharreko atalak
Zirkuituari dagokion egia-taula osatu behar da.
Irteerako funtzioen adierazpen sinplifikatuak lortu behar dira lau modu ezberdinetan,
hots, biderketen arteko batuketa moduan, batuketen arteko biderketa moduan, NAND
moduan eta NOR moduan. Zirkuitua osatzeko ZI kopuru minimoa behar duen
konfigurazioa entrenadorean garatuko da. Eskuragarri dauden ZIak 7410, 7411 eta 7427
dira.
Laborategian garatu beharreko atalak
Aukeratutako diseinua irakasleari erakutsi eta azaldu behar zaio.
Diseinatu den zirkuituaren portaera simulatu behar da Alteraren QUARTUS II
programa erabiliz. QUARTUS IIren gida jarri da praktika honi dagokion eranskinean.
Zirkuitua deskribatzeko, bi modu behar dira: bata grafikoa, eta bestea, VHDL
programazio-lengoaia erabiliz. Beraz, bi proiektu ezberdin sortu beharko dira.
Diseinuaren funtzionamendua zuzena dela frogatu ostean, entrenadorean garatu behar
da ZI egokiak erabiliz.

Elektronika Digitala. Laborategiko praktikak.

- 271 -

Elektronika eta Telekomunikazioak Saila.

Bukatzeko, zirkuitua MAX 7128SLC84-10 ZIan garatuko da. Gailu hori UP1 edo
UP2an eskuragarri dago.

ERANSKINA: QUARTUS II-aren gida


Eman beharreko pausoak

1) Hasiera
Sor ezazu proiektu berriari dagozkion artxiboak gordetzeko direktorioa.
Proiektu berria sortzeko:
Choose New Project Wizard (File menu). The New Project Wizard appears.
The first time you open the New Project Wizard, it may display the
Introduction page; you can click Next to proceed to the first page of the
wizard.
Type the directory name in the working directory box, or select the directory
with Browse (...). For this example, type d:\altera\qdesigns<version
number>\fir_filter or browse to select it.
Type a name for the project in the project name box. Type filtref as the
name of the top-level design entity of the project in the top-level design
entity box.
Click Next. The Add Files page of the New Project Wizard appears. Because is
a new project, there are no files to add to this project yet. If design files
already existed for this project, you could use Browse (...) to select the
files, and then click Add to add them to the project.
To accept the default settings for the remaining wizard prompts and create the
project, click Finish. The project is now created. The top-level design entity
name appears in the Hierarchy tab of the Project Navigator window
2a) Diseinu grafikoa: Block diagram (.bdf)
A BDF can contain block symbols and "ordinary" schematic symbols. The Quartus II
software provides symbols for a variety of logic functionsincluding primitives,
Library of Parameterized Modules (LPM) functions, and other megafunctionsthat you
can use in the Block Editor
Choose New (File menu). The Device Design Files tab of the New dialog box
appears automatically.
Select Block Diagram/Schematic File.
Click OK. A new Block Editor window opens.
Choose Save As (File menu). The Save As dialog box appears.
Select the folder where you want to save the BDF. The Save As dialog box
should
automatically
display
the
project
directory
name,
d:\altera\qdesigns<version number>\fir_filter, as the directory for saving
the file.
Make sure Add file to current project is turned on.
To save the file and add it to the project, click Save.
Elektronika Digitala. Laborategiko praktikak.

- 272 -

Elektronika eta Telekomunikazioak Saila.

Double-click any empty space in the Block Editor window. The Symbol dialog
box appears.
In the Libraries list, click the + icon to expand the d:/altera/quartus<version
number>/libraries folder. Similarly, expand the primitives folder, and
then expand the storage folder.
In the storage folder, select any primitive. A preview of the new symbol
appears in the Symbol dialog box.
Click OK. An outline of the the symbol is now attached to the pointer.
Click the pointer at the desired location in the Block Editor window to insert
the symbol into the design file.
You can change the Block Editor display options, as needed. To change the Block
Editor display options, follow these steps:
Choose Options (Tools menu). The General page of the Options dialog box is
displayed.
In the Category list, select Block/Symbol Editor. The Block/Symbol Editor
page appears.
In the Block/Symbol Editor page, turn appropriate settings on or off,
according to your preferences.
To modify the colors of screen elements and fonts used in the Block Editor
window, in the Category list, select Colors or Fonts under Block/Symbol
Editor. Turn appropriate settings on or off in corresponding pages.
Click OK.
You can also view larger or smaller portions of the file with the Zoom Tool,
which is available by clicking the Zoom Tool button on the toolbar, and
with the Zoom, Zoom In, Zoom Out, and Fit in Window commands (View
menu).
To enter input and output pins, follow these steps:
Click the Symbol Tool button
on the toolbar. The same Symbol dialog box
that you used to enter the DFF, DFFE, and mult symbols appears. Note,
however, that using the toolbar button opens this dialog box with the
Repeat-insert mode option turned on. When Repeat-insert mode is
turned on, an outline of the selected symbol remains attached to the pointer,
regardless of how many times you click the mouse pointer, allowing you to
place multiple copies of the symbol easily. Whenever you want to stop
placing copies of a symbol, you can press Esc or choose Cancel (right
button pop-up menu).
In the Symbol dialog box, in the Libraries list, click the + icon to expand the
d:/quartus/libraries folder, expand the primitives folder, and then expand
the pin folder.
In the pin folder, select the input (or output) primitive.
Click OK.
Click an empty space in the BDF. Symbols are automatically named as
pin_name<number> in sequence. Press Esc.
Choose Save (File menu).
To name the input and output pins, follow these steps:

Elektronika Digitala. Laborategiko praktikak.

- 273 -

Elektronika eta Telekomunikazioak Saila.

With the Selection and Smart Drawing Tool, double-click the default
pin_name pin name of the first input pin symbol you entered.
You can also specify the pin name by double-clicking the pin, and then
specifying the pin name in the General tab of the Pin Properties dialog
box.
Repeat steps 1 and 2 to rename each of the pins
Move the INPUT and OUTPUT pin symbols so they line up with the appropriate
symbols or blocks.
Choose Save (File menu).
To continue making bus connections, follow these steps:
Click the Orthogonal Bus Tool button on the toolbar.
Draw the bus.
Choose Save (File menu).
2b) VHDL diseinua: (vhd)
Choose New (File menu). The Device Design Files tab of the New dialog box
appears automatically.
Select VHDL File.
Click OK. A new Editor window opens.
Choose Save As (File menu). The Save As dialog box appears.
Select the folder where you want to save the BDF. The Save As dialog box
should
automatically
display
the
project
directory
name,
d:\altera\qdesigns<version number>\fir_filter, as the directory for saving
the file.
Make sure Add file to current project is turned on.
To save the file and add it to the project, click Save.
Write VHDL code.
3) konpilazioa
The QuartusII Compiler consists of a set of independent modules that check the design
for errors, synthesize the logic, fit the design into an Altera device, and generate output
files for simulation, timing analysis, software building, and device programming. The
basic Compiler consists of the Analysis & Synthesis, Fitter, Assembler, and Timing
Analyzer modules.
To select the target device, follow these steps
Choose Device (Assignments menu). The Device page of the Settings dialog
box appears.
In the Family list, select your family. Click Yes if you are asked whether you
want to allow the QuartusII software to select a device and remove any pin
assignments.
Under Target device, select Specific device selected in "Available devices"
list.
Under Show in "Available devices" list, select the following options:
Package list.
Elektronika Digitala. Laborategiko praktikak.

- 274 -

Elektronika eta Telekomunikazioak Saila.

Pin count list.


Speed grade list.
In the Available devices list, select your device. Leave the Settings dialog box
open for the next step.

The Compilation Process Settings page allows you to specify options that affect
compilation speed, the amount of disk space used for compilation, incremental
compilation, and other options.
To specify compilation process settings, follow these steps:
In the Settings dialog box, select Compilation Process Settings in the Category
list. The Compilation Process Settings page appears.
To make subsequent recompilations run faster, turn on Use Smart compilation.
Make sure the Preserve fewer node names to save disk space option is turned
on. Leave the Settings dialog box open for the next step.
The Analysis & Synthesis Settings page of the Settings dialog box allows you to
optimize the Analysis & Synthesis processing of the design.
To specify Analysis & Synthesis settings, follow these steps:
In the Settings dialog box, select Analysis & Synthesis Settings in the Category
list. The Analysis & Synthesis Settings page appears.
To direct the Compiler to maximize performance rather than device resources
during Analysis & Synthesis, select Speed under Optimization Technique.
Leave the Settings dialog box open for the next step.
The Fitter Settings page allows you to specify options that control device fitting and
compilation speed. You can turn on options in this dialog box to direct the Fitter to
optimize the placement of logic in order to meet your timing goals and/or options for
iterative compilations.
To specify Fitter settings, follow these steps:
In the Settings dialog box, select Fitter Settings in the Category list. The
Fitter Settings page appears.
Under Timing-driven compilation, make sure Optimize timing and
Optimize hold timing are turned on, and make sure IO Paths and
Minimum TPD Paths is selected in the list.
Under Fitter effort, select Standard Fit.
In the Settings dialog box, click OK. When you run the Compiler, these
settings will control compilation processing.
Pin assigment
To generate the project database, choose Start > Start Analysis & Synthesis
(Processing menu). The Compiler checks the design files for syntax and

Elektronika Digitala. Laborategiko praktikak.

- 275 -

Elektronika eta Telekomunikazioak Saila.

semantic errors, synthesizes the logic, and generates a project database.


Click OK when Analysis & Synthesis is complete.
Choose Pins (Assignments menu). The Assignment Editor appears with the
Pin assignment category selected.
In the Assignment Editor, double-click the To cell and scroll down to select
any of the pin name.
In the Assignment Editor, double-click the Location cell and scroll down to
select any of the dedicated clock I/O pins.
Close the Assignment Editor, saving the assignment changes.
To check the legality of the pin assignment before compilation, choose Start >
Start I/O Assignment Analysis (Processing menu). When you receive a
message indicating that I/O assignment analysis completed successfully,
click OK to close the message box.
Compilation ((.inc) (.mif) (.hex) (.qpf) (.qsf) )
choose Start Compilation (Processing menu).
To view any section of the Compilation Report, follow these steps:
In the left pane of the Compilation Report window, click the + icon to expand
any Report window folder.
In the left pane of the Report window, select the Report section you want to
open. The report appears in the right pane of the window.
4) Simulazioa
Before running a simulation, you must specify input vectors as the stimuli for the
Quartus II Simulator. The Simulator supports input vector stimuli in the form of a
Vector Waveform File (.vwf), Vector Table Output File (.tbl), Power Input File (.pwf),
or a MAX+PLUS II generated Vector File (.vec) or Simulator Channel File (.scf).
To create a VWF, follow these steps:
Choose New (File menu). The New dialog box appears.
To select VWF as the file type, click the Other Files tab and select Vector
Waveform File.
Click OK. The Waveform Editor opens, displaying an empty waveform file.
To change the end time for the file, choose End Time (Edit menu).
Click OK.
To save the file as fir.vwf, choose Save As (File menu). The Save As dialog
box appears.
Click Save.
To add the input and output nodes to the VWF, follow these steps:
To find the node names you want to add to the file, choose Utility Windows >
Node Finder (View menu). The Node Finder appears.
In the Node Finder, select Pins: all in the Filter list.
Elektronika Digitala. Laborategiko praktikak.

- 276 -

Elektronika eta Telekomunikazioak Saila.

To find the nodes you want to add to the VWF, click List.
In the Nodes Found list, select your pins and drag them into the Name column
of the VWF. You can select multiple contiguous names with Shift+Click or
select multiple non-contiguous names with Ctrl+Click.
Close the Node Finder.
Options
Choose Value > Arbitrary Value (right button pop-up menu). The Arbitrary
Value dialog box appears.
In the Radix list, select Unsigned Decimal.
Value > Forcing Low
Value > Forcing High
To specify Simulator settings, perform the following steps:
Choose Settings (Assignments menu). The Settings dialog box appears.
In the Category list, select Simulator. The Simulator page appears.
In the Simulation mode list, make sure Timing is selected.
In the Simulation input box, type D:/altera/qdesigns<version
number>/fir_filter/fir.vwf, or click Browse (...) to select the file.
Under Simulation period, make sure Run simulation until all vector stimuli
are used is selected.
Make sure Automatically add pins to simulation output waveforms and
Simulation coverage reporting are turned on.
Click OK. When you run the Simulator, these Simulator settings control
simulation processing.
To run the simulation, follow these steps:
Choose Start Simulation (Processing menu).
To view the Simulation Waveforms section:
If necessary, in the left pane of the Simulator Report window, select Simulation
Waveforms. The Simulation Waveforms section appears in the right pane
of the Report window.
To see the entire waveform, choose Fit in Window (View menu).
The Waveform Editor allows you to manipulate the data in the following ways:

You can change the radix used to display group values by selecting a group,
choosing Properties (right button pop-up menu), and selecting a new radix in the
Radix list.

You can move the master time bar right and left to successive transitions by
clicking the movement arrows. You can also drag the master time bar by its
handle.

Elektronika Digitala. Laborategiko praktikak.

- 277 -

Elektronika eta Telekomunikazioak Saila.

You can zoom in and out with the Zoom Tool button

on the toolbar, and with

the Zoom In, Zoom Out, Fit in Window, and Zoom commands (View menu).

You can create additional time bars and use them to measure distances between
transitions.

5)Programazioa
After a successful compilation, you can download configuration data into a device
through

the

MasterBlaster,

ByteBlasterMV,

ByteBlaster

II,

or

USB-Blaster

communications cables, or through the Altera Programming Unit (APU).


You can program or configure devices in Passive Serial mode, Active Serial
Programming mode, JTAG mode, or In-Socket Programming mode. The following
tutorial module explains how to program a single device in Passive Serial mode, as well
as how to set up a multi-device JTAG chain.
To open the Programmer window, create a CDF and program the device, follow these
steps:
Choose Programmer (Tools menu). A new CDF opens in the Programmer
window automatically listing the filtref.sof file as the current programming
file.
Choose Save As (File menu). The Save As dialog box appears.
In the Save as type list, make sure that Chain Description File is selected.
Click Save. If you are asked to replace an existing CDF, click Yes.
In the Mode list of the Programmer window, select JTAG.
Click Hardware Setup. The Hardware Setup dialog box appears.
Click Add Hardware. The Add Hardware dialog box appears.
In the Hardware type list, select ByteBlasterMV or ByteBlaster II or
MasterBlaster and, if necessary, select the port and baud rate in the Port
and Baud rate lists.
Click OK.
Click Close.
Configure the UP1 or UP2.
In the Programmer window, click Start. When you receive a message
indicating that the configuration is complete, click OK.
Choose Save (File menu).

Elektronika Digitala. Laborategiko praktikak.

- 278 -

Elektronika eta Telekomunikazioak Saila.

3. Saioa
3.1. Praktika: MSI zirkuituen azterketa.

Praktika honen helburua Integrazio Ertaineko Eskalari (MSI) dagokion zirkuitu


integratu gutxi batzuk zehazki aztertzea da:
Batutzaileak

ZI SN 7483

4 Bit-eko konparadorea

ZI SN 7485

Multiplexadore

ZI SN 74153

Deskodegailu BCD/7 Segmentu

ZI SN 7447

Deskodegailua/Demultiplexadorea

ZI SN 74154, 74138

Saioa hasi aurretik prestatu beharreko atalak


Praktika hasi aurretik, ezinbestekoa da teorikoki jakitea zer egiten duen integratu
bakoitzak eta hari dagokion ezaugarri-orria aztertzea.
Laborategian garatu beharreko atalak
Zirkuituen funtzionamendua frogatuko da.
1) Batutzailea

Azter ezazu funtzionamendua. Horretarako, koadernoan ariketaren bat gara


ezazu, eta ariketaren sarrerak zirkuituari aplikatu ondoren, frogatu behar duzu
zirkuitaren irteerak bat datozela ariketaren emaitzarekin.

Nolako zirkuitua garatuko zenuke 8 biteko bi zenbakiren batuketa egiteko? Egin


ezazu muntaketa eta egiazta ezazu funtzionamendua.

2) Konparadorea

Azal

ezazu

konparadorearen

logika-funtzionamendua

haren

egia-taulan

oinarrituz.

4 biteko bi zenbaki konparatzeko, nola konektatu beharko genituzke


bururakoaren sarrerak? Zergaitik?

Nola konparatu daitezke 8 biteko bi zenbaki? Egin ezazu muntaketa eta egiazta
ezazu funtzionamendua.

Elektronika Digitala. Laborategiko praktikak.

- 279 -

Elektronika eta Telekomunikazioak Saila.

3) Deskodegailuak: 74154 eta 74138


a) 74154

Azal ezazu deskodegailuaren funtzionamendua. Zein mailatan dira aktiboak


sarrerak? Eta irteerak?

Egiazta ezazu deskodegailuaren egia-taula.

19 eta 18 hankatxoek zer betebehar dute?

b) 74138.

74154aren funtzionamendu bera lortzeko, nola konektatuko zenituzke bi 74138?

c) Defini ezazu funtzio logikoren bat, eta aurreko ataletan aztertutako


deskodegailuren bat erabiliz, sor ezazu funtzio hori.
4) Deskodegailua: BCD/7-segmentu

Deskriba ezazu deskodegailuaren funtzionamendua.

Zein mailatan dira aktiboak deskodegailuaren sarrerak? Eta irteerak?

Nola konektatu behar dira, 3, 4 eta 5 hankatxoak deskodegailua erabiltzeko?

Zein display mota erabili behar da, anodo edo katodo komunekoa?

Zer egin behar da displayaren segmentu guztiak ondo daudela egiaztatzeko?


Displayaren diodoak babesteko, erabil ezazu 100-eko erresistentzia.

Froga ezazu deskodegailuaren funtzionamendua. Horretarako, egin kableatua


displayri eta beha ezazu zer gertatzen den kodean ez dauden laukoteak sartzen
direnean. Halaber, froga ezazu BI/RBO (4) eta RBI(5) sarreren efektua.

Gara ezazu hiru digitu dituzten zenbakiak deskodetzeko muntaketa, kontuan


izanda ezinbestekoa dela zeroak ezabatzea, eta emaitza zero den kasuetan pisu
txikieneko display-an zeroak agertu behar duela.

5) Multiplexadorea

Azal ezazu 74153 integratuaren funtzionamendua eta froga ezazu bere


funtzionamendua.

Zergatik agertzen dira bi irteera?

Defini

ezazu

funtzio

logikoren

bat,

eta

aurreko

atalean

aztertutako

multiplexadorea erabiliz, sor ezazu funtzio hori.

Elektronika Digitala. Laborategiko praktikak.

- 280 -

Elektronika eta Telekomunikazioak Saila.

4. Saioa
4.1. Praktika: zirkuitu logikoen diseinua MSI eta ate logikoak erabiliz

Praktika honen helburua MSI zirkuituak erabiliz zirkuitu digital konplexuagoak


garatzea da. Horretarako, zehaztapen hauek dituen zirkuitua garatu beharko da: BCD
naturalean adierazitako bi zenbakiren arteko eragiketa aukeratzeko posibilitatea duen
zirkuitua garatuko da. Ariketa posibleak bi dira. Bata, bi zenbakiren arteko batuketa
(A+B), eta bestea, A zenbakia bider bi (A2) egiten duena. Haien arteko bat
aukeratzeko, E deritzogun sarrera izango du zirkuituak. A eta B zenbakiak adierazteko,
ezinbestekoa izango da entrenadorearen zortzi etengailu erabiltzea, eta eragiketaren
emaitza 7 segmentuko bi displayetan aurkeztuko da. Funtzionamendu-prozedura hau
izango da:

Eragingaiak definitzen dira.

Egin nahi den eragiketa aukeratzen da: Batuketa edo Biderketa.

Emaitza displayetan aurkezten da.

Saioa hasi aurretik prestatu beharreko atalak

Bloke-diagrama marraztu behar da. Han adieraziko dira erabili behar diren
zirkuitu integratu motak (ez da beharrezkoa zenbakia zehaztea) eta diseinatu
behar diren zirkuituen funtzionalitatea. Halaber, argi adierazi behar dira zirkuitu
bakoitzaren sarrera eta irteera-aldagai guztiak, eta blokeen arteko konexioak.

Zirkuitu integratuak aukeratu.

Haien ezaugarri orriak aztertu.

Laborategian garatu beharreko atalak

Froga ezazu garatutako zirkuituaren funtzionamendua egokia dela QUARTUS II


diseinurako programa erabiliz.

Egin ezazu sistemaren muntaketa protoboard diseinurako plaka erabiliz.


Zirkuituari integratu bat gehitzen zaion bakoitzean dena ondo konektatuta
dagoela frogatu behar da.

Programatu ezazu UP1 edo UP2n eskuragarri dagoen CPLDa eta froga ezazu
funtzionamendua.

Elektronika Digitala. Laborategiko praktikak.

- 281 -

Elektronika eta Telekomunikazioak Saila.

Diseinua VHDL bidez deskriba ezazu, eta, QUARTUS IIa erabiliz froga ezazu
programazioa zuzena dela. VHDL deskripzioa errazteko, praktika honi dagokion
eranskina kontsulta dezakezu.

Erabil daitezkeen ZIak: 74284, 74147, 74148, 7400, 74185A, 7483, 7447, 7448,
74157, anodo komuneko 7 segmentuko displaya, eta bihurgailuak.

ERANSKINA: VHDL lengoaian diseinatzeko gida


--

BCD/7

SEGMENTU

DESKODEGAILU

ZIRKUITUA:

7447REN

BALIOKIDEA

-- "WITH" SENTENTZIAREN ERABILERA

LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY BCD7segmentu IS
PORT (

kodea : IN
segmentuak
);
END BCD7segmentu;

STD_LOGIC_VECTOR(3 DOWNTO 0);


: OUT STD_LOGIC_VECTOR(0 TO 6)

--SEGMENTUEN KITZIKAPENA 0AREKIN LORTZEN DA


ARCHITECTURE 7segmentu_bistaratzaile OF BCD7segmentu IS
BEGIN
WITH kodea SELECT

segmentuak <=
"0000001" WHEN "0000",
"1001111" WHEN "0001",
"0010010" WHEN "0010",
"0000110" WHEN "0011",
"1001100" WHEN "0100",
"0100100" WHEN "0101",
"1100000" WHEN "0110",
"0001111" WHEN "0111",
"0000000" WHEN "1000",

Elektronika Digitala. Laborategiko praktikak.

- 282 -

Elektronika eta Telekomunikazioak Saila.

"0001100" WHEN "1001",


"1111111" WHEN OTHERS;
END 7segmentu_bistaratzaile;

-- 4TIK 1ERA ZIRKUITU MULTIPLEXADOREA

-- "WITH" SENTENTZIAREN ERABILERA


LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY mux4-1 IS

PORT

S
X
Y
);

: IN STD_LOGIC_VECTOR (1 DOWNTO 0);


: IN STD_LOGIC_VECTOR (3 DOWNTO 0);
: OUT STD_LOGIC

END mux4-1;
ARCHITECTURE multiplexadore OF mux4-1 IS
BEGIN
WITH s SELECT

Y <= X(0) WHEN "00",


X(1) WHEN "01",
X(2) WHEN "10",
X(3) WHEN OTHERS;
END multiplexadore;
-- 4TIK 2RA ZIRKUITU MULTIPLEXADOREA: 74153REN BALIOKIDEA

-- CASE SENTENTZIAREN ERABILERA PROCESS BATEN BARRUAN


LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY mux4-2 IS

PORT

s
A
B
Y
);

: IN STD_LOGIC_VECTOR (1 DOWNTO 0); -- Aukera


: IN STD_LOGIC_VECTOR (3 DOWNTO 0); -- A sarrera
: IN STD_LOGIC_VECTOR (3 DOWNTO 0); -- B sarrera
: OUT STD_LOGIC_VECTOR (1 DOWNTO 0) Y irteera

END mux4-2;

Elektronika Digitala. Laborategiko praktikak.

- 283 -

Elektronika eta Telekomunikazioak Saila.

ARCHITECTURE multiplexadore OF mux4-2 IS


BEGIN
PROCESS(s,A,B) Prozesuaren aldagai-zerrenda
BEGIN

CASE s IS
WHEN "00" =>
Y(0) <= A(0);
Y(1) <= B(0);
WHEN "01" =>
Y(0) <= A(1);
Y(1) <= B(1);
WHEN "10" =>
Y(0) <= A(2);
Y(1) <= B(2);
WHEN OTHERS =>
Y(0) <= A(3);
Y(1) <= B(3);
END CASE;
END PROCESS;
END multiplexadore;
-- 3TIK 8RA ZIRKUITU DESKODEGAILUA: 74138REN BALIOKIDEA

-- "IF" ETA "WITH" SENTENTZIEN ERABILERA


LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY 3-8deskodegailua IS
PORT (

Sarrera : IN
G1,G2
irteera

STD_LOGIC_VECTOR(2 DOWNTO 0); -- dek. sarrera.


: IN STD_LOGIC; -- gaitze-sarrerak
: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) dek.

irteera
);
END 3-8deskodegailua;

Elektronika Digitala. Laborategiko praktikak.

- 284 -

Elektronika eta Telekomunikazioak Saila.

--IRTEEREN KITZIKAPENA 0AREKIN LORTZEN DA


ARCHITECTURE deskodegailuaOF 8deskodegailua IS
SIGNAL bar_irteera : STD_LOGIC_VECTOR(7 DOWNTO 0); -- Barne aldagaia
BEGIN
WITH sarrera SELECT
bar_irteera <= "01111111" WHEN "000",
"10111111" WHEN "001",
"11011111" WHEN "010",
"11101111" WHEN "011",
"11110111" WHEN "100",
"11111011" WHEN "101",
"11111101" WHEN "110",
"11111110" WHEN OTHERS;
PROCESS(G1,G2, bar_irteera) Aldagai-zerrenda
BEGIN
IF G1 = '1' AND G2 = '0' THEN
irteera <= bar_irteera;
ELSE
irteera <= "11111111";
END IF;
END PROCESS;
END deskodegailua;
-- 4TIK 16RA ZIRKUITU DESKODEGAILUA: 74154REN BALIOKIDEA

-- "WITH" SETENTZIAREN ERABILERA


LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY 4-16deskodegailua IS
PORT (

sarrera : IN STD_LOGIC_VECTOR(3 DOWNTO 0);


irteera : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
);
END 4-16deskodegailua;

Elektronika Digitala. Laborategiko praktikak.

- 285 -

Elektronika eta Telekomunikazioak Saila.

--IRTEERAK 0 LORTUZ KITZIKATZEN DIRA


ARCHITECTURE deskodegailua OF 16deskodegailua IS
BEGIN
WITH sarrera SELECT
irteera <= "0111111111111111" WHEN "0000",
"1011111111111111" WHEN "0001",
"1101111111111111" WHEN "0010",
"1110111111111111" WHEN "0011",
"1111011111111111" WHEN "0100",
"1111101111111111" WHEN "0101",
"1111110111111111" WHEN "0110",
"1111111011111111" WHEN "0111",
"1111111101111111" WHEN "1000",
"1111111110111111" WHEN "1001",
"1111111111011111" WHEN "1010",
"1111111111101111" WHEN "1011",
"1111111111110111" WHEN "1100",
"1111111111111011" WHEN "1101",
"1111111111111101" WHEN "1110",
"1111111111111110" WHEN OTHERS;
END deskodegailua;

-- ZIRKUITU KONPARADOREA: 7485REN BALIOKIDEA

-- "IF" ETA "WITH" SENTENTZIEN ERABILERA

LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY 4bit_konparadorea IS

PORT (
A
B
c_in

: IN
: IN
: IN

STD_LOGIC_VECTOR(3 DOWNTO 0);


STD_LOGIC_VECTOR(3 DOWNTO 0);
STD_LOGIC_VECTOR(2 DOWNTO 0); -- A<B A=B

A>B
c_out : OUT STD_LOGIC_VECTOR(2 DOWNTO 0) -- A<B A=B
A>B
);
END 4bit_konparadorea;

Elektronika Digitala. Laborategiko praktikak.

- 286 -

Elektronika eta Telekomunikazioak Saila.

-- IRTEERAK 0 LORTUZ KITZIKATZEN DIRA


ARCHITECTURE konparadorea OF 4bit_konparadorea IS
SIGNAL c_out_in : STD_LOGIC_VECTOR(2 DOWNTO 0); -- berne aldagaia

BEGIN
PROCESS(A,B) Aldagai-zerrenda
BEGIN
IF A > B THEN
c_out_in <= "001"; -- A > B
ELSIF A < B THEN
c_out_in <= "100"; -- A < B
ELSE
c_out_in <= "010"; -- A = B
END IF;
END PROCESS;
PROCESS(c_in,c_out_in) -- Aldagai-zerrenda
BEGIN
IF c_out_in = "001" OR c_out_in = "100" THEN
c_out <= c_out_in;
ELSE
c_out <= c_in;
END IF;
END PROCESS;
END konparadorea;

Elektronika Digitala. Laborategiko praktikak.

- 287 -

Elektronika eta Telekomunikazioak Saila.

-- BIT BAKARRA DUTEN BI ZENBAKIEN ARTEKO BATUTZAILEA


FULLADDER

-- ERAGILE LOGIKOEN ERABIlLERA


LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY

fulladd IS

PORT (

cin,x,y : IN STD_LOGIC; -- cin: carry in, sarrerak x-y


s,cout : OUT STD_LOGIC -- cout: carry out, irteera s
);
END fulladd;
ARCHITECTURE programa OF fulladd IS
BEGIN

s <= x xor y xor cin;


cout <= (x and y) or (cin and (x or y));
END programa;

-- BIT BAKARRA DUTEN BI ZENBAKIREN ARTEKO BATUTZAILEAREN


ZIRKUITUA

-- "PACKAGE" ETA "COMPONENT" EN ERABILERA


LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

PACKAGE fulladd_pakete IS

COMPONENT fulladd
PORT (
a,b
: IN
s
: OUT
cin
: IN
cout : OUT
);
END COMPONENT;
END fulladd_pakete;

STD_LOGIC;
STD_LOGIC;
STD_LOGIC;
STD_LOGIC

Elektronika Digitala. Laborategiko praktikak.

- 288 -

Elektronika eta Telekomunikazioak Saila.

-- LAU BIT DUTEN BI ZENBAKIREN ARTEKO BATUTZAILEAREN


ZIRKUITUA: 7483REN BALIOKIDEA

-- "COMPONENT" ETA "WITH" ETA "FOR - GENERATE" SENTENTZIEN


ERABILERA

LIBRARY

ieee;

USE

ieee.std_logic_1164.all;

ENTITY

s4+4bitbatutzaile

IS

PORT (

X,Y

: IN

STD_LOGIC_VECTOR(3 DOWNTO 0); -- 4 bit dituzten

aldagaiak
S
: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); -- Batuketa
cin
: IN STD_LOGIC; -- carry in
cout : OUT STD_LOGIC -- carry out
);
END s4+4bitbatutzaile;
ARCHITECTURE programa OF s4+4bitbatutzaile IS
SIGNAL S_int
aldagaiak
SIGNAL c_int

: STD_LOGIC_VECTOR(3 DOWNTO 0); -- barne


: STD_LOGIC_VECTOR(4 DOWNTO 0);

COMPONENT fulladd
PORT (
cin,x,y : IN STD_LOGIC;
s,cout : OUT STD_LOGIC
);
END COMPONENT;
BEGIN

c_int(0) <= cin; -- carry bita esleitzen da


batuketa:

-- X eta Yren arteko BATUKETA emango duen blokearen

etiketa.
FOR i IN 0 TO 3 GENERATE

batutzaile: fulladd PORT MAP (c_int(i),X(i),Y(i),S_int(i),c_int(i+1));


END GENERATE;

S <= S_int;
cout <= c_int(4);
END programa;
Elektronika Digitala. Laborategiko praktikak.

- 289 -

Elektronika eta Telekomunikazioak Saila.

4.2. Praktika: UALa maneiatzea.

Praktikaren helburua UALa erabiltzen ikastea da SN 74181 zirkuitua aztertu eta


erabiliko da aurreko praktikan garatutako sistemaren baliokidea lortzeko.
Saioa hasi aurretik prestatu beharreko atalak

Identifika itzazu aukeratze-sarrerak, eragiketa logikoa edo aritmetikoa garatzeko


sarrera, eta bakoitzari dagokion maila aktiboa.

Ondoriozta ezazu zein kasutan erabili behar den 1.Taula eta zein kasutan 2.
Taula.

Zer diferentzia dago A+B eta A GEHI B eragiketen artean?

Oharra: Zirkuituari SN 74182 txipa gehitzen bazaio, eta orduan bakarrik, F eta G
hankatxoak erabilgarri egongo dira. Hala, eragiketa aritmetikoetan arintasun handiagoa
lortzen da.
Laborategian garatu beharreko atalak

Saioa hasi aurretik aztertu dituzun ezaugarriak froga itzazu entrenadorea erabiliz.

Aurreko praktikan MSI zirkuituak erabiliz garatu den zirkuitua berregin ezazu
UALa erabiliz, hots, A + B eta A + A.

Elektronika Digitala. Laborategiko praktikak.

- 290 -

Elektronika eta Telekomunikazioak Saila.

5. Saioa
5.1.. Praktika. Memoria-elementuak.

Praktikaren helburua memoriaren kontzeptua ulertzea da, baita memoria bideratzen


duten zirkuituak ulertzea ere.
Saioa hasi aurretik prestatu beharreko atalak

Zehatz-mehatz azter itzazu memoriari dagozkion kontzeptu teorikoak.

Azter ezazu 7476 JK FFaren ezaugarri-orria.

Laborategian garatu beharreko atalak


Lor ezazu memoria-zirkuitua SR NOR Latch-a garatuz
Gara ezazu SR NOR Latch-a.
Froga ezazu funtzionamendua.
Zer gertatzen da S = R = 1 denean?
Zergatik ez da gomendagarria konbinazio-sarrera hori erabiltzea?
Nola konpon daiteke arazo hori?
Gara ezazu erreboterik gabeko zirkuitua.
JK Flip-flop-a
7476 JK FFaren ezaugarri orrialdean ikus daitekeenez, bi funtzionamendu-taula daude.
Nola jakin dezakegu zein erabili behar den?
Froga ezazu 7476 JK FFaren funtzionamendua.
Froga ezazu sarrera asinkronoen funtzionamendua.
7476 JK FF-a erabiliz, lor ezazu D eta T motako FFen funtzionamendua.

Elektronika Digitala. Laborategiko praktikak.

- 291 -

Elektronika eta Telekomunikazioak Saila.

6. Saioa
6.1. Praktika. Memoria-elementuak aplikatzen: desplazamendu-erregistroa

Praktikaren helburura da ezkerrera eta eskuinera bira daitekeen eta serieko sarrera eta
paraleloko irteera dituen shift-register-a garatzea. Memoria-elementuek D motakoak
izan behar dute.
Diseinua pausoka garatuko da: lehenik, eskuinerako desplazamendua bideratzen duen
zirkuitua garatuko da; hurrena, ezkerrerako desplazamendua bideratuko du; azkenik,
noranzko bikoitza duen desplazamendu-erregistroa lortuko da.
Saioa hasi aurretik prestatu beharreko atalak
Gara ezazu zirkuitu bakoitzari dagokion diseinua. Noranzko bikoitza bideratzen duen
zirkuituari X sarrera gehituko zaio mugimenduaren noranzkoa aukeragarri izan dadin.
Froga ezazu funtzionamendua Electronic Workbench simuladorea erabiliz.
Laborategian garatu beharreko atalak
Entrenadorean gara ezazu noranzko bikoitza duen desplazamendu-erregistroari
dagokion zirkuitua.

6.2. Praktika. 74194 desplazamendu-erregistroa

Praktikaren helburua desplazamendu-erregistroa duen zirkuitu integratua aztertzea da.


Saioa hasi aurretik prestatu beharreko atalak
74194 zirkuituaren ezaugarri-orria aztertu.
Laborategian garatu beharreko atalak
Entrenadorean froga ezazu zirkuitu integratuaren funtzionalitatea.
Nola kargatu daiteke erregistroa paralelo moduan? Froga ezazu.
Paralelo-serie moduan funtzionatzeko, zein da jarraitu behar den prozedura? Froga
ezazu.

Elektronika Digitala. Laborategiko praktikak.

- 292 -

Elektronika eta Telekomunikazioak Saila.

7. Saioa
7.1. Praktika. Mealy-Moore serie batutzailea

Praktika honen helburura Mealy eta Moore diseinuen arteko ezberdintasunak aztertzea
da. Horretarako, N biteko bi zenbakiren arteko batuketa egiten duen zirkuitua garatu
behar da. Zirkuituari dagokion eskema 243. Irudian adierazi da.

Zirkuitu

Sekuentziala

CLK
CLR
243. Irudia

Non A eta B batu beharreko zenbakiak diren, R emaitza, eta C irteerak batuketaren
bururakoa adieraziko duen.
Bi ereduak aplikatuz, Mealy eta Moore, diseina ezazu zirkuitua D FFak erabiliz.

Saioa hasi aurretik prestatu beharreko atalak

Diseina itzazu zirkuituaren egoera-diagrama, eta egoera-taulak.


Defini itzazu zirkuituari dagozkion funtzio logikoak.

Laborategian garatu beharreko atalak

Aukeratu ezazu flip-flop-en denbora-murriztasunak betetzen dituen sarrera-sekuentzia


bat eta azter itzazu bi ereduen arteko ezberdintasunak lehenik simulazioaren bidez eta
hurrena zirkuitua entrenadorean garatuz.

Elektronika Digitala. Laborategiko praktikak.

- 293 -

Elektronika eta Telekomunikazioak Saila.

8. Saioa
5. Praktika. Erregistro- eta kontagailu-zirkuitu integratuak erabiltzen.

Praktika honen helburua da 74194 ZIa (erregistroa) eta 74190 ZIa (kontagailua)
erabiltzea zirkuitu serie-batutzaile eta zirkuitu sekuentzia-igarlea diseinatzeko.
Zirkuitu seri-batutzailearen kasuan (244. Irudia), batu beharreko zenbakiak (4 bitekoak)
modu paraleloan sartu behar dira, eta batuketaren emaitza erregistro batean gorde.
Emaitza ikusgai izango da entrenadoreak dituen displayetan, eta erabilgarri diren
bestelako zirkuitu integratuak 7483 eta D FFa dira.

244. Irudia

Zirkuitu sekuentzia-igarlearen kasuan (245. Irudia), 4 biteko taldeetan bi zeroren atzetik


bi bat detektatzen duen zirkuitua garatu behar da, shift registerra, kontagailua, eta ate
logikoak erabiliz.

245. Irudia

Saioa hasi aurretik prestatu beharreko atalak

74194 eta 74190 ZIen ezaugarri-orriak aztertu behar dira.


Karga paralelo eta clear sarrerak sinkronoak edo asinkronoak dira?
Serie-batutzailearen emaitza displayetan ikusgarri izan dadin, zenbat erloju-pultsu behar
dira?
Laborategian garatu beharreko atalak

Simula itzazu zirkuituak.


Gara itzazu zirkuituak entrenadorean.
Elektronika Digitala. Laborategiko praktikak.

- 294 -

Elektronika eta Telekomunikazioak Saila.

9. Saioa
6. Praktika: sistema sekuentzial baten diseinua

Praktika honen helburua sistema digital sekuentzial bat diseinatzea da. Horretarako,
aintzat hartu behar dira sistema sekuentzialen sinkronizazioa, sistema konbinazionalen
funtzionamendua, sarrera- eta irteera-seinaleak, etab.
Garatuko den sistemak adieraziko du garaje batean zenbat leku libre dauden.
Aparkalekuak 40 leku ditu, eta beteta dagoenean argi bat piztu eta langa jaitsi behar da.
Automobil-sarrera eta -irteera detektatzeko, aparkalekuaren sarreran eta irteeran
sentsore optoelektronikoak jarrita daude. Sentsore horiek, autoa detektatzen dutenean,
t balioa duen pultsu positiboa ematen dute.
Diseina ezazu zirkuitua 74190 kontagailuak, RS Latch eta ate logikoak erabiliz.

Saioa hasi aurretik prestatu beharreko atalak

Zirkuituaren diseinua garatu.


Zirkuituak ondo funtziona dezan, zer balio minimoa izan behar du t-k logika
konbinazionalaren atzerapen-denboren menpean?
Oharra: Kronograma egitea gomendagarria da.

Azter ezazu sarrera- eta irteera-seinaleen egokitzapena.

Laborategian garatu beharreko atalak

Gara ezazu zirkuitua laborategian dagoen entrenadorean. Entrenadorean erabilgarri


dauden etengailu eta led-ak erabiliz, simula itzazu sarrera-sentsoreen, langaren eta
argiaren seinaleak.

Elektronika Digitala. Laborategiko praktikak.

- 295 -