Diseño lógico.

Ejercicios 1
Conceptos básicos: señales y tipos
Arrays

1. Describe en VHDL (diseña) las puertas lógicas: AND, OR, NOT, XOR y
NAND, con los puertos de tipo ‘BIT’ y usando los operadores lógicos.

2. Diseña un único circuito que realice todas las operaciones lógicas del
ejercicio anterior; tendrá una salida por cada una de las operaciones.

3. Diseña usando los operadores lógicos un circuito que realice la función

lógica f (x,y,z) = x’ y z’ + x y’ z.

4. Modifica el diseño anterior añadiéndole la salida negada.

5. Modifica el diseño anterior utilizando puertos de tipo ‘STD_LOGIC’.

6. Diseña un circuito que haga el AND de 2 bytes. Los puertos serán arrays de
bits (tipo predefinido BIT_VECTOR (rango), donde el rango va de 7 a 0)

7. Modifica el diseño anterior usando puertos de tipo array de ‘std_logic’.

8. Diseña un circuito que dado un entero de 8 bits en signo y magnitud,

devuelva el número cambiado de signo.

9. Diseña un circuito que dados 2 bytes devuelva la palabra de 16 bits

correspondiente.

10. Diseña un circuito que dada una palabra de 16 bits, invierta los bits del byte
más significativo, y deje como está el byte menos significativo.

11. Diseña un circuito que dado un número de 8 bits en complemento a 2,

devuelva el equivalente con 16 bits. [Habrá que extender el signo]

12. Diseña un circuito que desplace circularmente a la derecha un byte.

Diseño lógico EUP - ULPGC Jose Torres