P. 1
Apostila

Apostila

|Views: 30,961|Likes:
Published by dxmcy2

More info:

Published by: dxmcy2 on Mar 18, 2011
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

09/10/2014

pdf

text

original

Capacidade de modelação
Semelhante para modelos estruturais
VHDL oferece melhor suporte para modelos abstratos e modelos de atrasos
Verilog te melhores construções para modelar ao nível lógico e primitivas de bibliotecas

ASICS e FPGAs.

Tipos de dados

VHDL suporta tipos de dados abstratos criados pelo utilizador
Em Verilog os tipos são muito simples e mais próximos do hardware

Aprendizagem

VHDL é fortemente tipada, menos intuitiva, mais verbosa (baseada em ADA)
Verilog é mais simples e menos verbosa (baseada em C)

Parametrização

VHDL tem construções para parametrizar números de bits, replicar estruturas e configurar

modelos.

Verilog suporta apenas modelos com parâmetros, instanciação com definição de

parâmetros.

You're Reading a Free Preview

Download
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->