UNIVERSITE de BRETAGNE du SUD 
*=*=*=*=*= 

ECOLE NATIONALE SUPERIEURE des INGENIEURS de BRETAGNE du SUD  
(ENSIbs) 
 

    

 

Compte Rendu du TP 1
D’électronique Numérique
 
 

REALISE PAR :

AL ECHCHEIKH ALAOUI Adnane

SOUS LA DIRECTION DE :
Mr Eustache Yvan

Année Universitaire 2010/2011 
 
 
 
 
1

 

I–Simulation 
QUESTION I 

 
1°) Tester une porte Nand 

 
Nous  avons  pris  une  porte  nand  74LS00  qui  avait  en  entrée  deux  horloges  qui  ont  donc  generée 
automatiquement les entrées et nous avons observé la sortie qui se presente sur le schema suivant : 

Cette table de verite  retrace le fonctionnement de cette porte  

 

U1 :A(A) 




 

U1 :A(B) 



U1 :A(Y) 



2

 

 

QUESTION II 

1°) Concevoir un système à 2 entrées et à 4 sorties  

 
Les resultats sont transcrits sur cet oscilloscope 

 

3

 

LE fonctionnemant de ce système est exposé par cette table de verite 
 
U1 :A(B) 



U1 : B(B) 



U3 :B(Y) 



U3 :A(Y) 



U2 :D(Y) 



U2 :C(Y) 



 
 

QUESTION III 

1°) Concevoir un système à 6 entrées et à 1 sorties  

 
 
Les resultats sont sur cet ocsilloscope digital 

4

 

 
Les resultats de ce système sont decrits dans cette table de verité 
U1 :A(B) 




 

U1 :B(B)  



U2:A(B) 



U3 :A(B) 



U4:A(B) 



U5 :A(B) 



U7 :B(Y) 



QUESTION IV :  Additionneur Full Adder 

 









Table de varité d’un additionneur full adder 








Rentrée 







A + B + Rentrée 







R sortie 







   

5

 

Schéma d’un additionneur  dont les entrées A et B sont à 1   et  Rentrée est à 0 donc la 
sortie A+B+Rentrée est à 0 et Rsortie est à 1 

 
 

Schéma d’un additionneur  dont les entrées Aest à 0  et B est  à 1   et  Rentrée est à 0 
donc la sortie A+B+Rentrée est à 1 et Rsortie est à 0 

 

 
 

 
 
 
6

 

Symbole du Full Adder :  
 

 
 

Cout 

 
 

Full Adder 

 
Cin 
 
 
 

 
 

QUESTION V :  Additionneur 4 bits 

 
 
 
A1 
 

B1 

 

Cout  1 

  Full Adder 
Cin 

B2 

A2 

B3 

A3 
Cout  2 

Full Adder 

B4 

Cout  3 
Full Adder 

S1 

 

A4 

Cout  4 
Full Adder 
S4 

S3 
S2 

 
 

QUESTION VI :  UAL 

 
La table de verité 
 
I0 



I1 



S1 



S2 



S3 



S4 




7

 

 
















Rentrée 







A + B + Rentrée 







R sortie 















Cout 







 
Table de verité d’une soustraction  
















Cin 







 
Table de verite d’un nand 








S 3 



 
Table de verité d’un not 


S4 

 
 
 
 
 

8

 

 
 
A0 
A1 
A2 
A3 

 

UAL

 

S0 

 
 
 
S1 

B0   
B1   
B2 

S2 
 

B0   

S3 

 
 
 
I0 

I1 

 

 
 
 
 
 
 
 
 
 
 
9

 

II – Expérimentation 
Exercice 1 

 
 
 

 
Exercice 2  
Procédure de test de la porte logique NAND : 
Après avoir effectué le branchement des différents composants on effectue les branchements 
suivants : 
-

A et B à 0 : on remarque que l’ampoule s’allume 
A à 0 et B à 1 : on remarque que l’ampoule reste allumée 
A à 1 et B à 0 : on remarque que l’ampoule est toujours allumée 
A à 1 et B à 1 : l’ampoule est éteinte 

 
 
 
 
10

 

Exercice 3 

Réaliser un OU avec des portes NAND 

 

 
 
Ceci est une porte OU réalisée avec des portes NAND 
Les deux  entrées sont à 0 donc la sortie est à 0 
 
 

Réaliser un XOR avec des portes NAND 

 
Fonction XOR : 

 
 
Les deux  entrées sont à 1 donc la sortie est à 0 

11

 

Sign up to vote on this title
UsefulNot useful