CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DO RIO GRANDE DO NORTE

Av. Sen. Salgado Filho, 1559, Natal/RN, 59015-000. Fone/FAX (84) 4005-2637
E-mail: datinf@cefetrn.br URL: http://www.cefetrn.br/datinf

Departamento Acadêmico de Tecnologia da Informação

Sistemas Digitais
Curso Tecnologia em Redes de Computadores

Walmy André C. Melo
PROFESSOR

1ª Edição Março de 2008

CEFET-RN / DATINF

Sistemas Digitais

Página 2

1.

Sistemas Digitais

Um sistema digital é uma combinação de dispositivos projetados para manipular informação lógica ou quantidades físicas que são representadas no formato digital, ou seja, as quantidades podem assumir apenas valores discretos. A informação manipulada em um sistema digital pode ser uma imagem, um som ou um texto, mas na verdade é um número que, de alguma forma, representa o dado em questão. 1.1.Representação em formato analógico e digital Na representação analógica uma quantidade é representada por uma tensão, uma corrente ou uma medida de movimento que seja proporcional ao valor da quantidade em questão, podendo variar continuamente ao longo de uma faixa de valores. Na representação digital as quantidades são representadas por símbolos denominados dígitos que variam em saltos ou degraus.

Ilustração 1 - Representação analógica e digital de uma temperatura

2.

Sistemas de Numeração

Existem vários sistemas numéricos, mas nos sistemas digitais os mais comuns são o sistema decimal, o binário, o octal e o hexadecimal. O sistema decimal é o mais utilizado no dia -a-dia e é, sem dúvida, o mais importante dos sistemas numéricos. Trata-se de um sistema que possui dez algarismos, com os quais podemos formar qualquer número através da lei de formação. Infelizmente, o sistema de numeração digital não é conveniente para ser implantado em sistemas digitais, pois seria difícil projetar um equipamento eletrônico capaz de operar com dez diferentes níveis de tensão. Por outro lado é fácil projetar um circuito eletrônico que opere com apenas dois níveis de tensão motivando o uso do sistema de numeração binário.

CEFET-RN / GEINF

Eletrônica Digital

Página 3

Além dos sistemas binário e decimal, dois outros sistemas de numeração (octal e haxadecimal) encontram extensas aplicações em sistemas digitais como um meio eficiente de representar números binários grandes. Todos os números seguem uma lei de formação: onde: Número = an.bn +an-1 .bn-1 + ... + a0.b0 an = algarismo b = base do número n = quantidade de algarismos – 1

Exemplo: Represente a quantidade representada pelos números abaixo. 84917(10) = 8x104 + 4x103 + 9x102 + 1x101 + 7x100 1011(2) = 1x23 + 0x22 + 1x21 + 1x20 2.1.Sistema Binário de Numeração O sistema binário possui apenas 2 algarismos (0 e 1), mas pode ser usado para representar qualquer quantidade que possa ser representada no sistema decimal usando o agrupamento de dígitos. A denominação do digito binário é abreviado para Bit (Binary Digit) Exemplo: 110(2) = 6(10)

Abaixo, é mostrada a seqüência numérica das quantidades de zero a quinze.
Decimal 0 1 2 3 4 5 6 7 Binário 0 1 10 11 100 101 110 111 Decimal 8 9 10 11 12 13 14 15 Binário 1000 1001 1010 1011 1100 1101 1110 1111

2.2.Sistema Hexadecimal de Numeração O sistema hexadecimal possui dezesseis algarismos, sendo sua base igual a 16. Os algarismos são assim enumerados: ⇒ 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F. Nota-se que os algarismos alfanuméricos (letras) representam as quantidades de dez a quinze. A seguir, é mostrada a seqüência numérica das quantidades de zero a dezesseis:

CEFET-RN / GEINF

Eletrônica Digital

Página 4

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F 10

Binário 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 10000

2.3.Conversão Binário/Decimal A conversão de um número em binário para decimal é feita aplicando a lei de formação dos números. Exemplo: 110(2) = 1x22 + 1x21 + 0x20 =4 + 2 + 0 = 6(10)

2.4.Conversão Decimal/Binário O processo de conversão de um número decimal para binário se faz dividindo-se o número por 2 (base do sistema no qual se quer converter), sucessivamente, até que o quociente torne-se menor que 2. Exemplo: Converter 20(10) para base binária 20 ÷ 2 = 10 resto 0. 10 ÷ 2 = 5 resto 0. 5 ÷ 2 = 2 resto 1. 2 ÷ 2 = 1 resto 0

Ordenando o último quociente com os restos do último para o primeiro, teremos o número binário correspondente: 21(10) = 10100 (2) 2.5.Conversão Decimal/Hexadecimal Segue-se a mesma regra da conversão decimal/binário, onde, agora, divide-se o número por 16, que é a base do sistema hexadecimal, até que o quociente seja menor que 16.

CEFET-RN / GEINF Eletrônica Digital Página 5 Exemplo: Converter 65(10) para base hexadecimal 65 ÷ 16 = 4 resto 1 Logo: 65(10) = 41(16) 2. pelas tabelas acima mostradas. Exemplo: Converter 1101101(2) para base hexadecimal 1101101 = 0110 1101 6 D = 6D(16) 2. BCD (Binary Coded Decimal). etc) é representada através de CÓDIGOS DIGITAIS.1.Conversão Hexadecimal/Decimal Este processo segue o mesmo padrão de conversão de outros sistemas para decimal (lei de formação). que significa Decimal codificado em Binário. Códigos Digitais Uma grande parte dos sistemas digitais trabalha com níveis lógicos representando informações codificadas. 3. que para cada algarismo hexadecimal. Exemplo: Converter 1BC(16) para base binária 1BC = 0001 1011 1100 = 110111100(2) 3. a base do sistema sendo igual a 16. Esta conversão deve ser efetuada agrupando o número em quatro algarismos e usando a tabela de equivalência. sons. é composto por quatro bits. letras.Conversão Hexadecimal/Binário É o processo reverso da conversão binário/hexadecimal.Conversão Binário/Hexadecimal Percebe-se. Exemplo: Converter A40(16) para base decimal A40 = Ax162 + 4x161 + 0x160 = 2560 + 64 + 0 = 2624(10) 2. Devemos substituir cada algarismo hexadecimal por quatro algarismos binários obtidos da tabela de equivalência. tendo cada bit um peso diferente.Código BCD 8421 O código BCD 8421 ou simplesmente. há quatro algarismos binários correspondentes. .8. agora.6. a informação manipulada (números. isto é.7. tomando-se. Ele é bastante usado para codificação de números decimais pela sua facilidade de conversão para binário mesmo em números grandes.

A diferença é que a partir do número dez. símbolos especiais e sinais de controle de transmissão e formatação. 0010 0101 0011 1000 no código BCD 8421 3. ESC = 1B16 = 2710 = 0001 10112 . > N ^ n ~ F SI US / ? O _ o Na tabela anterior podemos relacionar o caractere ou comando com o seu código em hexadecimal. (obtido por divisões sucessivas) 0001 0100 no código BCD 8421 Exemplo: O número 2538 em decimal é: 100111101010 no sistema binário.Código ASCII O código ASCII (American Standard Code for Information Interchange) que significa Código Americano Padrão para Intercâmbio de Informações. @ A B C D E F G H I J K P Q R S T U V W X Y Z [ ` a b c d e f g h i j k p q r s t u v w x y z { C FF FS . < L \ l | D CR GS = M ] m } E SO RS . 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 8 9 A B NUL SOH STX ETX EOT ENQ ACK BEL BS TAB LF VT DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC ! " # $ % & ' ( ) * + 0 1 2 3 4 5 6 7 8 9 : . etc) O ASCII padrão é composto por sete bits que codificam várias informações diferentes: números. a conversão para o sistema binário é diferente da conversão para o código BCD.2. $ = 2416 = 3610 = 0010 01002 Exemplo : A tecla ESC está na linha 1 e coluna B. letras. portanto o seu código é 1B em hexa. foi criado para padronizar a troca de informações ou dados entre computadores e seus periféricos (teclado. Veja os exemplos: Exemplo: O número 14 em decimal é: 1110 no sistema binário. símbolos matemáticos. portanto o seu código é 24 em hexa. monitor.CEFET-RN / GEINF Eletrônica Digital Página 6 Decimal 0 1 2 3 4 5 6 7 8 9 A 0 0 0 0 0 0 0 0 1 1 BCD 8421 B C D 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 Até o digito nove o código é igual ao código binário que já conhecemos. Veja os exemplos: Exemplo: O caractere “$” está na linha 2 e coluna 4.

1. Apenas em meados da década de 30 é que a teoria da álgebra de Boole foi utilizada para resolver problemas de circuitos de telefonia com relés. Através da utilização conveniente destas portas.Função E/AND A função é definida pela tabela dada ao lado: A tabela ao lado. Como exemplo. como mostra a figura abaixo. podemos implementar todas as expressões geradas pela álgebra de Boole. Foi o início da eletrônica digital. sabendo que foi usado o código ASCII: 1010010 1000101 1000100 1000101 1010011 0100001 Em adição ao ASCII padrão há o ASCII extendido. como: verdadeiro e falso. chamadas de variáveis lógicas.8V. passa e não passa. Estas portas estão disponíveis em Circuitos Integrados como o 7408 também mostrado abaixo A 0 0 1 1 B 0 1 0 1 S 0 0 0 1 Pode-se estender o conceito da tabela da verdade acima para qualquer quantidade de variáveis de entrada. representando elementos antagônicos. utilizando oito bits.CEFET-RN / GEINF Eletrônica Digital Página 7 Exemplo: Qual a mensagem codificada pela seqüência de bits abaixo. cujos valores são dependentes da plataforma de uso e podem variar entre países. A representação da função é: S = A . alto e baixo etc. sim e não. que podem assumir apenas os valores binários. 4. vemos abaixo a tabela verdade para três variáveis: . Este ramo da eletrônica utiliza como elementos básicos circuitos padronizados chamados de portas lógicas. chamada de tabela verdade. 4. B (lida como S é igual a A e B) Em termos de circuito. representa-se a função AND pelo símbolo da porta lógica. o matemático inglês George Boole (1815-1864) apresentou um sistema matemático de análise lógica conhecido como Álgebra de Boole. mostra que a saída da função S é igual a 1. só quando as entradas são 1 ao mesmo tempo. Funções e Portas Lógicas Em 1854. As expressões booleanas utilizam variáveis. enquanto que o valor Verdadeiro ou 1 é representado por tensões elétricas entre 2 e 5V. Eletricamente o valor booleano Falso ou 0 é representado por tensões entre 0 e 0.

O número de soluções possíveis é igual a 2N. Vê-se abaixo.CEFET-RN / GEINF Eletrônica Digital Página 8 Nota-se que a tabela verdade mostra todas as possíveis combinações de valores para as variáveis de entrada e seus respectivos valores de saída.Função NÃO/NOT A função NOT é aquela que inverte ou complementa o valor de uma variável lógica. ou seja.Função OU/OR A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 0 0 0 0 0 0 1 A função OU é caracterizada pelo fato de sua saída ser zero somente quando todas as entradas forem.3. A tabela verdade exemplifica este fato: É representada algebricamente pela expressão: S = A ou S = A’ (lida como S é igual a A barrado ou negado) A 0 1 S 1 0 O símbolo da porta lógica e o CI 7404 são mostrados abaixo: . No exemplo: N=3∴23=8 possibilidades. onde N é o número de variáveis de entrada. 4.2. se a variável estiver em 0. zero. a saída vai para 1 e vice-versa. também. a tabela verdade desta função: A 0 0 1 1 B 0 1 0 1 S 0 1 1 1 A representação algébrica desta função é dada como: S = A + B (lida como S é igual a A ou B) O símbolo da porta lógica OU e o CI 7432 são vistos a seguir: 4.

Função NOU/NOR Esta função é a junção das funções NOT e NOR.Função NE/NAND Esta função é a junção das funções NOT e AND. . O CI 7402 contêm quatro portas NOR. de forma que a tabela da verdade fica como: A expressão fica descrita como: S = A.4. de forma que a tabela da verdade fica como: A expressão fica descrita como: S = A +B A 0 0 1 1 B 0 1 0 1 S 1 0 0 0 O símbolo da porta NOR é dado a seguir.5.B A 0 0 1 1 B 0 1 0 1 S 1 1 1 0 O símbolo da porta NAND é dado abaixo.CEFET-RN / GEINF Eletrônica Digital Página 9 4. No CI 7400 podemos encontrar quatro portas NAND: 4.

Podemos obter uma expressão que é executada por um circuito lógico qualquer. a tabela da verdade deste bloco é mostrada. Abaixo. 4. quando as entradas forem iguais entre si. quando as entradas forem diferentes entre si. O CI 7486 contêm quatro portas lógicas OU EXCLUSIVO. é formado pela interligação das portas lógicas básicas. Da tabela obtém-se a expressão característica: S = AB + AB ∴ S = A⊕ B A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 O símbolo deste bloco é dado abaixo.CEFET-RN / GEINF Eletrônica Digital Página 10 4. a tabela da verdade deste bloco é mostrada. Da tabela obtém-se a expressão característica: S = AB + A.B ∴ S = A Θ B A 0 0 1 1 B 0 1 0 1 S 1 0 0 1 O símbolo deste bloco é dado como: 5.Bloco Lógico COINCIDÊNCIA/XNOR A função que este bloco executa é de fornecer 1 na saída.7. . Expressões Booleanas Obtidas de Circuitos Lógicos Todo circuito lógico executa uma expressão booleana.Bloco Lógico OU EXCLUSIVO/XOR A função que este bloco executa é de fornecer 1 na saída. e por mais complexo que seja.6. Abaixo.

CEFET-RN / GEINF Eletrônica Digital Página 11 Exemplo: Determine as expressões decorrentes dos circuitos lógicos abaixo: a) b) A B C D c) d) A B C D .

B.C + B ) .CEFET-RN / GEINF Eletrônica Digital Página 12 6.(A.C.(B + D) c) S = A + (BΘC). a partir das variáveis de entrada. Exemplo: Esboce os circuitos decorrentes das expressões abaixo a) S = AB + CD + AB b) Y = (A + B).C) + (A. Circuitos Obtidos de Expressões Booleanas O método para se obter um circuito obtido de uma expressão booleana consiste em se identificar as portas lógicas na expressão e desenhá-las com as respectivas ligações.

B . Exemplo: Monte a Tabela verdade da expressão S = A.B + A + B A 0 0 1 1 B 0 1 0 1 ( ) ( (A + B ) 1 0 0 0 ) ( ) ( ) (A. A quantidade de linhas é função do número de variáveis de entrada da expressão booleana.C A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S b) S = ( A + B).B b) A + B ≠ A + B c) A + B = A.B + A + B 1 1 1 0 Exemplo: Monte a Tabela verdade das expressões abaixo: a) S = A + B + A. Obtenção de Tabela Verdade Tabela verdade é um mapa onde se colocam todas as situações possíveis de uma dada expressão booleana.B.B ) 1 1 1 0 S = A.(B.CEFET-RN / GEINF Eletrônica Digital Página 13 7.C) A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S Exemplo: Usando tabelas verdades prove que: a) A.B ≠ A.

. de acordo com a relação abaixo: Número de Variáveis de Entrada Nº de Células = 2 O preenchimento das células é feito para os casos em que as combinações das variáveis de entrada fornecem 1 na saída. Mapa de Veitch-Karnaugh Um mapa de Karnaugh (mapa K) é um diagrama que fornece uma área para representar todas as linhas de uma tabela verdade. nunca diagonais. Formar o mínimo possível de grupos.CEFET-RN / GEINF Eletrônica Digital Página 14 8. Cada linha da tabela verdade tem um endereço (célula) respectivo no mapa K. A utilidade do mapa K está no fato de que a maneira particular de localizar as áreas torna possível simplificar uma expressão lógica por inspeção visual. Em cada grupo deve conter o máximo possível de 1´s. Exemplo 17: Monte os mapas K e suas respectivas expressões booleanas a partir das tabelas verdades abaixo: a) A B S 0 0 1 0 1 1 1 0 1 1 1 0 b) A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 1 1 1 0 1 0 c) A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 0 1 0 1 1 1 0 1 1 1 0 1 8.Simplificação pelo Mapa de Karnaugh Feito o preenchimento de 1´s nas células. O total de células depende do número de variáveis de entrada. c. formam-se os agrupamentos respeitando as regras abaixo: a. b.1. Os grupos devem ser horizontais ou verticais.

B. As quantidades de 1´s que pode conter cada grupo varia em potência de dois (um.B = 11 Em cada endereço é alocado o número 1 no diagrama do mapa K: Faz-se os grupos horizontais e/ou verticais.C + A.B. oito. O mapa K pode ser visto como uma esfera. A seguir são mostrados exemplos de simplificação por mapa K com 2.B + A. Para a simplificação de um grupo tomam-se somente as variáveis que não tiveram alteração em seu valor dentro do mesmo agrupamento.B. onde a linha inferior é vizinha da linha superior. quatro.C + A.C + A.B = 10 A. Se o valor da variável for 1 ela vai para a expressão final normal. respeitando os limites de 1´s em cada grupo: Para cada grupo. Onde: A. a expressão final simplificada fica: S = A + B Exemplo: Simplifique a expressão S = A. Exemplo: Simplifique a expressão S = A.B + A. Se o valor da variável for 0 ela vai para a expressão final invertida.B + A.CEFET-RN / GEINF Eletrônica Digital Página 15 d. 3 e quatro variáveis.B = 00 A.B usando mapa K: Supondo a expressão S = A.C usando mapa K: Alocam-se os 1´s no mapa K: . Cada multiplicação lógica corresponde à simplificação de um grupo. faz-se a simplificação gerando uma expressão booleana formada por uma soma de multiplicações lógicas.B Para cada parcela (minitermo) é designado um endereço de célula no mapa K.B + A. dois. sem inversão. extrai-se o seu minitermo simplificado: 1º Grupo ⇒ A 2 º Grupo ⇒ B Deste modo. e a coluna da esquerda é vizinha da coluna da direita. dezesseis etc). Com os grupos formados.B .

2. vamos obter: S = A.CEFET-RN / GEINF Eletrônica Digital Página 16 Agrupando-se os 1´s.C.D + A.Expressões com Minitermos Incompletos Quando há minitermos incompletos.B.C. . Exemplo: Obtenha as expressões simplificadas da tabela verdade abaixo usando mapas K: ABC 000 001 010 011 100 101 110 111 Y1 1 1 1 1 0 1 0 1 Y2 1 1 0 0 1 1 1 0 8.B .D + A.C.D . ou seja.D Alocam-se os 1´s no mapa K e formam-se os grupos: Extraindo os minitermos simplificados.D + A. para efeito de mapeamento.B . obtém-se S=B Exemplo: Simplifique a expressão abaixo usando mapa K: S = A.B.C.C.D + A.C.B . as variáveis ausentes nos casos em que são iguais a 0 e iguais a 1.B .D + B. temos: Simplificando o grupo. consideram-se.C.D + A. quando uma ou mais variáveis estão ausentes em uma parcela.

B .C.C.B.C + A + A.D + C.C 8.B.Irrelevância (Don’t Care) Há casos em que algumas combinações das variáveis de entrada são impossíveis de acontecer ou que tais combinações das variáveis de entrada não nos interessa.C. Os “don’t care” são alocados no mapa K como se fossem 1’s.D = C ⊕ D Exemplo: Obtenha as expressões simplificadas da tabela verdade ao lado usando mapas K: ABC 000 001 010 011 100 101 110 111 Y1 0 0 1 X 0 1 X X Y2 1 1 0 X 1 1 0 X . conforme vemos abaixo.D .C. que corresponde a um valor irrelevante.C + A.B. A.B. Neste caso.D . Exemplo: Simplifique pelo mapa K a expressão: S = A. temos situações irrelevantes em que não podemos assumir que as entradas têm valor 0 ou 1. substituímos os valores de saída por X (don’t care).D são inexistentes: No mapa K alocam-se os 1´s e os don’t care.D + A.C. A.D .3.B.B.CEFET-RN / GEINF Eletrônica Digital Página 17 Exemplo: Simplifique as expressões abaixo a) S = A.C + A.D + A.B.D + A.B.C + A b) S = A.B.D e A. Formam-se os grupos.C.C + A.B.C. [ Não se formam grupos apenas de “don’t care”. mas na geração dos grupos são seguidos alguns preceitos: [ Só se agrupa um “don’t care” se este ajudar na maximização de um grupo.C.D onde as situações de entrada A.C. Nas combinações em que este fato ocorre.C + B.B .B .C c) S = C + A.B . de formas a alocar os don’t care somente quando necessário: Simplificando os grupos.B. A. A.D + A. teremos: S = C.B .C.C.D .

Álgebra de Boole e Teorema de De Morgan As simplificações das expressões lógicas também podem ser efetuadas usando os postulados.B d) J + K .Y Exemplo : Implemente a função A.J e) X + X.B b) A + A.B = A Exemplo : Usando a álgebra de Boole.B + A.(A+C)=A+B. simplifique S = (A + B + C).B + A. Exemplo : Implemente a função X + Y usando portas AND.C b) A + A. prove que: A+A.C + B + D + C.B usando portas OR.D)     ( ) .(A + B + C) Exemplo: Usando a álgebra de Boole. Exemplo: Usando a álgebra de Boole.CEFET-RN / GEINF Eletrônica Digital Página 18 9. prove que: a) (A+B).B = A + B Exemplo: Usando a álgebra de Boole.C.B c) A + A.a s identidades e as propriedades da Álgebra de Boole e ainda os Teoremas de De Morgan. simplifique S =  A.(A. simplifique: a) A. Exemplo : Usando a álgebra de Boole.

estudados até agora.C.. conhecendo-se os níveis lógicos das entradas R e S e das saídas Q e Q no instante atual. apresentam as saídas.C.N) Os circuitos seqüenciais têm as saídas dependentes das variáveis de entrada e/ou de seus estados anteriores que permanecem armazenados. dependentes das variáveis de entrada. (Set) S Q (Reset) R Q Devido a realimentação das saídas complementares Q e Q para as entradas das portas lógic as.1.. A.. Os circuitos combinacionais.. ou seja. todos eles apresentam duas saídas complementares chamadas Q e Q . Uma das formas de se implementar um flip-flop RS assíncrono está mostrada na figura abaixo. funciona como um elemento de memória.B.N) O primeiro circuito seqüencial que estudaremos é o FLIP-FLOP. operados sob o comando de uma seqüência de pulsos denominada de clock. ou seja: . Entrada 1 Clock Entrada 2 10.B. só é possível conhecer os níveis lógicos das saídas num instante futuro.. porém.. sendo geralmente. Os flip -flops podem ter vários tipos de configurações.. também chamado de biestável por possuir dois estados lógicos estáveis: 0 e 1. Circuitos Seqüenciais e Flip-Flops Os circuitos digitais podem ser classificados em circuitos combinacionais e seqüenciais. QA. Flip-Flop RS Assíncrono (Básico) Q Flip-Flop Q (Saída Principal) Este flip-flop tem duas entradas denominadas reset (R) e set (S) e é assíncrono porque o tempo necessário para a atualização das saídas Q e Q depende apenas do atraso das portas lógicas que constituem o seu circuito. Este circuito é o elemento básico dos circuitos registradores e contadores e tem como função armazenar níveis lógicos temporariamente.CEFET-RN / GEINF Eletrônica Digital Página 19 10. Clock A B C N Circuito QF = f(Clock. única e exclusivamente.. A B C N Circuito Q = f(A.

Determinam-se os níveis lógicos das saídas QF e Q F (instante futuro). vê-se que as saídas futuras sempre são iguais às atuais. após a atualização elas se tornarão Q = Q F = 0. R 0 0 1 1 S 0 1 0 1 QF QA 1 0 Erro R S Q Q . esta condição de entrada não pode ser utilizada. Símbolo Lógico e Tabela Verdade do flip-flop RS. Para R=0 e S=1 (entrada set ativada). atribuem-se os níveis lógicos 0 1 e 1 0 às saídas QA e Q A (instante atual) 3. Para cada condição de entrada. a saída futura QF será igual a 0 independentemente do seu valor atual. Atribuem-se níveis lógicos as entradas R e S para o instante atual.CEFET-RN / GEINF Eletrônica Digital Página 20 QF = S. portanto. 2. vê-se que.Q A A partir do circuito do flip -flop ou das equações podemos construir uma tabela -verdade para representar o funcionamento do flip -flop da seguinte forma: 1. a saída futura QF será igual a 1 independentemente do seu valor atual. Para R=S=1 (ambas as entradas ativadas). o que F caracteriza um erro lógico.Q A QF = R . Entradas Atuais Saídas Atuais Saídas Futuras Comentários Saídas futuras iguais às saídas atuais Saída futura QF igual a 1 independentemente de seu valor atual Saída futura QF igual a 0 independentemente de seu valor atual Erro lógico QF = Q F R 0 0 1 1 S 0 1 0 1 QA 0 1 0 1 0 1 0 QA 1 0 1 0 1 0 1 QF 0 1 1 1 0 0 0 QF 1 0 0 0 1 1 0 1 0 0 0 Análise resumida: • • • • Para R=S=0 (entradas reset e set desativadas). e. independentemente do valor atual das saídas. Para R=1 e S=0 (entrada reset ativada).

Quando a entrada CK está em nível 1. R S CK Q Para a determinação da forma de onda devemos seguir a tabela verdade do flip-flop considerando o pulso de clock. R CK S Q Q CK R 0 1 X 0 0 1 1 S X 0 1 0 1 QF QA QA 1 0 Erro Portanto quem determina o instante que as entradas R e S podem atuar é o pulso de clock. determina o instante de atualização das saídas Q e Q .2. quando o clock(CK) for 0 a entrada permanece no seu último estado. definir estas saídas no instante futuro. (Set) S (Clock) CK (Reset) R Q Q Neste circuito. isto é. . A entrada CK inibe as entradas R e S. Símbolo Lógico e Tabela Verdade do flip-flop RS Síncrono. determine a forma de onda do sinal de saída do flip-flop RS S íncrono abaixo. juntamente com as saídas Q e Q . as entradas R e S podem. além das entradas reset e set. quando a entrada CK está em nível lógico 0. Exemplo: Dado as formas de onda das entradas.CEFET-RN / GEINF Eletrônica Digital Página 21 10. Flip-Flop RS Síncrono Este flip-flop apresenta. uma terceira entrada denominada CK que. através de um sinal externo chamado pulso de clock (relógio). as saídas Q e Q permanecem inalteradas independente das variações das entradas R e S.

Isto significa que. na descida do pulso de clock. o flip-flop mestre está habilitado e. (Set) J (Clock) CK (Reset) K Y Q X Q Mestre Escrav o O flip-flop estudado anteriormente. No flip-flop JK Mestre-Escravo.3. agora é o flip-flop mestre que se encontra desabilitado. sendo. para J=K=1. por isso chamado de sensível a transição negativa ou borda de descida. Flip-Flop JK Mestre-Escravo (Master-Slave) O flip-flop JK Mestre-Escravo é formado por dois flip-flops RS síncronos ligados em cascata com um inversor entre a entrada de clock do primeiro (mestre) e a entrada de clock do segundo (escravo). na condição R=S=1. não alterando novamente X e Y pela realimentação. apresentava uma erro na saída. pois o flip-flop escravo encontra-se desabilitado (CK=0). que estão realimentadas às entradas do circuito. para J=K=1 tem-se o seguinte: • Quando CK=1. pois. X e Y complementam-se apenas uma vez e. o flip -flop escravo está habilitado (CK=1). Se a freqüência do clock for de 1 MHz qual a freqüência do sinal de saída QB ? Obtenha as formas de onda nas saída dos flip-flops. Portanto. J J CK K X 0 1 0 1 QF QA QA 0 1 QA Q Q CK 0 X 0 0 1 1 K Este flip-flop tem como uma característica muito interessante: o fato de suas saídas se atualizarem somente na descida do pulso de clock. então. na subida do pulso de clock. além de uma outra realimentação que vem das saídas Q e Q às portas lógicas de entrada. X e Y não se alteram mais. Exemplo: O circuito abaixo com dois FF JK-MS ligados em série funciona como um divisor de freqüência . .CEFET-RN / GEINF Eletrônica Digital Página 22 10. provocando uma mudança nas saídas Q e Q . • Quando CK=0. não havendo mudança em Q e Q . mas esta mudança não altera as saídas Q e Q . as saídas Q e Q complementam-se também apenas uma vez Símbolo Lógico e Tabela Verdade do flip-flop JK Mestre-Escravo. X e Y complementam-se.

CK QA QB t tA tB Pelo gráfico podemos concluir que tB =4xt. o flip-flop funciona normalmente. o Preset (PR) e o Clear (CL). visto que o sinal a saída QA está ligada na sua entrada de clock. Símbolo Lógico e Tabela Verdade do flip-flop JK Mestre-Escravo.CEFET-RN / GEINF Eletrônica Digital Página 23 CK QA QB Os dois FFs estão com as entradas J e K iguais a um. 10. Estas entradas atuam diretamente nas saídas Q e Q independente do pulso de clock e dos níveis lógicos das entradas J e K. então fB =f/4. PR CL CK J 1 0 X X 0 1 X X 0 0 1 1 1 1 K X X 0 1 0 1 QF 0 1 QA 0 1 QA J PR Q CK K CL Q .4. Com as entradas preset e clear desativadas ( PR = CL =1). O segundo flip-flop complementa sua saída QB a cada transição negativa da saída QA . Flip-Flop JK Mestre-Escravo com entrada Preset e Clear O flip-flop JK Mestre-Escravo pode ser melhorado introduzindo-se duas entradas muito úteis. (Preset) PR (Set) J (Clock) CK (Reset) K (Clear) CL Q Q As entradas PR e CL são ativas em nível lógico 0 e têm a função de forçar a saída Q para 1 (preset ativo) ou para 0 (clear ativo). resultando em que a freqüência do sinal QB é de 250 kHz. O primeiro flip -flop complementa sua saída QA a cada transição negativa do clock.

Exemplo: Determine a forma de onda de saída do flip-flop JK mestre escravo a partir das entradas com as formas de ondas abaixo: CK PR CL J K Q 10. Se D=1. . as saídas futuras do flip -flop serão QF =0 e QF =1. Concluímos que após o pulso de clock.CEFET-RN / GEINF Eletrônica Digital Página 24 Obs. então J=1 e K=0 (set ativado) e. temos J= K . caso contrário. as saídas futuras do flip -flop serão QF =0 e QF =1. portanto.5. ou seja: • • Q CK D 0 1 QF 0 1 Se D=0.: As entradas preset e clear não podem ficar ativas simultaneamente (PR = CL =0). o flip-flop apenas armazenará o valor da entrada D. teremos um erro lógico nas saídas. então J=0 e K=1 (reset ativado) e. D J PR Q CK K CL Deste modo. Flip-Flop D O flip-flop D é um flip-flop JK mestre-escravo com um inversor entre suas entradas. portanto. sendo por isso chamado de latch (memória).

deve-se considerar a atuação das entradas preset e clear em qualquer instante e o sinal D somente na descida de clock. D PR Q CK CL Q .CEFET-RN / GEINF Eletrônica Digital Página 25 Exemplo: Determine a forma de onda de saída do flip-flop D a partir das entradas com as formas de ondas abaixo: CK PR CL D Q Para determinar a forma de onda de saída.

se entram e saem de forma serial ou paralela. e até 64 bits. Configurações básicas de Registradores Registrador série-série Registrador série-paralelo Entrada Serial Saída Serial Entrada Serial Saída Paralela Registrador paralelo-paralelo Entrada Paralela Registrador paralelo-série Entrada Paralela Saída Serial Saída Paralela O número de bits que pode ser armazenado num registrador depende do número de flip-flops que o compõe. Modo Paralelo: Todos os bits da informação são recebidos ou transmitidos simultaneamente com apenas um único pulso de clock. 32. A transferência completa de N bits de informação requer N pulsos de clock. O número de fios e FFs é igual ao de bits de informação. mas podemos dizer que o rápido acesso aos dados é um dos mais relevantes. Os microprocessadores utilizam registradores para armazenar suas instruções e dados a serem manipulados.CEFET-RN / GEINF Eletrônica Digital Página 26 11. ou seja. Os primeiros sistemas digitais trabalhavam com 4 ou 8 bits (1 byte). Registradores O registrador é um circuito seqüencial constituído basicamente por flip-flops e que serve para a manipulação e armazenamento de dados. Os registradores diferem das memórias em vários aspectos. Intel 4004 Intel 8080 / Zilog Z80 Intel 8088 Intel 80386 / Motorola 68000 Intel Pentium 4 bits 8 bits 16 bits 32 bits 64 bits . mas hoje temos sistemas com registradores de 16. Modo Serial: A informação é recebida ou transmitida bit a bit em um único fio/FF. Os registradores podem ter quatro diferentes configurações dependendo de como os dados são tratados.

CEFET-RN / GEINF Eletrônica Digital Página 27 11. Q3 Entrada Série D3 CK Q Q2 D2 CK Q Q1 D1 CK Q Q0 D0 CK Q Q3 Q2 Q1 Q0 Clock Exemplo: Vamos aplicar a informação série I = 1010 (I3 I2 I1 I0) à entrada série do registrador e analisar as saídas (Q3 Q2 Q1 Q0). este tipo de circuito também é chamado de registrador de deslocamento. este circuito é bastante útil quando um sistema recebe uma informação no modo serial e precisa utilizá-la no modo paralelo. CK ES Q3 Q2 Q1 Q0 1 0 1 0 Após o 4º pulso de clock a informação I estará armazenada no registrador e aparecerá nas saídas Q3. Registrador Série-Paralelo Também chamado de conversor série paralelo. . Q 2. após 4 pulsos de clock. Q 1 e Q0 como sendo uma informação paralela.1. Devido a informação se deslocar a cada pulso de clock.

Com isso podemos concluir que. sendo a entrada ENABLE responsável por determinar QUANDO o registrador irá receber a informação.2. Quando ENABLE estiver em zero. a entrada PR do flip-flop irá assumir nível 0. as saídas Q3. as entradas PRESET dos flip -flops assumirão valor 1.CEFET-RN / GEINF Eletrônica Digital Página 28 11. Com ENABLE = 1 e PR3 = 1. I2 e I 3 ) na saída Q0. após a ativação do ENABLE. Com ENABLE = 1 e PR3 = 0. logo o flip-flop será forçado a colocar a sua saída Q3 em 1. e PR0. Para que este registrador funcione como registrador paralelo -série. Enable PR3 PR2 PR1 PR0 Q3 Entrada Série D3 PR Q3 CK Q2 D2 PR Q2 CK Q1 D1 PR Q1 CK Q0 D0 PR Q0 CK CL Q Clock Clear CL Q CL Q CL Q A entrada ENABLE controla o funcionamento do registrador. necessitamos efetuar as seguintes operações: 1. e PR0. I0) nas entradas PR3. necessitamos de um registrador que apresenta as entradas Preset e Clear. Para entrarmos com uma informação paralela. 3. as entradas PRESET dos flip-flops assumirão valores em função dos sinais presentes em PR3. I2. Aplicar 4 pulsos de sinal com nível lógico 1 na entrada CLOCK para obter a informação de forma serial (I0. PR1. I 1. e PR0. . Registrador Paralelo-Série. Quando a entrada ENABLE estiver em nível 1. PR2. Q2. Q 1 e Q 0 assumirão respectivamente os valores da informação. PR2. como visto no item anterior. Considerando que as saídas de todos os flip-flops foram zeradas pela entrada CLEAR. se zerarmos o registrador (com a entrada CLEAR). a entrada PR do flip -flop irá assumir nível 1. Esta forma de entrada de dados é chamada de entrada paralela . vamos analisar o comportamento do flip-flop com a saída Q3. Aplicar a informação a ser armazenada nas entradas PR3. permitindo que o registrador atue normalmente. PR1. Limpar os Flip -Flops através um pulso de sinal com nível lógico 0 na entrada CLEAR. e logo após introduzirmos a informação paralela (I3. PR1. pois será através destas que faremos com que o registrador armazene a informação paralela. PR2. Aplicar um pulso de sinal com nível lógico 1 na entrada ENABLE. I 1. logo o flip -flop manterá o valor zero em sua saída Q3. 2. 4.

3. a informação pode entrar e sair de forma serial. Registr ador Paralelo-Paralelo O circuito do item anterior também pode ser utilizado como registrador paralelo -paralelo.4. . Q 1 e Q 0 depois de um pulso de sinal com nível lógico alto na entrada ENABLE. Registrador Série-Série. 11. isto é. a entrada da informação será efetuada em D3. O circuito do item anterior pode ser utilizado como registrador série -série. desde que o clock seja inibido. Q2. Após 4 pulsos de clock a informação estará armazenada no registrador. Teremos então o registrador funcionando como memória. PR2.CEFET-RN / GEINF Eletrônica Digital Página 29 11. e PR0 e é retirada pelas saídas Q3. Desta forma a informação entra pelas entradas PR3. Neste caso. Ao aplicarmos mais 4 pulsos de clock a informação irá deslocar e poderá ser retirada pela saída Q0. PR1.

Geralmente o sinal de clock é aplicado somente ao primeiro flip-flop. entre outros. Com isso as suas saídas serão invertidas (complementadas) a cada transição negativa do sinal aplicado as suas entradas de controle (clock). É usual denominar este conjunto de níveis lógicos de estados internos do contador. Com isso o sinal QA muda de valor a cada transição negativa do clock. Ainda podemos classificar os contadores em Crescente e Decrescente dependendo de sua contagem. dependendo de como o clock é aplicado ao circuito.1. Com uma análise semelhante para o flip-flop C teremos as formas de onda mostradas a seguir. T PR Q CK T PR Q CK CLOCK CL Q CL Q CL Q QA (LSB) QB QC (MSB) O circuito é formado por flip-flops tipo “T” com nível lógico “1” aplicado as suas entradas. conversão de sinais analógicos para digitais. Encontramos circuitos contadores em sistemas de c ontagem (relógios. Na construção dos contadores são usados flip-flops e portas lógicas. Se verificarmos os valores de QC (MSB). sendo a velocidade da variação das suas saídas determinadas pela freqüência dos pulsos de clock. + 5V T PR Q CK Contador Assíncrono crescente de 0 a 7. O flip-flop A recebe o sinal de clock externo. divisão de freqüência. cronômetros. Os contadores são classificados em Assíncronos e Síncronos. Os demais recebem na sua entrada de clock um sinal de saída de um flip-flop anterior. . QB e QA (LSB) a cada pulso de clock. geração de formas de onda. Contadores O contador é um subsistema seqüencial que fornece em suas saídas um conjunto de níveis lógicos numa seqüência predeterminada.1. perceberemos que é formada a seqüência do código binário de 0 a 7. 12.CEFET-RN / GEINF Eletrônica Digital Página 30 12. 12. placares). com retorno automático ao estado inicial após o fim da contagem.1. provocando a mudança do estado de QB a cada transição negativa da saída QA . Contadores Assíncronos Um contador assíncrono tem os seus flip-flops controlados por pulsos de clock não simultâneos. O flip-flop B recebe este sinal na sua entrada de controle.

Se este sinal for retirado do circuito. por exemplo com quatro flip-flops podemos realizar a contagem hexadecimal.CEFET-RN / GEINF Eletrônica Digital Página 31 Perceba que a velocidade de contagem é controlada pelo sinal de clock externo. um oitavo da freqüência. . podemos aumentar a contagem. assim como a saída QB tem um quarto de freqüência e QC . os flip-flops permaneceram “congelados” nos seus últimos valores. Aumentado a quantidade de flip-flops. Por isto este circuito também é chamado de divisor de freqüência. CK QA QB QC 0 0 0 1 0 0 0 1 0 1 1 0 QC 0 0 0 0 1 1 1 1 0 0 1 QB 0 0 1 1 0 0 1 1 1 0 1 QA 0 1 0 1 0 1 0 1 0 1 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 Observando as formas de onda das saídas podemos verificar que a saída QA tem a metade da freqüência do sinal externo de clock.

Q3 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 O estado inicial 1111 pode ser obtido aplicando nível lógico “0” na entrada IN ligada às entradas CLEAR dos flip-flops. e aplica-lo as entradas CLEAR. Podemos interromper uma contagem de um circuito contador utilizando as entradas CLEAR dos flip-flops. forçando o contador a reiniciar a contagem. a saída do circuito é o inverso da saída do circuito contador assíncrono crescente visto anteriormente.1. No contador de década (0 a 9). Exemplo: Monte um contador de década a partir de um contador assíncrono crescente hexadecimal. Deste modo. o CLEAR deve receber o nível zero. Contador Assíncrono decrescente. 12. quando tivermos nas saídas Q3Q2Q1Q0.CEFET-RN / GEINF Eletrônica Digital Página 32 12. 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Q2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Q1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 Q0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 . referente ao estado 10. com a única diferença de extrairmos as saídas dos terminais Q3 . Q1 e Q0 . O circuito que efetua a contagem decrescente é o mesmo circuito que efetua a contagem crescente. Q2 . os níveis 1010.3. logo após a ocorrência do último estado interno desejado. Com isto.1. Para isto vamos usar uma porta NAND tendo com as entradas os sinais Q 3 Q 2 Q 1 Q 0 . A idéia é gerar um nível lógico zero. Contador Assíncrono crescente de 0 a n. devemos reiniciar a contagem logo após a ocorrência do 9.2.

obrigando-os a atuarem de forma sincronizada. sabendo-se que.CEFET-RN / GEINF Eletrônica Digital Página 33 Exemplo: Monte um contador de 0 a 12 a partir de um contador assíncrono crescente hexadecimal. Nestes tipos de contadores. montagem do código jonhson e outros. definiremos os valores das saídas Q0. as entradas J e K definem o valor futuro das saídas. portanto a primeira linha da tabela verdade seria a seguinte: . no instante inicial.Q1 J1 = K1 = 1 J2 = K2 = Q 1 Devido ao RESET dos flip-flops a contagem começa em “0”. Exemplo: Monte. Com os contadores síncronos é possível obter contagens antes impossíveis como números pares. a partir destas. Para analisar o circuito i emos montar uma tabela verdade. o circuito contador assíncrono crescente/decrescente abaixo. no EWB. ímpares. em função da contagem que se deseja obter. verifique o seu funcionamento e monte o seu diagrama de estados com o sinal de controle em nível lógico “0” e “1”. Contadores Síncronos No contador síncrono o sinal de clock externo é aplicado a todas as entradas de clock dos flip-flops simultaneamente. onde saberemos o valor das entradas J r e K e. Pelo circuito temos: J0 = 1 e K0 = Q 2. 12. os flip-flops foram resetados. Exemplo: Determine o diagrama de estados para o contador síncrono abaixo. Q 1 e Q2.2.

Estado Atual Q2 Q1 Q0 0 1 2 3 0 0 0 0 0 0 1 1 0 1 0 1 1 0 1 Estado Futuro Q2 Q1 Q0 0 1 1 J2 =K2 =Q1 J2 K2 0 0 1 1 0 0 1 1 J1 =K1 =1 J1 K1 1 1 1 1 1 1 1 1 K0= Q2 . Estado Atual 0 Q2 0 Q1 0 Q0 0 Estado Futuro Q2 0 Q1 1 Q0 1 J2 =K2 =Q1 J2 0 K2 0 J1 =K1 =1 J1 1 K1 1 K0= Q2.Q1 J0 1 K0 0 Então a próxima saída é o valor 3 (011).Q1 J0 1 1 1 1 1 1 K0 0 0 0 0 0 0 Então a próxima saída é o 7 (111). Continuaremos a análise neste passo. Estado Atual 0 1 2 3 4 5 Q2 0 0 0 0 1 1 Q1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 1 1 0 1 1 1 Estado Futuro Q2 0 Q1 1 Q0 1 J2 =K2 =Q1 J2 0 0 1 1 0 0 K2 0 0 1 1 0 0 J1 =K1 =1 J1 1 1 1 1 1 1 K1 1 1 1 1 1 1 K0= Q2 . Continuaremos a análise neste passo. O diagrama de estados seria: 0 7 3 5 .Q1 J0 1 1 1 1 1 1 1 1 K0 0 0 0 0 0 0 1 1 Então a próxima saída é o 0 (000).Q1 J0 1 K0 0 Como conhecemos as entradas dos flip-flops podemos definir o valor futuro das saídas.Q1 J0 1 1 1 1 K0 0 0 0 0 Então a próxima saída é o 5 (101).CEFET-RN / GEINF Eletrônica Digital Página 34 Estado Atual Q2 Q1 Q0 0 0 0 0 Estado Futuro Q2 Q1 Q0 J2 =K2 =Q1 J2 K2 0 0 J1 =K1 =1 J1 K1 1 1 K0= Q2. Continuaremos a análise neste passo. Estado Atual Q2 Q1 Q0 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 0 Estado Futuro Q2 Q1 Q0 0 1 1 J2 =K2 =Q1 J2 K2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 J1 =K1 =1 J1 K1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 K0= Q2 . Voltamos ao passo inicial terminando a análise.

. Contadores em cascata Em sistemas temporizadores. inclusive os circuitos responsáveis pela visualização da contagem. Este contador pode ser projetado de acordo com as técnicas mostradas anteriormente. cronômetros. e monte uma tabela verdade com as suas saídas. os flip-flops foram resetados. + 5V Q0 Q1 Q2 J PR Q CK J PR Q CK J PR Q CK K CL Q K CL Q K CL Q CLOCK Exemplo: Simule o funcionamento do circuito abaixo. sendo o contador “A” responsável pelas unidades e o contador “B” pelas dezenas.CEFET-RN / GEINF Eletrônica Digital Página 35 Exemplo: Determine o diagrama de estados para o contador síncrono abaixo. só irá realizar a contagem quando acontecer uma transição negativa na saída Q3 (MSB) do contador A. Para simplificar os circuitos de contagem. Isso só acontecerá quando o contador “A” reiniciar a contagem. Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 0a9 CLOCK A 0a9 CLOCK B Na figura acima o contador de década “A” recebe o sinal do clock externo e efetua a sua contagem a cada transição negativa de clock. timers é necessário a contagem de zero a dezenas e centenas.3. O contador “B”. Desta forma teremos um contador de 0 a 99. no instante inicial. tais como relógios. mas seriam obtidos circuitos com seis flip-flops ou mais (26 = 64). por sua vez. Portanto o contador B só avançará na sua contagem quando o contador “A” for reinicializado. Em um relógio. 12. sabendo-se que. temos contadores de 0 a 59 para segundos e minutos. por exemplo. usamos contadores de década em cascata. no EWB.

Dentre estes se destaca o CI 7490. c) Divisor por 2 e/ou divisor por 5 (contador de 0 a 4) Neste caso nenhuma conexão externa é necessária. Exemplo: Monte um contador de década utilizando o CI 7490. dezenas de circuitos contadores em um único invólucro. As entradas de clock A e B são utilizadas em função do modo de operação desejado. Seguindo as instruções referente as ligações dos sinais de clock CLKA e CLKB temos o circuito abaixo 1 2 3 4 5 Ck B R01 R02 NC +V 6 7 R91 R92 . Ck A NC QA QD GND QB QC 14 13 12 11 10 9 8 Este CI contém quatro FFs interconectados de modo a constituir um divisor por 2 e um divisor por 5. e o sinal de clock externo deve ser aplicado à entrada CKA . C e D formam o divisor por 5 (contador de 0 a 4). Se as duas entradas R01 e R02 receberem nível lógico “1” as saídas irão para 0000. mas o RESET é comum a ambos. Há três modos: a) Contador de década Neste caso a entrada CK B deve ser ligada externamente à saída QA . Circuito Integrado contador 7490 São encontradas comercialmente.CEFET-RN / GEINF Eletrônica Digital Página 36 12. O flip-flop A é um divisor por 10 e os flipflops B. Os dois divisores podem ser usados independentemente. a saída QD deve ser externamente conectada a entrada CKA e o sinal de clock externo deve ser aplicado à entrada CKB. prontos para uso. Os FFs são disparados na transição negativa do clock. A saída QA fornecerá uma onda quadrada com 1/10 da freqüência do clock. Se as entradas R91 e R92 receberem nível lógico “1” as saídas irão para 1001. b) Divisor simétrico por 10 Neste caso.4.

I1 Canais de entrada de informação I2 I3 I4 MUX S Saída de Informação Multiplexada A B Entradas de seleção A entrada de seleção tem como finalidade escolher qual das informações de entrada. contidas em vários canais. ou seja. ou quais dos canais de informações deve ser ligado à saída. n=2 m onde: n = número de canais de entrada e m= número de entradas de seleção Exemplo: Circuito Multiplex de 2 canais O circuito abaixo efetua a função de um multiplex de dois canais. 13.CEFET-RN / GEINF Eletrônica Digital Página 37 Exemplo: Monte. no EWB. São encontrados circuitos multiplexadores de 2 a 16 canais de entrada. bem como na área de Transmissão de Dados. . Multiplexadores e Demultiplexadores Os circuitos multiplexadores são utilizados nos casos em que necessitamos enviar um certo número de informações. Ambos os circuitos são largamente empregados dentro de sistemas digitais. Botão RESET: Deve zerar o contador enquanto pressionado. 13. um contador de 0 a 6 usando o CI 7490. vindas de um único canal. em um só canal. Circuitos Multiplexadores O circuito multiplexador tem o esquema abaixo. Exemplo: Monte. Os circuitos demultiplexadores efetuam a função inversa. contudo há uma relação entre a quantidade de canais de entrada e o número das entradas de seleção. um contador de 0 a 59 usando o CI 7490 e implemente dois botões com as seguintes funções: Botão START/STOP: Deve interromper a contagem quando acionado e prosseguir quando não pressionado. a vários canais. enviam as informações.1. Portanto teremos a saída conectada a uma das entradas. definida pelo valor das entradas de seleção. no EWB.

Exemplo: Circuito Multiplex de 4 canais Para montar um circuito com quatro canais de entrada são necessárias duas entradas de seleção. Quando A for igual a 0. teremos na saída a mesma informação que a entrada I0 (se I0 for igual a 0. a informação I1 aparecerá na saída.2. S será igual a 0 e se I0 for igual a 1. analogamente.CEFET-RN / GEINF Eletrônica Digital Página 38 I0 S I1 A Tabela Verdade A 0 1 S I0 I1 Temos 2 informações de entrada I0 e I1. S será igual a 1). e uma variável de seleção A. S1 Entrada de Informação Multiplexada E DEMUX S2 S3 S4 Canais de saída de informação A B Entradas de seleção . Circuitos Demultiplexadores O circuito demultiplexador tem o esquema abaixo. devido a entrada A ser igual a 0. I0 será bloqueado e. Quando A for igual a 1. Tabela Verdade I0 I1 I2 I3 A B S A 0 0 1 1 B 0 1 0 1 S I0 I1 I2 I3 13. Neste caso a entrada I1 é bloqueada pela porta AND referente a I1.

CEFET-RN / GEINF Eletrônica Digital Página 39 As entradas de seleção têm como finalidade escolher qual o canal de informação de saída deve ser ligado à entrada. Se A=1: I1 irá assumir o valor da entrada de informações E. Os circuitos demultiplexadores sempre são usados em conjunto com os circuitos multiplexadores. Se A=0: I0 irá assumir o valor da entrada de informações E. também em endereçamento seqüencial. Essa informação chegará na entrada E e será demultiplexada. . Uma tabela verdade para este circuito ficaria assim: Variável de Seleção A 0 1 Canais de Informação I0 E 0 I1 0 E 13. I0 E I1 A A análise do funcionamento do circuito deve ser efetuada em função do valor assumido pela variável de seleção A. ou seja. Exemplo: Circuito Demultiplex de 2 canais O circuito a seguir efetua a função de um Demultiplexador de dois canais. O sistema mostrado na figura abaixo efetua a transmissão da informação que entra através dos canais de entrada I0 a I7 através da multiplexação de endereçamento seqüencial. e I1 estará em 0.3. mantendo-se a relação entre a quantidade dos canais d saída e o número das entradas de e seleção. e I0 estará em 0. MUX e DEMUX utilizados na transmissão de dados. Isso fará com que tenhamos serialmente na saída S. devem endereçar o canal de saída que a informação de entrada deve se dirigir. os bits da informação.

. de transmissão e recepção. Isto se tivermos o sincronismo entre os contadores 1 e 2. respectivamente.CEFET-RN / GEINF Eletrônica Digital Página 40 Os bits da informação de entrada I0 a I7 sairão por S 0 a S7 .