Implementasi Gerbang

Implementasi Gerbang

Secara elektronis, gerbang logika mempunyai terminal untuk dihubungkan dengan sumber tenaga yang biasanya tidak ditampilkan. Gambar 7.1a menggambarkan pembalik dengan terminal +5V dan 0V (GND) yang dimunculkan. Sinyal +5V biasanya disebut VCC yang berarti voltage collector-collector. Pada rangkaian fisis, semua terminal VCC dan GND dihubungkan dengan sumber tenaga yang cocok.

Implementasi Gerbang

Gerbang logika tersusun dari alat elektronik yang disebut transistor, yang dapat bersifat sebagai saklar yang mengendalikan sinyal elektronis kuat dengan menggunakan sinyal elektronis lemah. Transistor juga bersifat penguat yang dapat menguatkan sinyal masukan sehingga dapat digunakan untuk dihubungkan dengan banyak gerbang logika. Tanpa penguatan, kita mungkin hanya dapat mengirim sinyal ke sejumlah kecil gerbang logika, sebelum sinyal itu bercampur dengan derau sehingga tidak terdeteksi lagi.

Implementasi Gerbang

Simbol transistor tampak seperti Gambar 7.8c yang digunakan sebagai gerbang pembalik. Untuk masukan berupa 0 (0 V) pada basis akan menghasilkan keluaran 1 (+5 V) pada kolektor, karena tidak ada arus dari VCC ke GND akibat transistor mati. Jika sinyal 1 (+5 V) dimasukkan ke basis, maka akan ada arus listrik dari VCC ke GND karena transistor hidup.

Implementasi Gerbang

Oleh karena itu di kolektor tegangannya cukup kecil untuk dianggap logika 1. Jadi keluaran akan 0 (0 V).

Implementasi Gerbang

Karena akan selalu ada arus yang mengalir walaupun keluaran menunjukkan logika 0, maka kita perlu menentukan batas tegangan yang aman untuk nilai logika 0 dan 1. Jika kita menentukan secara ketat bahwa logika 0 adalah 0 V dan logika 1 adalah 5 V, maka kemungkinan rangkaian kita tidak bekerja sebagai mana mestinya jika keluarannya adalah 0.1 V bukan 0 V.

Implementasi Gerbang

Hal ini dapat terjadi dalam praktiknya. Untuk alasan ini, maka penentuan nilai tegangan untuk logika 0 dan 1 menggunakan batas ambang. Pada Gambar 7.2a logika 0 ditentukan pada tegangan dalam rentang 0 V sampai dengan 0.4 V dan logika 1 dalam rentang 2.4 V sampai dengan 5 V. Rentang tegangan pada Gambar 7.2a adalah untuk sinyal keluaran.

Implementasi Gerbang

Gambar 7.1: (a) pembalik dengan terminal tenaga dimunculkan dan (b) rangkaian transistor untuk pembalik.

Implementasi Gerbang

Gambar 7.2: Penentuan nilai tegangan untuk logika 0 dan 1 (a) gerbang logika keluaran, (b) gerbang logika masukan

Karena sinyal dapat mengalami pelemahan maka untuk sinyal masukan diberi berselisih 0.4 V seperti tampak pada Gambar 7.2b. Namun demikian rentang nilai tegangan yang tercantum di sini tidak mengikat, tergantung dari keluarga gerbang logika yang digunakan.

Implementasi Gerbang

Gambar 7.3 menunjukkan rangkaian transistor untuk gerbang logika NAND dan NOR. Untuk rangkaian NAND kedua masukan A dan B harus berada pada daerah tegangan logika 1 untuk menghasilkan keluaran pada daerah tegangan logika 0. Untuk rangkaian gerbang NOR, salah satu masukan A atau B berada pada tegangan logika 1, akan mengakibatkan keluaran berada pada daerah tegangan 0.

Implementasi Gerbang

Gambar 7.3: Rangkaian transistor (a) NAND 2 masukan (b) NOR 2 masukan

Buffer Tri State

Buffer Tri-state adalah seperti buffer biasa yang kita bahas sebelumnya, dengan pengecualian bahwa ada tambahan masukan untuk mengendalikan keluaran buffer. Tergantung dari masukan kendali ini, keluaran dari buffer dapat bernilai 0, 1, atau tak berfungsi. Jadi ada 3 macam keluaran. Dalam Gambar 7.4a, jika masukan kendali C bernilai 1 maka buffer bekerja seperti biasa.

Buffer Tri State

Buffer tri-state kendali inversi mirip dengan buffer tri-state kecuali masukan kendalinya merupakan komplemen. Lihat Gambar 7.4b. Keluaran yang secara elektronis tak terhubung berbeda dengan keluaran yang menghasilkan 0. Tidak terhubung secara elektronis berarti tidak ada sinyal elektronis sedang logika 0 terhubung dengan GND.

Buffer Tri State

Namun jika masukan kendali C ini bernilai 0 maka buffer dalam keadaan tak berfungsi, tidak ada sinyal keluaran. Simbol digunakan untuk menyatakan keadaan tak berfungsi ini. Perlu diketahui bahwa keadaan tidak menunjukkan 0 atau 1, tetapi menyatakan bahwa tidak ada sinyal. Dalam istilah elektronika keadaan ini disebut berimpedansi tinggi high impedance.

Buffer Tri State

Gambar 7.4: Buffer tri-state dan Buffer tri-state kendali inversi

Dengan buffer tri-state memungkinkan sejumlah keluaran dihubungkan menjadi satu tanpa ada risiko hubung singkat, asal dijaga bahwa pada satu saat hanya boleh satu buffer tri-state yang hidup. Buffer tri-state penting saat implementasi register.

Buffer Tri State

Tabel 7.1: Sifat-sifat dasar aljabar Boole

Sifat-sifat Aljabar Boole

Tabel 7.1 merangkum sebagian dari sifat-sifat aljabar Boole yang dapat diterapkan pada ekspresi logika Boole. Postulat (dikenal sebagai postulat Huntington) merupakan aksioma dasar untuk aljabar Boole dan tidak memerlukan pembuktian. Teorema dapat dibuktikan melalui postulat. Setiap relasi dalam tabel mempunyai bentuk AND dan OR sebagai hasil dari prinsip dualisme.

Sifat-sifat Aljabar Boole

Bentuk dualisme ini memungkinan mengubah bentuk AND menjadi OR dan sebaliknya bentuk OR menjadi AND. Sifat komutatif menyatakan bahwa urutan kemunculan dua variabel dalam fungsi AND dan OR tidak mengakibatkan hasil yang berbeda. Dengan prinsip dualisme, sifat komutatif mempunyai bentuk AND (AB = BA) dan bentuk OR (A + B = B + A).

Sifat-sifat Aljabar Boole

Sifat distributif menunjukkan bagaimana variabel didistribusikan melalui operasi AND. Karena prinsip dualisme juga maka ada sifat distributif untuk OR. Sifat identitas menunjukkan bahwa variabel yang di-AND-kan dengan 1 atau di-OR-kan dengan 0, menghasilkan nilai variabel itu sendiri.

Sifat-sifat Aljabar Boole

Sifat komplemen mengakibatkan bahwa variabel yang dikenakan operasi AND terhadap komplemen variabel tersebut, menghasilkan 0 (karena paling tidak pasti ada 1 operan bernilai 0), dan variabel yang dikenakan operasi OR terhadap komplemennya, menghasilkan nilai 1 (karena pasti ada nilai 1 pada operannya).

Gambar 7.5: Pembuktian teorema DeMorgan untuk 2 variabel

Sifat-sifat Aljabar Boole

Teorema nol dan satu menyatakan bahwa operasi AND antara variabel dengan 0 akan menghasilkan 0 dan operasi OR antara variabel dengan 1 akan menghasilkan 1. Teorema idempoten menyatakan bahwa operasi AND atau OR antara variabel dengan dirinya sendiri menghasilkan nilai variabel itu sendiri.

Sifat-sifat Aljabar Boole

Teorema asosiatif menyatakan bahwa urutan operasi AND atau OR tidak mengakibatkan hasil yang berbeda. Teorema involusi menyatakan bahwa komplemen dari komplemen suatu variabel adalah variabel itu sendiri.

Sifat-sifat Aljabar Boole

Teorema DeMorgan, teorema konsensus, dan teorema absorbsi tidak begitu jelas sehingga kita perlu membuktikannya. Teorema DeMorgan dapat dibuktikan dengan induksi yaitu mendaftar semua kemungkinan nilai 2 variabel A dan B serta fungsi yang dibuktikan seperti Gambar 7.5. Sisi kiri dan kanan dalam ekspresi DeMorgan mempunyai nilai yang sama, inilah buktinya.

Sifat-sifat Aljabar Boole

Untuk teorema konsensus dan absorbsi, silakan dicoba sendiri untuk latihan. Tidak semua gerbang logika dibicarakan secara mendalam karena berdasarkan 3 himpunan gerbang logika yaitu {AND, OR, NOT}, {NAND}, dan {NOR}, satu himpunan dapat disusun dari gerbang-gerbang pada himpunan lainnya.

Sifat-sifat Aljabar Boole

Sebagai contoh misalnya implementasi OR dengan menggunakan himpunan {NAND}. Teorema DeMorgan dapat digunakan untuk menyusun gerbang OR dari gerbang NAND seperti Gambar 7.6 dan 7.7. Penjelasannya adalah sebagai berikut:

Untuk mendapatkan inversi (NOT) dari gerbang NAND penjelasannya adalah:

Sifat-sifat Aljabar Boole

Gambar 7.6: Penyusunan NAND menjadi OR

Gambar 7.7: Implementasi inversi dengan NAND Fungsi AND dalam {NAND} (Gambar 7.8) dijelaskan sebagai berikut:

Gambar 7.8: Penyusunan NAND menjadi AND Ekuivalensi di antara fungsi-fungsi logika menjadi penting dalam praktik, karena suatu jenis gerbang logika kemungkinan mempunyai karakteristik yang lebih baik daripada yang lainnya.

Bentuk Sum of Product dan Diagram Logika

Misalnya kita akan membuat fungsi yang lebih kompleks daripada sekedar gerbang logika sederhana, seperti fungsi mayoritas yang tertera sebagai tabel kebenaran pada Gambar 7.9. Fungsi mayoritas akan benar jika lebih dari separo masukan bernilai benar. Fungsi ini sering digunakan pada pembetulan kesalahan dengan menganggap bahwa nilai yang paling banyak muncul sebagai nilai hasil, atau kadang disebut pula sebagai fungsi voting.

Bentuk Sum of Product dan Diagram Logika Karena pembahasan sampai di sini belum ada gerbang sederhana yang dapat digunakan secara langsung untuk implementasi fungsi mayoritas, maka kita akan melakukan transformasi dari persamaan AND-OR dua-level dan mengimplementasikannya dalam bentuk gerbang logika dari himpunan {AND, OR, NOT} (misalnya). Disebut persamaan dua-level karena ada satu level bentuk AND dilanjutkan dengan satu level bentuk OR. Fungsi Boolean untuk mayoritas ini bernilai benar jika nilai F pada tabel kebenaran bernilai benar. Dengan demikian F akan benar untuk nilai A = 0,B = 1, dan C = 1, atau A = 1,B = 0, dan C = 1, dan seterusnya seperti dalam tabel.

Bentuk Sum of Product dan Diagram Logika

Gambar 7.9: Tabel kebenaran untuk fungsi mayoritas

Salah satu cara untuk menuliskan persamaan logika adalah dengan menggunakan bentuk sum-of-product atau SOP, yang merupakan kumpulan AND dari variabel yang terlibat kemudian dioperasikan dengan OR. Bentuk persamaan logika untuk fungsi mayoritas tertulis pada Persamaan 7.1. Tanda ’+’ berarti operasi OR dan bukan penambahan secara aritmetika.

Bentuk Sum of Product dan Diagram Logika
(7.1)

Dengan mengamati persamaan tersebut kita dapat menentukan bahwa diperlukan 4 buah AND untuk implementasi suku perkalian ABC,ABC,ABC, dan ABC. Keluaran dari gerbang AND kemudian dihubungkan ke masukan gerbang OR 4-masukan seperti Gambar 7.10. Rangkaian ini menunjukkan fungsi mayoritas, dan kita dapat mengeceknya dengan memasukkan semua kombinasi yang mungkin untuk masukan dan mengamati hasilnya.

Bentuk Sum of Product dan Diagram Logika

Jika setiap suku mengandung tepat masingmasing variabel 1 kali, dalam bentuk komplemen atau bukan, maka suku ini disebut minterm. Minterm mempunyai nilai 1 dalam keluaran tabel kebenaran. Dengan demikian minterm adalah minimum term yang menghasilkan benar.

Bentuk Sum of Product dan Diagram Logika

Sebagai alternatif fungsi dapat ditulis dalam bentuk jumlahan dari kombinasi yang benar. Persamaan 7.1 dapat ditulis ulang menjadi persamaan 7.2 dengan indeks adalah minterm indeks seperti Gambar 7.9.
2.2

Bentuk Sum of Product dan Diagram Logika Notasi ini digunakan secara resmi sebagai persamaan Boolean karena hanya berisi minterm saja. Persamaan 7.1 dan 7.2 disebut sebagai notasi resmi untuk bentuk SOP.

Gambar 7.10: Implementasi fungsi mayoritas dengan dua-level AND-OR. Inverter tidak dihitung sebagai level.

Bentuk Product of Sum
Sebagai pasangan dari bentuk sum-of-product, persamaan Boolean dapat direpresentasikan dalam bentuk product-of-sum (POS). Persamaan dalam bentuk POS berupa koleksi rangkaian OR yang keluarannya dihubungkan bersama dengan gerbang AND. Salah satu cara untuk membentuk POS adalah dengan jalan melakukan komplemen terhadap bentuk SOP, dan kemudian diterapkan teorema DeMorgan. Sebagai contoh, lihat kembali fungsi mayoritas dalam bentuk tabel kebenaran di Gambar 7.9, bentuk komplemennya adalah baris-baris yang menghasilkan keluaran 0, seperti persamaan 7.3:
7.3

Bentuk Product of Sum
•Dilakukan komplemen pada kedua ruas didapat persamaan 2.4: 7.4 Penerapan teorema DeMorgan yang berbentuk didapat persamaan 7.5: 7.5 Penerapan teorema DeMorgan yang berbentuk

pada faktor dalam kurung didapat persamaan 7.6

Bentuk Product of Sum

Gambar 7.11: Rangkaian OR-AND dua-level implementasi dari fungsi mayoritas. Inverter tidak dihitung sebagai level 7.6

Bentuk Product of Sum

Persamaan 7.6 berbentuk POS, dan berisi 4 maxterms, yang membolehkan setiap variabel muncul tepat 1 kali dalam bentuk komplemen maupun tidak. Maxterm, misalnya (A + B + C), mempunyai nilai 0 untuk satu baris dalam tabel kebenaran. Persamaan yang hanya berisi maxterm dalam bentuk POS dikatakan sebagai persamaan product-of-sum. Rangkaian OR-AND sebagai implementasi dari persamaan 7.5 tampak pada Gambar 7.11.

Bentuk Product of Sum

Salah satu motivasi penggunaan POS daripada SOP adalah jika menghasilkan bentuk persamaan Boole yang lebih sederhana. Persamaan Boole yang lebih sederhana dapat menghasilkan rangkaian yang lebih sederhana, namun ini tidak pasti karena ada sejumlah faktor yang tidak tergantung langsung pada ukuran persamaan Boole, seperti kompleksitas topologi perkawatan.

Bentuk Product of Sum Cacah gerbang adalah ukuran kompleksitas rangkaian yang menunjukkan cacah semua gerbang logika yang digunakan. Cacah masukan gerbang adalah ukuran lain kompleksitas rangkaian yang menunjukkan jumlah masukan ke semua gerbang logika. Untuk rangkaian pada Gambar 7.10 dan Gambar 7.11, cacah gerbang adalah 8 dan cacah masukan gerbang adalah 19 untuk bentuk SOP dan POS. Dalam kasus ini tidak ada perbedaan kompleksitas rangkaian antara bentuk SOP dan POS, tetapi untuk kasus lain perbedaannya menjadi nyata.

Sign up to vote on this title
UsefulNot useful