FLIP-FLOP

Gerbang AND. OR. dan NOT adalah unsur pembuat keputusan. Dengan bahan dasar ini, para insinyur dan teknisi membuat rangkaian yang dapat mengenal kata, mengkonversi dari desimal ke biner, melakukan operasi aritmetika, dan melaksanakan operasi logika. Namun. itupun belum mencukupi. Komputer juga memerlukan unsur memori yakni alar yang mampu menyimpan digit biner. Contoh sederhana adalah teras ferit. Dimagnetkan ke satu arah, ia menyimpan biner 0; ke arah lainnya biner 1. Bab ini berbicara tentang unsur memori yang terbuat dari transistor. Pelajarilah bahan ini dengan baik karen a mereka adalah pengantar ke register (Bab 6) dan memori semikonduktor (Bab 7).

"5-1. FLIP-FLOP RS
Flip-flop adalah unsur memori yang menyimpan digit memori dalam bentuk voltase rendah atau tinggi. Flip-flop RS yang dibicarakan di bagian ini adalah salah satu di antara flip-flop yang paling sederhana.

116

Pratinjau Rangkaian
Gbr. 5-la bukanlah flip-flop RS, namun sangat mendekatinya. Setiap kolektor menggerakkan basis lawan melalui hambatan lOO-kn. Jika ~de dari setiap transistor lebih besar dari 20 (nilai dekatan diberikan oleh ~/R), maka satu transistor berada pada titik jenuh serta transistor lainnya berada pada titik putus. Inilah sebabnya. Katakan bahwa transistor kanan berada pada titik jenuh. Karena itu, voltase kolektornya mendekati 0 V. Ini berarti tiada penggerakan basis pada transistor kiri, sehingga transistor kiri ini berada pada titik putus dan voltase kolektornya mendekati + 15 V. Voltase tinggi ini menghasilkan arus basis pada transistor kanan yang lebih dari cukup untuk mempertahankan letaknya pada titik jenuh. Dengan kata lain, keseluruhan rangkaian tergrendel atau macet pada status itu. Transistor kiri berada pada titik putus (warna gelap), dan transistor kanan berada pada titik jenuh. Analisis ini juga berlaku untuk keadaan sebaliknya. Transistor kiri dapat berada pada titik jenuh, dan transistor kanan dapat berada pada titik putus. Gbr. 5-lb menunjukkan keadaan sebaliknya ini. Pada keadaan ini, voltase kolektor ke bumi Q adalah tinggi. Keluaran Q dapat rendah atau tinggi yakni menunjukkan biner 0 atau biner 1. Jika tergrendel seperti tampak pada Gbr. 5-la, maka rangkaian itu menyimpan biner 0 karena keluaran adalah Q=O Sebaliknya, jika tergrendel seperti pada Gbr. 5-lb, maka rangkaian itu menyimpan biner 1 karena Q=l
Karena itu, rangkaian menyimpan

1 bit, berupa 0 atau 1.

+15V

+15 V

(a)

(b)

Gambar 5-1. (a) Keadaan tergrendel. (b) Keadaan lainnya.

117

Sekali hal ini terjadi. Masukan set (S) tinggi memaksa transistor kiri ke titik jenuh. Sementara itu. keluaran pelengkap Q terdapat pada kolektor di transistor kiri. Q=O Jadi. 5-2. sekiranya ia belum berada pada titik jenuh. Kemudian ia tetap begitu. Masuka riset (R) tinggi menggerakkan transistor kanan sampai ke titik jenuh jika sekiranya ia belum berada pada titik jenuh. Pada keadaan ini. sekalipun masukan S disingkirkan. sekalipun kita menyingkirkan masukan R tinggi itu. 5-2 merupakan contoh tentang bag aim ana kita membuat flip-flop RS yakni unsur memori transistor dengan masukan set dan riset. masukan S tinggi men-set keluaran ke l. kita dapat menambahkan masukan penyulut seperti tercantum pada Gbr. Gbr. Flip-flop RS.Masukan Tersulut Untuk mengatur jenis bit yang disimpan di dalam rangkaian. Q adalah keluarannya yang menunjukkan bit yang disimpan. Sebegitu +15 V R--~~--------------------~ l00kn l00k!l Gambar 5-2. kesemuanya bergantung kepada penerapannya. maka keseluruhan rangkaian akan tetap tergrendel. Keluaran ini perlu atau tidak perlu kita gunakan. transistor kiri terletak padatitik jenuh. maka keseluruhan rangkaian tergrendel dan Q = 1 Jadi. masukan R tinggi me-riset keluaran ke O. 118 .

Lambang Gbr. CONTOH 5-1. Karena itu. 5-4 menunjukkan lakukannya ? flip-flop RS berkunci waktu (clocked).waktu. 119 . Gambar 54. 5-4 merupakan contoh yang menunjukkan kunci waktu positif. dari dua keadaan. Sebaliknya. Karena sinyal kunci-waktu (ditulis CLK) menggerakkan kedua gerbang AND.· flip-flop harus menunggu kunci. Masukan S tinggi men-set Q ke 1. flip-flop hams menunggu CLK tinggi. Sinyal ini mencegah flip-flop berubah keadaan sebelum waktunya. Lambang untuk flip-flop RS. Untuk mengkoordinasi kegiatan keseluruhan.waktu menjadi tinggi. dengan S rendah dan R tinggi pada gerbang. Flip-flop RS berkunci. Apa yang di- SOLUSI Komputer menggunakan ribuan flip-flop. masukan R tinggi me-riset Q ke O. Gbr. Gbr. maka ingatlah kegiatan ini: Rangkaian tergrendel pada salah satu -41: :It--Gambar5-3. sebelum Q dapat di-set menjadi 1. Keluaran Q akan terus menerus tetap pada keadaan itu sampai ia disulut ke keadaan sebaliknya. sebelum Q dapat di-riset ke O. 5-3 adalah lambang dari semua jenis rancangan flip-flop RS. Manakala kita melihat lambang itu. sinya! umum yang bemama kunci-waktu (clock) dikirimkan ke setiap flip-flop. Ia membuat flipflop menunggu masukannya sampai pada saat kunci-waktu berubah dari rendah ke tinggi. maka eLK rendah mencegah S dan R untuk mencapai masukan flip-flop. dengan S tinggi dan R rendah pada masukan gerbang.

- . ia akan men-set atau me-riset. 5-2. untuk menyimpan bit rendah._------------. D tinggi men-set flip-flop serta D rendah me-risetnya. Karena itu. flip-flop D pada Gbr. Dalam hal ini. Pada banyak penggunaan.Waktu Gbr. kita memerlukan R tinggi. 5-5 tidak berkunci waktu. 120 . flipflop tergrendel pada keadaan terakhimya. 5-6 berkunci waktu. Untuk menyimpan bit tinggi. Karena itu kita menjurus ke plip-flop D yaitu rangkaian yang hanya memerlukan satu masukan data. nilai 0 menjadi penting. CLK rendah membuat gerbang AND disabel sehingga la mencegah flip-flop untuk berubah keadaan. sebegitu D menjadi tinggi atau rendah. flip-flop tidak beIkunci-waktu seperti ini hampir tidak pemah digunakan orang. pembuatan dua sinyal untuk menggerakkan flip-flop adalah tidak menguntungkan. Flip-flop D berkunci-waktu. Dengan kata lain. Flipflop D. selama CLK rendah. FLIP-FLOP D flip-flop RS mempunyai dua masukan data: S dan R. Tabel 5-1 meringkaskan operasi itu. Gambar 5-5. Ketika CLK tinggi. 5-5 menunjukkan bagaimana kita membuat flip-flop D. D tinggi men-set flip-flop sedangkan D rendah merisetnya. Bit data D menggerakkan masukan S serta pelengkap i5 menggerakkan masukan R. X menyatakan 0 atau 1 sehingga. Berkunci Waktu Gbr. kita memerlukan S tinggi. Tidak Berkunci. selama CLK D eLK lil 3: I: : II-- Gambar 5-6.

5-8 menggerakkan flip-flop pada Gbr. (Sementara ito. flip-flop men-set atau meriset. 5-7 menunjukkan lambang dari flip-flop D berkunci wakto. bergantung pada nilai D. maka Q=D Gbr. Ketika CLK tinggi. c. Sesaat sebelum titik B. Karena ito. Andaikata gelombang pada Gbr. Kunci waktu adalah rendah sebelum titik A pada skala waktu. 5-7. X dinamakan takacuh karena ia tidak mempunyai efek). ingatlah artinya: Selama CLK rendah. FLIP-FLOP D. nilai D adalah tidak penting karena flip-flop tetap tergrendel. flip-flop di-set dan Q=l Ketika CLK turon dari tinggi ke rendah. maka flip-flop tetap tergrendel dan Q =1 121 . D tinggi dan CLK tinggi. a. rendah. Manakala kita melihat lambang ini. b. CONTOH 5-2. eLK 0 1 1 D X Q CLR 0 1 Status terakhir 0 1 ID :1 (5-1) Gambar 5-7. namun tiada cara bagi kita untuk mengetahui keadaan terakhir flip-flop itu: Q mungkin 0 atau 1. ketika CLK tinggi. Lambang untuk flip-flop D berkunci-waktu. flip-flop tergrendel pada keadaan terakhimya. b. Berapakah Q sebelum titik A pada skala wakto ? Berapakah nilai Q setelah titik B ? Nilai Q diantara A dan B ? SO LU S I a.TABEL 5-1.

CLK tinggi serta D bergerak bolak-balik di antara rendah dan tinggi. suatu taji voltase positif yang sernpit. Melalui rancangan. D dan pelengkapnya rnencapai rnasukan flip-flop serta mernaksa Q untuk set atau riset (kecuali kalau rnernang Q sudah sarna dengan D). kita sudah siap untuk berbicara tentang jenis flip. Tetapi pada kebanyakan komputer. FLIP-FLOP D BERSULUT TEPI Kini. Sulutan Tepi Gbr. lnilah urutan nilai Q diantara A dan B: Q=1 Q=O Q=O Q = 1 D eLK Gambar5-8. tepi belakang pulsa itu menghasilkan juga taji negatif yang sernpit. kapasitor dapat diisi penuh ketika CLK tinggi. 5-3. Apa yang secara praktis diperlukan oleh komputer adalah flip-flop D yang dapat menjejak bit data pada titik tertentu dalam skala waktu. maka nilai D terakhirlah yang akan disimpan. Flip-flop akan men-set dan meriset sesuai dengan ubahan pada D. 122 . taji negatif sernpit tidak berbuat apa-apa. pengisisan eksponensial ini menghasilkan pada hambatan. Akibatnya adalah penggiatan gerbang AND selama taji positif yakni setara dengan menjejaki nilai D selama sesaat.flop D yang paling umum. ~ A B Contoh ini menunjukkan kekurangannya. hal ini tidak menimbulkan masalah. Pada beberapa penggunaan. Karena itu. Taji positif sernpit itu menyebabkan gerbang AND enabel selama sesaat. konstanta waktu RC dibuat jauh lebih keeil dari lebar pulsa kunci waktu. Kemudian. Pada titik unik ini dalam skala waktu. 5-9 menunjukkan rangkaian RC di bagian masukan flip-flop D. Diantara A dan B. hal ini tidak dapat ditenggang.c. Jika D berubah ketika CLK tinggi.

ito sebabnya. Flipflop D dengan PRESET dan CLEAR. Lebih dari ito. Sulutan tepi adalah sarna seperti yang dikemukakan sebelum ini. Flip-flop D bersulut tepi. PRESET Qt--- Q Gombar 5-10. Untuk memulai kerja pada sejumlah komputer. Tekanan tombol ini mengirim sinyal clear atau riset ke semua flip-flop.L[) I Q - Q J Ghar 5-9.D JL___ . operator harus menekan tombol riset induk. 123 . ia dikenal sebagai sulutan tepi-positif. jika kita menghendakinya. CLK----I ~ II r+-. j_ S R l -~ . sejumlah komputer memerlukan preset (sinonim dengan "set") pada flip-flop tertentu. gerbang OR memungkinkan kita untuk menyisipkan PRESET (PR) tinggi atau CLEAR (CLR) tinggi. flip-flop tersusun dalarn keadaan acak. 5-10 menunjukkan bagaimana kita mengikutsertakan kedua fungsi ito ke flipflop D. Penyulutan pada Gbr. 5-9 terjadi pada tepi depan positif dari kunci-waktu. Operasi macam ini dikenal sebagai sulutan tepi karena flip-flop hanya memberi tanggapan (respons) ketika kunci waktu berada pada peralihan di antara kedua keadaan voltasenya. Gbr. Demikian pula. Preset dan Clear Ketika pertama kali diberi daya. PR tinggi memaksa Q menjadi 1: CLR tinggi meriset Q ke O.

Ada kalanya. maka ingatlah apa maksudnya: Masukan D dijejak dan disimpan pada tepi awal kunci waktu. Dalam hal demikian. 5-11c adalah flip-flop D lainnya yang terdapat secara komersial. Waktu Tangguh Rambatan Dioda dan transistor tidak dapat segera mensakelar status. CLR tinggi meriset Q ke O. Lambang untuk flip-flop D bersulut tepi. 5-11a menunjukkan lambang dari flip-flop D bersulut tepi positif. Karena itu. waktu untuk mensakelar terletak dalam ukuran nanodetik. Namun. PR tinggi men-set Q ke 1. Masukan CLK mempunyai segitiga keeil yang digunakan sebagai pengingat akan penyulutan tepi.Lambang Rangkaian padu flip-flop D tidak menggunakan rangkaian RC untuk memperoleh taji sempit karena kapasitor sullt dipadu ke atas cip. Gbr. (a) (b) (e) Gambar 5-11. Gbr. penyulutan pada tepi-negatif pulsa kunei-waktu lebih eocok dengan keperluan. gelembung pada masukan PR dan CLR menunjukkan bahwa PR rendah men-set flip-flop sedangkan CLR rendah me-risetnya. . Waktu sakelar adalah sebab utama dari waktu tangguh rambatan yang dinyatakan sebagai ~. Gbr. Untuk dioda dan transistor bipolar. Flip-flop D bersulut tepi hanya bertanggap (respons) selama saat singkat ketika kunci-waktu berubah dari satu tingkat voltase ke tingkat lainnya. Manakala kita melihat lambang skema ini. dipergunakan beraneka jenis raneangan gandeng langsung. Sebagai gantinya. 5-11b adalah lambang baku untuk flip-flop D bersulut-tepi-negatif. Demikian pula. 5-10). Selanjutnya. sinyal PR dan CLR diinversi sebelum mencapai gerbang OR (Gbr.Gelembung dan segitiga melambangkan penyulutan-tepi-negatif. Dioda selalu memerlukan sedikit waktu untuk berubah ke hidup atau ke padam. Mereka menyatakan banyaknya waktu yang diperlukan oleh keluaran gerbang 124 . Ini berarti bahwa tepi akhir kunci-waktu menggiatkan gerbang. transistor memerlukan waktu untuk mensakelar ke titik putus atau sebaliknya. Gbr. 5-11a dan b juga mencakup masukan preset (PR) dan clear (CLR). pulsa kunci-waktu dapat diinversi sebelum ia maneapai gerbang AND. gagasannya tetap sama. Tampak bahwa ia bersulut tepi-negatif (gelembung dan segitiga pada masukan CLK).

atau flip-flop untuk berubah status setelah rnasukan bernbah status. 5-12. Waktu Siap Kapasistansi tercecer pada rnasukan D (ditarnbah faktor lain) menyebabkan penting bagi bit data D untuk sudah berada di masukan sebelum tepi CLK tiba.allan adalah waktu minimum yang diperlukan oleh bit data untuk terus berada setelah tepi CLK tiba. Sesungguhnya. jika (Slop adalah 15 nanodetik dan (~ adalah 5 nanodetik. jika Iembar data flip-flop D menunjukkan bahwa (Slop adalah 15 nanodetik. sebesar 10 nanodetik. Waktli Taban Lebih Ianjut. maka bit data yang akan disimpan itu sudah harns berada di masukan D. suatu pulsa START mem -preset flip-flop kanan serta men-clear flipflop kiri. pabrik tidak rnenjamin terjadinya penjejakan dan penyimpanan bit yang benar. Hanya setelah ubahan itu pasti terlaksana. 15 nanodetik sebelum tepi CLK tiba serta bertahan. L_ Grendel D dan Flip-flop D Rip-flop D hampir selalu berkunci waktu. bit data D harns ditahan cukup lama untuk menunggu agar transistor sempat berubah status. 5-6 dan 5-7 yang Iebih jarang digunakan (tidak bersulut tepi) dinarnakan grendel D. pulsa ini berakhir pada titik A. Misalnya. CONTOH 5-3. Misalnya. Misalnya. Waktu tahan I. paling sedikit. maka bit data harus berada di masukan D. macam bersulut-tepi adalahjenis yang paling umum digunakan pada komputer. selarna 5 nanodetik setelah tepi CLK itu. paling sedikit. kalau tidak. Waktu tangguh rambatan adalah kecilsehingga. Pada Gbr. Pada skala waktu. 15 nanodetik sebelum tepi CLK tiba. ia dapat diabaikan. barulah kita rnernbolehkan bit data berubah Iagi. dalam banyak penggunaan. Iembar data biasanya menuliskan flip-flop D bersulut tepi hanya sebagai flip-flop D saja. Waktu siap (Slap adalah waktu minimum yang diperlukan oleh bit data untuk siap sebelum tepi CLK tiba. Di antara dua macam flip-flop D yang telah kita bicarakan. jika lernbar data flip-flop D menunjukkan ~. Apa yang dikerjakan rangkaian itu ? 125 . Rip-flop pada Gbr. paling sedikit. rnaka Q memerlukan waktu kirakira 10 nanodetik untuk berubah status setelah D dijejak oleh tepi kunci-waktu.

ahan = 5 nanodetik. maka tiada masalah yang ditimbulkan oleh ubahan bit data. 1 dan Do O. inilah kata keluaran berurutan: 01. dan kini. Sementara itu. CLK e. maka keluaran flip-flop tidak akan berubah sampai 20 nanodetik setelah tibanya tepi kunei-waktu positif. Karena itu. data yang menunggu untuk dimuat adalah D. maka kata 2-bit itu berubah menjadi = = Kini. kembali ke 01. data baru yang akan dimuat adalah D.. . Misalnya. jika tp = 20 nanodetik dan t. )adi.. ~ ~: n. setiap masukan data ditahan selama 20 nanodetik dan ini lebih dari eukup untuk memuaskan waktu tahan sebesar 5 nanodetik itu.START ___rL__ A L Q. CLR I CLR r'1 LK A Gambar 5-12. 10. Bayangkanlah Ini adalah status rangkaian sebelum pulsa kunci waktu pertama tiba. Setelah tepi kunci waktu positif pertama tiba. kata 2-bit itu menjadi Tampak di situ bahwa kata keluaran dimulai sebagai 01. Ketika pulsa kunei-waktu kedua tiba. 126 . = 0 dan Do = 1. kemudian berubah ke 10. Karena itu. 10. SOLUSI Pulsa START menghasilkan keluaran ini sebagai kata 2-bit keluaran begini: Q1 = 0 dan ~ = 1. 01. 01. PH D. selama waktu tangguh rambatan setiap flip-flop lebih besar dari waktu tahan flip-flop lainnya. Do CLK< r--r-- Q-. maka setelah waktu tangguh rambatan yang keeil.

maka sebegitu tepi kunci-waktu positif berikutnya tiba. Q 1--r---1""-Q Gambar 5-13. Dan karena gerbang AND. ketika J dan K kedua-duanya 0. gerbang bawah meneruskan sulutan 127 . bab berikut akan berbicara tentang bagaimana kita membuat pencacah yakni . Seperti sebelumnya. FLIP-FLOP JK Di antaranya. maka gerbang di atas menjadi disabel. Kemungkinan pertama ini adalah entri pertama pada tabeI5-2. Rangkaian Gbr. pulsa kunci-waktu tidak mengakibatkan apa-apa. Seperti tampak di situ. Satu-satunya kemungkinan adalah me-riset Ketika Q tinggi. rangkaian RC dengan konstanta waktu pendek mengkonversi pulsa persegi ke taji sempit. maka kedua gerbang AND menjadi disabel. maka flip-flop JK adalah unsur memori yang ideal untuk digunakan. sehingga tiada jalan untuk men-set flip-flop. TABEL 5-2. Ketika kita sampai pada rangkaian yang dapat mencacah. FLIP-FLOP JK J K Q Status Terakhir 0 Kegiatan Tergrendel Riset Set Togel 0 0 1 1 0 1 0 1 1 Status terakhir Ketika J rendah dan K tinggi.odometer biner tara elektronika. rangkaian itu bersulut-tepi-positif. J dan K disebut masukan kendali karena mereka menentukan apa yang dilakukan flip-flop ketika tepi kunci waktu positif tiba. maka Q mempertahankan nilai terakhimya flip-flop tetap tergrendeI. Ketika J dan K rendah. 5-13 menunjukkan satu cara untuk membuat flip-flop JK. Flip-flop JK.5-4. Karena itu.

Ketika J tinggi dan K rendah. maka pada tepi kunci waktu berikutnya. Seperti tampak di situ. J dan K tinggi menimbulkan satu togel untuk setiap tepi kunci-waktu positif. Karena itu. lni menggerakkan Q ke status tinggi (entri ketiga pada tabeI5-2). maka Q tinggi. maka flip-flop dapat di-set atau di-riset. J 0 dan K 1 menunjukkan bahwa tepi kunci waktu positif berikutnya me-riser flip-flop (kecuali kalau Q memang sudah rendah). gerbang bawah meneruskan sulutan riset. Sebaliknya. Pada keadaan yang mana saja. Lambangf/ip-f/opJK. K tinggi menghasilkan riset. Q berubah ke pelengkap dari status terakhimya (lihat tabel 5-2). Namun. 5-14a adalah lambang flip-flop JK dan rancangan apapun. maka keluaran berubah kira-kira 20 nanodetik setelah tepi depan pulsa kunci-waktu. Ini memaksa Q untuk menjadi rendah (entri kedua pada Tabel 5-2). Manakala kita melihat lambang ini. Karena itu. gerbang atas meneruskan seperangkat sulut. Ketika Q rendah. J 1 dan K 1 menyebabkan flip-flop togel pada tepi kunci waktu positifberikutnya. 5-13 tampak bahwa keluaran berubah setelah tepi kunci-waktu positif tiba. sebingga tidaklah mungkin untuk: me-riser fl~-flop. Misalnya. pada tepi kunci-waktu positif berikutnya. (a) (b) (c) Gambar 5-14. = = = = Pacuan Waktu tangguh rambatan mencegah flip-flop JK untuk berpacu (mentogellebih dari sekali selama tepi kunci waktu positit). karena itu. ketika Q rendah. 128 .riset. ("Togel" berarti mensakelar ke status lawannya). J tinggi menyebabkan set pada kunci-waktu positif berikutnya. 0 menyebabkan tepi kunci-waktu pasitif berikutnya men-set flip-flop (kecuali kalau memang Q sudah tinggi). maka gerbang bawah menjadi disabel. Lambang Gbr. Jika Q tinggi. sinyal barn Q dan-Q sudah terlambat untuk bertumpang-tindih dengan taji positif yang menggerakkan gerbang AND. Mengapa demikian ? Pada Gbr. jika tp adalah 20 nanodetik. gerbang atas meneruskan sulutan. maka pada tepi kunci waktu positif berikutnya. J = I dan K::. kita dapat men-set flip-flop sebagai berikut. ingatlah kegiatannya: J dan K rendah tidak menghasilkan apa-apa. maka kembalinya Q dan Q sudah terlalu lambat untuk: menyebabkan sulutan palsu. Jika taji itu kurang dari 20 nanodetik. Ketika J dan K adalah tinggi. Pada waktu itu.

ini bersulut-tepi-negatif.. Gbr. maka peserta men-set. Apa yang dikerjakan oleh rangkaian ini ? SOLUSI Pertama. Ia berguna pada penggunaan tertentu ketika terjadi pacuan. peserta telah meniru induk. tampak bahwa induk bersulut-tepi-positif dan peserta bersulut-tepi-negatif Karena itu. 5-15 dinamakan flip-flop induk-peserta JK. Lebih dari itu. Jika masukan induk J dan K semuanya tinggi. Q tinggi pada induk ini menggerakkan masukan J pada peserta. Karena itu. Tak peduli apa yang dikeIjakan induk. Flip-flop induk-peserta. Q tinggi yang keluar dari induk pergi ke masukan K pada peserta. induk men-set pada saat tepi kunci-waktu tiba. Jika J = I.Pada Gbr. maka pada tepi depan kunci-waktu. peserta men-set yakni meniru kegiatan induk. lnduk Peserta __r-t__ -v eLK Q eLK ""LK Q I-- Gambar 5-15. induk Iebih dahulu menanggap masukan kendali J dan K yakni sebelum peserta melakukannya. induk me-riset. peserta menirunya: Jika induk men-set. kita dapat memasang gerbang OR untuk memasang PRESET dan CLEAR seperti pada flip-flop D. jika induk me-riset maka peserta me-riset. ketika tepi kunci waktu negatif tiba. clear. Perhatikan bahwa ia bersulut-tepi-positif merlukan PR tinggi untuk. Gbr.- Jika K = 1. Rangkaian seperti pada Gbr. ia memerlukan PR rendah untuk preset rendah untuk. masukan bagi flipserta meFlip-flop dan CLR CONTOH 5-4. maka ia mentogel pada setiap tepi positif kunci-waktu serta peserta mentogel pada setiap tepi negatif kunci-waktu. tibanya tepi akhir kunci-waktu memaksa peserta me-riset. 5-13. ~ Q v Q i. Flip-flop kiri pada Gbr. 5-15 disebut induk dan flip-flop kanan adalah peserta. 5-14c merupakan flip-flop JK lainnya yang terdapat secara komersial. sehingga. preset dan CLR tinggi untuk clear. Sekali lagi. 5-14b adalah lambang baku flop JK dengan fungsi tambahan ini. 129 .

START rnenjadi tinggi dan kemudian kembali ke rendah. berapakah kata Q ? Buatlah daftar untuk delapan kata Q pertama. kata itu berulang kembali ? Berapa banyak 1 terdapat di setiap kata itu ? Berapa lamakah satu kata tampak. Pada titik A. 5-16 menggerakkan flip-flop RS berkunci-waktu (telah ditunjukkan pada Gbr. d. Bentuk gelombang pada Gbr. sinyal kunci-waktu beralih dari rendah ke tinggi. c. sebelum ia disusul dengan kata berikutnya? 130 . maka a. b.Q2.QI' dan ~ ? Berapakah kata Q3Q2QI~? Pada Gbr. dan G. Q menjadi 1 ? Bilamana Q me-riser ke 0 ? CLK A B S n C D E F G H R n Gambar 5-16. C. Berapakah Q3. Setelah tepi kunci waktu positif. Sinyal START pada Gbr. Jika pada skala waktu. E. Di titik mana. Setelah berapa banyak pulsa kunci-waktu. dan kemudian kembali ke rendah. b. Dengan sakelar terbuka. Q rendah sebelum titik A. 5-6). sakelar tertutup. 5-2. Kini. berapakah kata 5-3. 5-17. Kunciwaktu adalah gelombang persegi dengan frekuensi 1 MHz.SOAL 5-1. 5-17 sementara waktu menjadi tinggi.· a.

Pada Gbr. 5-18 mempunyai spesifikasi berikut: Pada lembardatanya. CLR D. bit s dari penarnbah dan pengurang menggerakkan masukan data pada flip-flop D. Jika maka berapakah ' Setelab tepi kunci-waktu positif. 5-18. ts. a b 5-7. maka berapakah Q setelah tepi kunci-waktu positif ? Jika KUR adalah 1. Pada Gbr. 5-18. maka berapakah Q setelah tepi kunci-waktu positif ? setiap flip-flop pada Gbr. Jika KUR adalah O. berapakah 5-5.STAKI L~] CLR D] <~ ~l D. <~ . berapakah Q ? 5-6.. Pada Gbr. 5-4.~ <i-- CLR 1 1 I Gombar 5-17. sebelum tepi kunci-waktu positif S = Q = 1100 1001 'Setelah tepi kunci-waktu positif. D. 5-18.ap tlQlIon = = = tp 10 nanodetik 5 nanodetik 30 nanodetik 131 . <~ . A sarna dengan 0100 dan B sarna dengan 0011..

xUR ~ Gambar 5-18.PenambahlPengurang Pelengkap·2 . bit data S sudah harus Berapa lama setelah tepi kunci-waktu bit S atau mengubahnya ? Berapa lama setelah tepi kunci-waktu benar.... dengan S sama dengan 1110. -+ ~ ~~ CLK Untuk memastikan penyimpanan yang waktu positif. a. kita baru dapat menyingkirkan positif. b. c.... 132 . berapa lama sebelum tepi kunciberada pada masukan data ? positif. barulah Q sama dengan 1110 ? ~ _' ~ ~~ CLK Gambar 5-19..

l- I D. berapakah ? positif pe rtam a. CLR D. So = O. Sebelum tibanya pulsa kunci-waktu pertama. 5-19. rendah dan LOAD tinggi. = = Q setelah tepi kunci-waktu b.. Setelah pulsa kunci-waktu positif pertama.. c. Jika SHL rendah dan LOAD rendah. kata data yang akan disimpan adalah S = tOOl a b. ~... Jika Sm.. adalah 1 a. 5-21. dan D.5-8. 5-10. 5-9. Sm. malta berapakah Q setelah tepi kunci-waktu positif? 5-11. maka berapakah Q setelah tepi depan kunci-waktu ? Sinyal CLR pada Gbr. 5-21 adalah sebagai berikut: SI = 1. Jika LOAD rendah. Pada Gbr. SI = 1. Masukan data pada Gbr. maka berapakah Q setelah tepi kunci-waktu positif ? Jika LOAD unggi. berapakah kata Q ? Berapakah Q setelah pulsa kunci-waktu pertama ? Setelah kedua ? Setelah ketiga 'I Dan setelah keempat 'I Berapakah Q setelah 99 pulsa kunci-waktu ? [Q3 D.. <. oCtCUi oCr- I 1 I CLR 1 I 1 I CLK CLR Gambtu 5-20.. b. dibuat menjadi tinggi sedangkan LOAD menjadi tetap rendah. 5-20 menjadi tinggi dan kemudian rendah.. Dengan menggunakan nitai <4 • yang ditemukan pada langkah terdahulu. dan D_ = 1.- ". CLR D. Bit data Dma. a. 1. berapakah Q setelah tepi kunci-waktu positif kedua ? Setelah kettia' 'I 133 . So O. Pada Gbr.

Karena itu. Masukan J dan K pada Gbr. kebanyakan rangkaian padu menerapkan voltase tinggi ke semua masukan J dan K yang mengapung. b. manakala kita menemukan masukan J dan K yang mengapung. 134 . J K Gambar 5-22. Kunci-waktu pada Gbr. Di dalamnya.CLR CLR ~--------------_'------------CLK Gambar 5-21. Berapakah perioda kunci-waktu ? Berapakah frekuensi keluaran Q ? Berapakah periodanya ? Berapa lama setelah tepi kunci-waktu positif. 5-22 mempunyai frekuensi I MHz dan flip-flop mempunyai waktu tangguh rambatan sebesar 25 nanodetik. 5-12. ingatlah bahwa J I dan K 1. c. barulah keluaran Q berubah ? Nyatakan hal ini dalam persen terhadap perioda keluaran. 5-22 adalah mengapung (tidak terhubung). = = a.

d. b. d. berapakah QlOo ? Berapakah tara desimalnya? Setelah pulsa kunci-waktu kedua. Seperti dikemukakan pada contoh terdahulu. b. berapakah QlOo ? Tara desimalnya '! B~rapakah QlOo setelah pulsa kunci-waktu ketiga ? Tara desimalny~ ? ~. c. 5-14. 135 . sebelum pulsa kunci-waktu pertama tiba kata Q1 00 = 00 a. Berapakah QI~ setelah pulsa kunci-waktu pertama ? Berapakah tara desimalnya? Berapakah QlOo setelah pulsa kunci-waktu kedua ? Tara desimalnya ? Berapakah QlOo setelah pulsa kunci-waktu ketiga ? Tara desimalnya ? Apa yang teIjadi pada Q1QO setelah pulsa kunci-waktu keempat ? Berapakah tara desimalnya ? K Gambar 5-23. " <rK 0 r. [0. 5-24. 5-23. Seperti dikemukakan pada Soal 5-12. Berapakah tara desimal dari Q1QO seebelum pulsa kunci-waktu pertama tiba ? Setelah pulsa kunci-waktu pertama. masukan J dan K yang mengapung adalah setara dengan J = 1 dan K = 1. a. Pada Gbr. Pada Gbr.5-13. sebelum tibanya pulsa kunci-waktu pertama. <I-- ~" K/L CLK~ Gambar 5-24. Q1 sarna dengan 00. o. c. masukan J dan K yang mengapung menunjukkan bahwa J = 1 dan K = 1.

Q1~ pada Gbr. c. 5-25 adalah 00 dan CLR tinggi. sebelum tepi negatif kunci-waktu sampai ke flip-flop kanan ? 136 . 5-17. CLR menjadi rendah dan kemudian tinggi. Sinyal kunci-waktu pada Gbr. 5-25. b. d. b.5-15. Susunlah daftar delapan kata Ql~ pertama dimulai dari 00. a. Berapakah kata Q1~ sebelum tibanya pulsa kunci-waktu pertama 't Berapakah Q1~ setelah tepi kunci-waktu negatif pertama 't Berapakah Q1~ setelah tepi kunci-waktu negatif kedua ? Setelah ketiga ? Setelah keempat ? 5-16. 5-25 mempunyai frekuensi 1 MHz. Berapakah tara desimal mereka ? Gambar 5-25. Pada Gbr. c. Berapakah frekuensi ~ ? Berapa pula frekuensi Q1 ? Jika Q1 berubah status. maka berapa lama hal ini sudah terjadi. Mula-mula. Setiap flip-flop mempunyai waktu tangguh rambatan sebesar 30 nanodetik. a.

Sign up to vote on this title
UsefulNot useful