P. 1
Cours Electronique

Cours Electronique

|Views: 39|Likes:
Published by Anouar

More info:

Published by: Anouar on Jun 10, 2012
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

11/15/2012

pdf

text

original

Sections

  • 1.1.Le cours
  • 1.2.La conception de circuits intégrés
  • 1.3.Les paramètres petits signaux
  • 2.1.1.Les transistors MOS
  • 2.1.2.Définitions
  • 2.1.3.Equations définissant le comportement du transistor MOS
  • 2.1.4.Le transistor bipolaire
  • 2.1.5.Définitions
  • 2.1.6.Equations décrivant le comportement du transistor bipolaire
  • 2.2.1.Les résistances
  • 2.2.2.Les capacités
  • 2.3.Eléments parasites
  • 3.1.Introduction
  • 3.2.1.Miroir à deux MOS
  • 3.2.2.Miroir fournissant plusieurs copies du courant d'entrée
  • 3.2.3.Miroir amplifiant le courant
  • 3.2.4.Miroir réduisant le courant
  • 3.2.5.Miroir effectuant l'addition de plusieurs courants
  • 3.2.6.Miroir effectuant une soustraction
  • 3.2.7.Miroir effectuant une valeur absolue
  • 3.2.8.Miroirs à deux bipolaires
  • 3.2.9.Miroirs bipolaires améliorés
  • 3.2.10.Miroir BiCMOS
  • 3.3.1.Principe de la paire différentielle
  • 3.3.2.Linéarisation de la paire différentielle
  • 3.4.1.La résistance
  • 3.4.2.Le MOS connecté en diode
  • 3.4.3.Le MOS connecté en source de courant
  • 3.4.4.Le MOS en source de courant cascodée
  • 3.4.5.Bande passante de la charge
  • 4.1.Les principaux blocs fonctionnels analogiques
  • 4.2.1.Amplificateurs à entrée unique
  • 4.2.2.Buffer
  • 4.2.3.Amplificateur pseudodifférentiel
  • 4.2.4.Amplificateur différentiel
  • 4.3.OTA (Operational Transconductance Amplifier) simple
  • 4.4.OTA avec cascodes
  • 4.5.Comparateurs
  • 4.6.Sources de courant
  • 4.7.Sources de tension
  • 4.8.Oscillateurs
  • 5.1.Capacités commutées
  • 5.2.Circuits BiCMOS
  • 5.3.MOS <-> bipolaire
  • 5.4.Layout analogiques
  • 6.1.Exercices concernant les éléments
  • 6.2.Exercices concernant les miroirs de courant
  • 6.3.Exercices concernant les paires différentielles
  • 6.4.Exercices concernant les charges
  • 6.5.Exercices concernant les OTAs simples
  • 7.1.1.Objectif de l'expérience
  • 7.1.2.Déroulement de l'expérience
  • 7.2.1.Objectif de l'expérience
  • 7.2.2.Déroulement de l'expérience
  • 7.3.1.Objectif de l'expérience
  • 7.3.2.Déroulement de l'expérience
  • 7.4.1.Objectif de l'expérience
  • 7.4.2.Déroulement de l'expérience
  • 8.1.Constantes
  • 8.2.Formulaire
  • 8.3.Les grandeurs et leurs symboles
  • 8.4.Exemples de paramètres technologiques
  • 9.Plan du cours:

1.

Introduction

1.1.

Le cours Ce cours concerne les blocs de bases de l'électronique intégrée analogique. Il contient les notions nécessaires à comprendre l'architecture de blocs fonctionnels simples et à dimensionner des éléments étant données des contraintes raisonnables. Le cours est composé de trois parties: • la théorie dans laquelle sont données les définitions, les explications concernant le comportement des blocs fonctionnels et les règles de conception, les exercices qui permettent de revoir la matière et de vérifier que sa compréhension est correcte les laboratoires qui confrontent la théorie avec la réalité des mesures.

• •

L'étudiant est supposé avoir une connaissance générale de l'électronique analogique et digitale avant le début du cours. Ces connaissances seront révisées et exprimées dans le language habituel des concepteurs de circuit intégrés. Après avoir suivi ce cours, l'étudiant devrait pouvoir s'intégrer rapidement dans une équipe de conception de circuit intégré en tant que technicien de support, en particulier dans la phase de dessin des géométries du circuit intégré (layout), de mesure et de test. Les connaissances qu'il aquiert ici lui permettent de dialoguer avec les ingénieurs de développement, de mieux comprendre les implications des choix qui se font lors de cette phase de la conception et ainsi d'améliorer la qualité globale du circuit intégré. 1.2. La conception de circuits intégrés Le but de la conception de circuits intégrés est de transformer les contraintes et spécifications du circuit en une liste d'éléments, avec leurs dimensions et propriétés, qui définissent le circuit intégré.

cours PDF/chevy007

page 4

Figure: 1.3.

La conception est la fabrication des schémas et du plan du circuit intégré à partir de sa spécification.

Les paramètres petits signaux Dans les circuits analogiques, les composants n'utilisent généralement pas toute leur plage de fonctionnement, mais qu'une petite partie de celle-ci. On dit alors qu'on évolue autour d'un point de travail. On va exprimer le comportement du dispositif en paramètres petits signaux qui dépendent du point de travail. Il s'agit en fait d'une approximation linéaire du comportement réel du dispositif.

Figure:

Paramètres petits signaux. La pente G donne le rapport entre le courant et la tension au point de travail, alors que la pente g donne le rapport entre l'évolution du courant et l'évolution de la tension aurtour du point de travail

cours PDF/chevy007

page 5

Figure: signaux.

Signal transformé par un transistor, usage des paramètres petits

cours PDF/chevy007

page 6

Les MOS à canal n ont des drains et sources dopés par un matériau ayant un excès de charges négatives (électrons). Éléments actifs en technologie CMOS Les éléments actifs disponibles en technologie CMOS sont les transistors MOS et des transistors bipolaires (souvent dits parasites). le canal du transistor se formant dans le caisson situé sous la grille.1. Les transistors sont isolés les uns des autres par des diodes.1.2.1. Les éléments disponibles en technologie CMOS 2. Les transistors MOS Les transistors MOS sont réalisés dans la surface du circuit intégré. V+ D G S VD G S n+ p+ p+ n+ n+ n- Figure: Les transistors MOS dans une technologie intégrée cours PDF/chevy007 page 7 . La polarisation de la grille permet d'inverser localement la polarisation de l'espace séparant drain et source et de créer ainsi un canal conducteur. les MOS à canal p ont des drains et sources dopés par un matériaux ayant un excès de charges positives (trous). aussi appelé MOS n et MOS p. 2. Dans les technologies CMOS courantes existent deux types de transistors MOS: les MOS à canal n et les MOS à canal p. Ils sont composés de deux diffusions conductrices (drain et source) séparées par un espace dont la conductivité est controlée par une grille (couche de polysilicium déposée sur une couche très mince d'oxyde). L'espace séparant les drains et sources est très légèrement dopé en polarité inverse formant donc deux diodes opposées lorsqu'il n'est pas polarisé.

on appelle généralement drain le côté d'un canal n au potentiel le plus élevé. lorsqu'il n'y a pas d'ambiguité. et le côté d'un canal p au potentiel le plus faible.1. on a tendance à n'indiquer que la valeur absolue des tensions et paramètres des transistors.2. Néanmoins.3.1. on considère positif un courant qui entre dans un composant (comme le courant de drain d'un transistor n ou le courant de source d'un transistor p). Si on ne le mentionne pas autrement. • • • Mode de forte inversion saturée: comportement quadratique Mode linéaire: comportement linéaire Mode de faible inversion saturée: comportement exponentiel cours PDF/chevy007 page 8 . On peut partager le fonctionnement du transistor MOS en plusieurs modes. le drain n'est pas différenciable de la source. les charges s'écoulant donc de la source vers le drain. selon le mécanisme qui prédomine au contrôle du courant de drain par la tension de grille. Définitions drain D grille G caisson B grille G source S caisson B source S drain D Figure: Symbole des transistors MOS n et p.2. Par commodité. 2. Comme le transistor MOS habituel est symétrique. Equations définissant le comportement du transistor MOS. Les tensions mesurées sur les bornes du transistor MOS sont nommées: VGS: tension entre la grille et la source du transistor VDS: tension entre le drain et la source du transistor VD: VG: VS: tension entre le drain et le caisson du transistor tension entre la grille et le caisson du transistor tension entre la source et le caisson du transistor Ces tensions sont en principe utilisées avec leur signe.

VG > V T n β ID = ( VG − VT − nVS )2 2n VG − V T . − VG > VT n β −ID = ( −VG − V T + nVS )2 2n − VG − VT . VG < V T ID = Isat ⋅e ⋅e Transistor MOS à canal p − VDS > − VG − VT .Transistor MOS à canal n VDS > VG − V T . Par simplification. − VG > VT n β −ID = ( −VG − V T + nVS )( −VDS ) 2n −V G −V T nUT VS UT − VDS < − VDS > 4UT . On exprime alors la différence de courant de la manière suivante:  VDS   où VEARLY = Vearly ⋅L ΔID = ID   VEARLY  Ce calcul n'est qu'une approximation très grossière et doit être affiné par simulation. il reste une influence de V DS sur ID. on exprime généralement celle-ci par une tension VEARLY qui dépend linéairement de la longueur du transistor. Paramètre Longueur du transistor MOS Formule W Remarques cours PDF/chevy007 page 9 . VG > V T n β ID = ( V − VT − nVS ) VDS 2n G V G −V T nUT −V S UT VDS < VDS > 4UT . − VG < VT −ID = Isat ⋅e ⋅e Tableau: Equations décrivant le comportement des transistors MOS Même en saturation.

On prend souvent n=1.5 comme règle de conception Tableau: Equations décrivant les paramètres des transistors MOS Le mode de fonctionnement du transistor MOS dépend de sa polarisation. On peut définir ses caractéristiques en saturation à l'aide d'un double graphe. cours PDF/chevy007 page 10 . linéaire comportement en saturation Idsat saturé Id VG >VT VG = VT VT forte inversion faible inversion Vg Figure: Vd Double graphe décrivant les caractéristiques d'un transistor MOS pour VS nul. faible inversion si Ki<<1 Détermine le passage de la faible à la forte inversion Gain d'un transistor carré Appelé aussi gain du transistor CD dépend de VS.Largeur du transistor MOS Epaisseur de l'oxyde de grille Potentiel thermique Capacité d'oxyde Coéfficient d'inversion Courant de saturation Beta 0 ou Beta carré Beta Coefficient de faible inversion L To x kT q ε ⋅ εo Co x = To x I Ki = D Isat UT = Isat = β ⋅ 2n ⋅U2 T β o = µ ⋅Co x β = µ ⋅Co x ⋅ n = 1+ CD Co x W L 26 mV à 300 K Il s'agit d'une capacité surfacique Forte inversion si Ki>>1.

cours PDF/chevy007 page 11 .4. La dénomination des régimes n'est pas la même que pour le transistor MOS.Figure: Paramètres petits signaux du MOS avec source au substrat. Les différence principales par rapport au transistor MOS sont l'absence d'effet de substrat (c'est un composant à 3 connexions). Dans ce cours nous n'aborderons que son régime dit linéaire. la présence du courant de base et une fonction de transfert exponentielle.1. Dans le cas du transistor MOS. Définition gm gms go ∂ID ∂VG ∂ID ∂VB ∂ID ∂VD = MOS faible inversion I = D nUT I = D UT ID VEARLY MOS forte inversion ID = nUT Ki = = ID UT Ki ID VEARLY = β ⋅ ( VG S − VT ) MOS linéaire = β ⋅ VDS n = β ⋅ VDS Tableau: Paramètres petits signaux des transistors MOS 2. Le transistor bipolaire Le transistor bipolaire a un comportement différent du transistor MOS. les paramètres petits signaux s'expriment facilement en fonction du courant de drain du transistor.

Equations décrivant le comportement du transistor bipolaire Les caractéristiques courants-tensions du transistor bipolaire ressemble à celui du transistor MOS. émetteur et collecteur) et ses courbes idéales sont plus simples.1. mais il n'a que 3 ports (base.5. Transistor bipolaire npn Transistor bipolaire pnp V BE VT IC = IS ⋅ e −IC = IS ⋅ e −V BE VT Tableau: Equations décrivant le comportement des transistors bipolaires Le mode de fonctionnement du transistor bipolaire dépend de sa polarisation. On peut définir ses caractéristiques en saturation à l'aide d'un double graphe.6. cours PDF/chevy007 page 12 .1. Définitions Figure: Symboles des transistors bipolaires npn et pnp Les tensions mesurées sur les bornes du transistor bipolaire sont nommées: VCE: tension entre le collecteur et l'émetteur du transistor VBE: tension entre la base et l'émetteur du transistor 2.C B E V- n+ p- n+ nn+ Figure: Un transistor bipolaire intégré 2.

• • La résistivité d'une couche est exprimée en résistance par carré. 2. elles sont généralement peu résistives.2. La valeur réelle d'une résistance est sa résistivité multipliée par sa longuer.1. cours PDF/chevy007 page 13 .Iclin Ic Vbe Vce Figure: Double graphe décrivant le comportement d'un transistor bipolaire Définition bipolaire linéaire I = C VT I = C VT IC = VEARLY gb ge go ∂IC ∂VB ∂IC ∂VE ∂IC ∂VC Tableau: Paramètres petits signaux des transistors bipolaires 2. divisée par sa largeur.2. Elements passifs en technologie MOS Les principaux éléments passifs en technologie MOS sont les résistances et les capacités. Les résistances Il y a plusieurs types de résistances en technologies CMOS: • les résistances en polysilicium utilisent les mêmes couches que les grilles des transistors (CP). Certaines technologies disposent également de diodes flottantes qui peuvent être utilisées pour faire des redresseurs ou des résistances de forte valeur. Certaines technologie disposent de couches polysilicium faiblement dopées qui permettent d'avoir des résistances de plus forte valeur les résistances en diffusion n ou p utilisent les mêmes couches que les sources et drains des transistors (DN et DP) les résistances en caisson utilisent la même couche que le caisson du transistor (CW).

Eléments parasites V+ D G S V- n+ p+ p+ n- Figure: Les éléments parasites du transistor MOS A chaque jonction est associée une diode et une capacité de jonction. Leur appariement est généralement très précis les capacités de grille ont une valeur surfacique supérieure aux capacités interconducteurs.2. elle est généralement nommée COX les capacitées de jonction ont une valeur surfacique très dépendante de la tension appliquée • • 2.2. les capacités de grille et les capacités de jonction. Dans les fichiers technologiques. la capacité de recouvrement grille-drain et la capacité de jonction drain-caisson. L'influence des éléments parasites dépend fortement du schéma. Habituellement.2.3. • les capacités situées entre les conducteurs ont une valeur surfacique relativement faible. Leur valeur est indépendante de la température et de la tension appliquée. Ces capacités limitent la fréquence maximale de fonctionnement du circuit intégré et sont un important facteur de la consommation de courant des circuits haute fréquence digitaux et analogiques. Cette valeur change peu avec la température et la tension appliquée. cours PDF/chevy007 page 14 . les éléments dominants sont la capacité grille-caisson. Les capacités Les capacités sont de trois types principaux: les capacités situées entre les couches conductrices.

ainsi que la capacité base-collecteur.Cgd G Cgs D Cdw B S Csw Cwb Cgw Figure: Les éléments parasites du transistor MOS Le transistor bipolaire a moins d'éléments parasites. Ses éléments parasites dominants sont les résistances de base et de collecteur. C B E V- n+ n+ pnn+ Figure: Les éléments parasite du transistor bipolaire Cbc Ccs Cbe Figure: Les éléments parasites du transistor bipolaire cours PDF/chevy007 page 15 .

Miroirs de courant Les miroirs de courant permettent de copier des courants. 3. Introduction Les bases des blocs fonctionnels sont des assemblages de quelques éléments pour réaliser des parties de circuits fonctionnels. Les bases des blocs fonctionnels 3.1.2. des soustractions et des valeurs absolues. Il ne fonctionne qu'avec des courants unipolaires. Ils permettent également de réaliser des fonction simples des courants.3. en particulier. Figure: Miroir à 2 MOS cours PDF/chevy007 page 16 . des miroirs de courant variés. comme des additions. On verra dans ce chapitre. l'addition et la soustraction. Principe de similitude: Deux dispositifs identiques mis dans des conditions identiques se comportent de manière identique 3. Ils utilisent le principe de similitude. Miroir à deux MOS Le miroir de courant est l'élément de base utilisé pour la réplication.2. des paires différentielles et différents types de charges. les paires différentielles transforment des différences de tensions en différences de courants et les charges transforment des courants en tension.1. Ils sont utilisés de manière extensive pour polariser les blocs fonctionnels analogiques. Les miroirs de courant réalisent des des fonctions simples ayant en entrée et en sortie des courants.

Polarisation des transistors: I1 = I2 = β1 ( VG S1 − V T1)2 2n1 β2 (V G S2 − V T2 )2 2n 2 Conditions de fonctionnement: I1 > 0 VDS2 > I2 = I1 3. Miroir fournissant plusieurs copies du courant d'entrée I1 I2 I3 VG S2 − VT n M1 M2 M3 Figure: Miroir fournissant deux copies du signal d'entrée I2 = I1 I3 = I1 3. Miroir amplifiant le courant Figure: Miroir amplifiant le courant I1 = ID1 = ID2 = ID3 cours PDF/chevy007 page 17 .2.2.3.2.

Miroir effectuant l'addition de plusieurs courants Figure: Miroir effectuant l'addition de plusieurs courants et ID3 = ID4 ID1 = ID2 I2 = ID2 + ID3 donc I2 = I1 + I3 cours PDF/chevy007 page 18 .4.2.I2 = ID2 + ID3 = 2 ⋅I1 Ici la multiplication de courant est réalisée par la mise en parallèle de transistors à la sortie du miroir. Miroir réduisant le courant Figure: Miroir réduisant le courant ID1 = ID2 = ID3 = I2 I1 = ID1 + ID2 = 2 ⋅I2 I donc I2 = 1 2 3. mais on perd de la précision car les effets de bord ne sont pas les mêmes à l'entrée et à la sortie du miroir.2. 3. On économise de la surface avec des transistors de taille différente.5. On peut aussi utiliser les dimensions des transistors pour parvenir au même résultat.

2.8. 3. Il est utiliser pour polariser des amplificateurs adaptatifs dans lesquels le courant de polarisation est augmenté lorsque la norme du signal augmente.2. Miroirs à deux bipolaires On peut utiliser les mêmes principes pour réaliser des miroirs avec des transistors bipolaires. cours PDF/chevy007 page 19 .2. Les résultats des deux soustractions sont sommés pour donner I3 . I3 = I2 − I1 Ce schéma permet d'avoir une sorte de norme de la différence de courant.7. Miroir effectuant une soustraction Figure: Miroir effectuant une soustraction I3 = I2 − I1 I3 = 0 si I2 > I1 si I1 ≤ I2 3. Miroir effectuant une valeur absolue M1 M2 M3 M4 A M5 B M6 A I1 I2 B I3 M7 M8 M9 M10 M11 M12 M13 M14 Figure: Miroir effectuant une valeur absolue Les miroirs M1 -M2 -M5 et M3 -M4 -M6 distribuent les courants d'entrée dans les soustracteurs M7 -M8 -M9 -M10 et M11-M12-M13-M14.6.3.

mais également pour améliorer ses performances. En fait il reste un résidu. Miroirs bipolaires améliorés On peut utiliser les transistors non seulement pour la fonction de copie du miroir.  I 2 I2 = I1 − 2 1 = I1 1−  β β 3. on s'arrange pour avoir deux fois la même fuite de courant: une fois dans Q2 et une fois dans Q3.2.  I 2 I2 = I1 + 2 1 = I1 1+ 2  2 β  β  cours PDF/chevy007 page 20 . I1 I2 Q1 Q2 Q3 Q4 Figure: Miroir bipolaire amélioré I Dans ce miroir.Figure: Miroir à deux bipolaires Dans le miroir bipolaire. il faut tenir compte du gain du transistor car une partie du courant I1 part dans la base de Q2.9. ainsi les deux fuites semblent s'annuler.

On perd de la tension et la bande passante du miroir se détériore. Principe de la paire différentielle La paire différentielle est l'élément de base pour l'acquisition de tensions. connectés à une source de courant.  I 2 I2 = I1 + 2 1 = I1 1+ 2  β2  β  3. V+ I1 I2 Q1 Q2 Figure: Miroir BiCMOS Dans ce cas. aucun courant ne relie I1 à la grille de Q2. On verra plus loin d'autres applications. Miroir BiCMOS Certaines technologies permettent de méler transistors MOS et bipolaires.3.3.10.2. Les remarques faites ci-dessus concernant la tension nécessaire sur l'entrée et la bande passante sont toujours valables. Paire différentielle 3. Elle est formée de deux transistors identiques de source et caisson commun. cours PDF/chevy007 page 21 . I2 = I1 3. on utilise un transistor suplémentaire pour isoler la base de Q2.1.V+ I1 I2 Q1 Q2 Figure: Miroir bipolaire amélioré II Dans ce miroir.

Ip ne varie pas durant la mesure. g i1 = −i 2 = m ( v i+ − vi− ) 2 cours PDF/chevy007 page 22 .v3) v3 ip i2 gm2(vi. i1 gm1(vi+ . donc ip = 0. On utilise donc des approximations petits signaux. alors les courants I1 et I2 sont identiques.sont identiques.-v3) Figure: Principe de la paire différentielle en petits signaux et i1 − i2 = gm ( vi+ − vi− ) i1 + i2 = ip En principe. si les tensions V i+ et Vi. Pour comprendre le fonctionnement de la paire différentielle. on regarde son comportement autour de son point de travail.Figure: Principe de la paire différentielle Comme pour le miroir de courant.

La linéarité est donc améliorée.Figure: Fonction arctan similaire au comportement de la paire différentielle 3. Il y a une possibilité d'éviter cette chite de tension. le courant de polarisation est inutile dans les résistances. Pour améliorer la linéarité de la paire différentielle on peut la dégénérer à l'aide de résistances. Figure: Paire différentielle dégénérée par des résistances Les résistances limitent le gain de la paire différentielle et le gain résiduel varie moins avec le courant.3.2. Linéarisation de la paire différentielle La linéarité de la paire différentielle est limitée par la variation du gain des transistors avec le courant qui les traverse. au prix d'une augmentation de la tension de commande. En fait. Il faut que la résistance soit plus grande que l'inverse de la conductance en petits signaux pour que la variation de cette dernière n'influence plus le gain. cours PDF/chevy007 page 23 .

seule la différence de courant portant le signal passera dans les résistances. Lea chute de tension est nettement réduite. Le MOS connecté en source de courant Le MOS connecté en source de courant permet d'obtenir un grand gain sans grande chute de tension et sur une petite surface. et qu'on met les résistances entre les deux sources. Le MOS connecté en diode Le transistor MOS connecté en diode est l'élément d'entrée des miroirs de courant. 3. I 3. Sa résistivité (en première approximation) ne dépend pas de sa tension.1. V V=RI R I I 3.2.4.4. La résistance La résistance est une charge linéaire. cours PDF/chevy007 page 24 . Charges La charge génère une tension à partir d'un courant. 3.3.4.I1 Vi+ 2Re Ip/2 VFigure: I2 Vi- Ip/2 V- Paire différentielle dégénérée par des résistances II Si on met deux sources de courant de polarisation.4.

4. il génère une tension sur v1 qui bloque le cascode par gms1.5.4. puis go1. Il permet donc de réaliser des gains plus élevés que le montage en source de courant simple. C cours PDF/chevy007 page 25 .I 3. g ⋅g i = − o1 o2 vo gms 2 3. 0 go1 v1 gms v1 I 0 vo I go2 Si une variation de courant est imposée à la sortie. l'effet de go1 est donc amplifié par gms1. Le MOS en source de courant cascodée Le montage en cascode induit une contre-réaction qui augmente considérablement l'impédance vue depuis le drain du transistor de cascode. mais son gain qui lui est associé est proportionnel à son impédance. elle doit passer à travers go2. Lorsque ce courant traverse go1. Bande passante de la charge La bande passante d'une charge RC vaut 1/(2πRC) R I 1/2πRC La bande passante d'une charge résistive associée à une capacité est inversement proportionnelle à son impédance.4.

R I I C C C C I I Un cascode diminue la bande passante et augmente le gain associé à une charge. (Pour des système de premier ordre) Dimensionnement à I donné: I Isat ZL > 1 nUT Error! β ⋅ 2n ⋅U2 > T n2 ⋅U2 T I⋅ Z2 L W n = 2 L 2I⋅ ZL ⋅β o Slew rate S≈ I C Chute de tension VG S = V T + 2n ⋅I β cours PDF/chevy007 page 26 . il maintient le produit gain * bande passante (GBW).

4.10) tout en maintenant une grande bande passante mais en perdant peu de tension (moins d'un VT).4.1.1. les comparateurs. v o = − ( gmR) vi R vo vi M Figure: Amplificateur à une résistance Les éléments parasite de l'amplificateur limitent sa bande passante cours PDF/chevy007 page 27 . même digitaux. qu'on retrouve dans la plus grande partie des circuits intégrés. Les blocs fonctionnels 4. Amplificateurs à un étage Les amplificateurs à un étage sont formés d'un générateur de courant commandé (ou d'un générateur de différence de courant) et d'une charge.2. Les principaux blocs fonctionnels analogiques Les blocs fonctionnels sont des assemblages d'éléments permettant de réaliser une fonction.2. 4. les sources et les oscillateurs. sont les amplificateurs. Les principaux blocs fonctionnels analogiques. Amplificateurs à entrée unique L'amplificateur à une résistance est utilisé pour faire de petits gains (1 .

Figure: Les éléments parasites de l'amplificateur à une résistance ii vi Cgs Cgd go gm vi Rl vo Cdw Figure: Les éléments parasites de l'amplificateur à une résistance LCK(grille): ii = ( vi − vo )s CGD + vi s CG S v LCK(drain): 0 = ( vi − vo ) s CGD − go vo − gm vi − o RL => v o = vi 1 s CG D + go + R s CG D − gm L => v o ≈ − gm RL v i en basse fréquence => ii = vi ( s CG D(1+ gm RL ) + s CG S) L'amplificateur à transistor en diode est essentiellement utilisé comme entrée de miroir de courant pour une charge active (voir dessous). cours PDF/chevy007 page 28 .

Mp vo vi Mn vo g = − mn vi gm p Figure: Amplificateur à transistor en diode vo gmn =− vi gon + go p Mp vo vi Mn Figure: Amplificateur à transistor en source de courant gmn + gm p vo =− vi gon + go p Figure: Inverseur cours PDF/chevy007 page 29 .

vi M2 vo M1 M3 Ip vo =1 vi Figure: Amplificateur suiveur à gain unitaire vo g = m <1 v i gms Ip M3 vi M2 vo M1 Figure: Amplificateur suiveur vo − gm1 = v i  go1 + go2 go3 + go4    + gms 4   gms2 M3 M4 vo M2 vi M1 Figure: Amplificateur à charge cascodée cours PDF/chevy007 page 30 .

Il sert à isoler un noeud ou à transformer l'impédance du signal. Buffer Amplificateur à charge cascodée repliée Le buffer est constitué d'un transistor et d'une source de courant.M3 M4 vo M2 vi M1 M5 Figure: 4.2. Figure: Le buffer et son schéma équivalent Calcul de sa fonction de transfert: g (v − vo ) v o = m −1 i ZL + go vo g = −1 m v i ZL + gm + go vo 1 ≈ 1− vi gm ZL Saturation: gm = I Isat nUT cours PDF/chevy007 page 31 .2.

cours PDF/chevy007 page 32 . et d'un miroir actif qui propoage la différence de courant vers la sortie.3. La consommation de cet amplificateur ne dépend pas (en première approximation) du signal d'entrée. Amplificateur différentiel L'entrée d'un amplificateur différentiel est composée d'une paire différentielle.2. On appèle amplificateur complètement différentiel un amplificateur différentiel dont les sorties sont différentielles. 4.4. I1 V+ I2 V- Figure: Amplificateur pseudo-différentiel en boucle ouverte I1 V+ I2 V- Figure: Amplificateur pseudo-différentiel en boucle fermée La consommation de l'amplificateur pseudo-différentiel dépend fortement du signal d'entrée.2. Il sert à comparer deux tensions (boucle ouverte) ou à générer une tension identique à une tension de commande (boucle fermée). Amplificateur pseudodifférentiel L'amplificateur pseudo-différentiel est formé de deux transistors chargés de générer un courant dépendant du signal.4.

vovi+ Ip vo+ vi- Figure: Amplificateur complétement différentiel à faible gain vo+ vi+ vovi- Ip Figure: Amplificateur complétement différentiel à haut gain vi+ vo- vo+ vi- Ip Figure: Amplificateur complètement différentiel à gain unitaire cours PDF/chevy007 page 33 .

OTA (Operational Transconductance Amplifier) simple Figure: L'OTA simple L'OTA simple est constitué d'une paire différentielle et de trois miroirs de courant. Son entrée et sa sortie sont à haute impédance. mais le potentiel de son noeud de sortie peut varier quasiment d'une alimentation à l'autre.3. Ce circuit est utilisé pour commander des réseaux de capacités. cours PDF/chevy007 page 34 . Il peut travailler à très faible tension d'alimentation. Ses fonctions sont semblables à celle de l'amplificateur différentiel à charge active.vo viIp Figure: Amplificateur différentiel à charge active 4.

alors la différence de courant se propage jusqu'à sa sortie. Si on a pas de signal différentiel à l'entrée de l'OTA. Ce courant est réparti par la paire différentielle.Figure: Les courants dans l'OTA simple au repos La polarisation de l'OTA se fait par une source de courant. cours PDF/chevy007 page 35 . puis copié dans les miroirs de courant. Si une tension différentielle est présente à l'entrée de l'OTA. le courant résultant à la sortie de l'OTA est nul. C'est elle qui engendre un signal de sortie. Figure: Variations de courant dans l'OTA simple soumis à une différence de tension d'entrée.

On trouve les relations suivantes entre tension d'entrée et signal de sortie: v − gm1 ⋅N gain = o = vi go6 + go8 cours PDF/chevy007 page 36 . mais le même produit gain * bande passante.4. OTA avec cascodes vi+ Ip vivo Figure: OTA avec cascode L'OTA avec cascode a plus de gain en tension que l'OTA simple.4. vi+ Ip/2 Ip vivo Figure: OTA à cascode replié L'OTA à cascode replié est particulièrement rapide car un miroir de courant est supprimé. La plage de tension d'entrée peut être étendue vers le haut. L'excursion de sa tension de sortie est réduite.

Figure: Différents types de comparateurs Figure: Comparateur réalisé par une chaine d'amplificateurs cours PDF/chevy007 page 37 .5.g + go8 B W= o6 2π CL v g N GBW= o = m1 vi 2 π CL SR = N 4. Ip CL Comparateurs Le comparateur sert d'interface entre le monde analogique et le monde digital.

On peut calculer la différence de tension nécessaire à l'entrée pour stopper cette contre-réaction (exemple en faible inversion): il faut que la différence de courant due à la paire différentielle soit supérieure à celle due aux miroirs. le courant qui traverse les deux miroirs crée une contre-réaction positive. I1 = M I2 V G1−V T nUT V G2 −V T nUT I1 = Isat e I2 = Isat e I1 = e I2 V G1−V G2 nUT =M => VG1 − VG2 = nUT ln (M) cours PDF/chevy007 page 38 .1:M M:1 I11 VoI1 Vi+ I12 I21 I22 Vo+ I2 Vi- Ip Figure: Comparateur réalisé par contre-réaction positive dans un amplificateur Dans ce dernier comparateur.

4. R ∝ Tα cours PDF/chevy007 page 39 .6. Sources de courant Figure: Sources de courants simples 1:N I2 I1 1:M R Figure: Référence de courant Calcul des dimensions de la référence de courant VG VT V G −I2 R VT I2 = N I1 I1 = Is e I2 = M Is e I1 1 1 = e VT = I2 M N I2 R V I1 = T R ln  1   N M N I2 = VT  N  ln R  M Remarque: V T ∝ T .

7.4. Sources de tension V+ V+ V+ + Q + Vref VFigure: Sources de tension V+ + Q1 Q2 Vref R1 V2 R2 V1 R1 Vref VR VVref Ip + R R2 - R3 Figure: Référence de tension Voltage Vbe1 + K ΔVbe2 Vbe1 Vbe2 ΔVbe Temperature cours PDF/chevy007 page 40 .

8.Figure: 4. I ∝ ( Vi − VT ) C n UT cours PDF/chevy007 page 41 . Oscillateurs Principe de la référence de tension Figure: f≈ 2 π gm C Oscillateur en anneau Figure: f≈ Oscillateur en anneau I Isat 2 π gm 2 . gm = .

Figure: Oscillateur à relaxation cours PDF/chevy007 page 42 .

Capacités commutées A B C Figure: Base des capacités commutées q = C( VA − VB ) I = f ⋅ q = f ⋅ C(V A − VB ) Requ = 1 R C C Vi Vo αC Figure: Intégrateur en capacité commutées cours PDF/chevy007 page 43 . Autres notions fondamentales 5.5.1.

C Vi αC Vo Figure: Intégrateur en capacité commutées C Vi αC Vo Figure: Intégrateur en capacité commutées Sr C Vi αC Vo Figure: Amplificateur en capacité commutées α1C C α2C Vo Sr V1V1+ V2V2+ Figure: Additionneur en capacité commutées cours PDF/chevy007 page 44 .

2. Amplificateur avec auto-zéro en capacité commutées Circuits BiCMOS Ii Io Figure: Miroir de courant BiCMOS cours PDF/chevy007 page 45 .Sr C Vi Vref αC So Vo Figure: Amplificateur avec auto-zéro en capacité commutées Sr C Vi Vref αC So Vo Figure: 5.

On peut alors comparer les possibilités des deux types de technologies. de bruit et de consommation peuvent encore faire choisir le bipolaire ou le BiCMOS pour un nouveau design. Dans la pratique. les facteurs de coûts sont si nettement à l'avantage du CMOS que seules des contraintes très sévères de fréquence. C'est le cas pour certains produits utilisés en télécommunication et certains processeurs très rapides. Amplificateur à deux étages BiCMOS MOS <-> bipolaire Certains schéma peuvent être réalisés aussi bien en technologie MOS que bipolaire.3.Figure: 5. vo vi+ viIp Figure: Amplificateur MOS vo vi+ viIp Figure: Amplificateur bipolaire cours PDF/chevy007 page 46 .

Remarques (+ = préféré) Gain + + - + + + + gm plus élevé en bipolaire go géométrie des transistors plus maléables en MOS impédance DC infinie en MOS bruit 1/f important en MOS f T du bipolaire peut être très élevé tension de seuil du MOS n’est pas un paramètre physique Surface Impédance d’entrée Bruit GBW Tension d’offset cours PDF/chevy007 page 47 .

Layout analogiques Méthodologie: 1) 2) 3) 4) 5) 6) 7) 8) 9) Evaluation de la taille des blocs Evaluation des noeuds sensibles Placement des blocs en tenant compte du routage Layout des blocs Vérification des règles de layout et électriques Placement et routage Eventuellement compaction Vérification des règles de layout et électriques Back annotation et simulation globale Figure: coupe d'un circuit CMOS cours PDF/chevy007 page 48 .4.5.

Figure: Un transitor MOS minimal Figure: Un transistor MOS en U cours PDF/chevy007 page 49 .

Figure: Un transistor MOS en peigne Figure: Un transistor MOS en serpentin cours PDF/chevy007 page 50 .

Figure:

Miroir 1-8 apparié

Figure:

Résistances appariées

cours PDF/chevy007

page 51

Figure:

Résistances appariées

Figure:

Capacités appariée (ancienne méthode)

cours PDF/chevy007

page 52

6.

Exercices

6.1.

Exercices concernant les éléments Exercice 1: Calculer les paramètres Cox et beta 0 des technologies A, B et C. Exercice 2: Calculer le courant de drain pour des MOS n et p carrés en technologie A, B et C avec une tension de grille de 3 V. Exercice 3: Calculer le courant de drain pour des MOS n et p carrés en technologie A, B et C avec une tension de grille de 0.5 V. Exercice 4: Calculer les paramètres petits signaux d'un transistor n avec W/L=100 en technologie A et C traversé par un courant de 10 nA. Exercice 5: Calculer les paramètres petits signaux d'un transistor n minimal en technologie A et C traversé par un courant de 10 µA.

6.2.

Exercices concernant les miroirs de courant Exercice 6: Calculer les dimensions des transistors pour avoir un miroir de courant n en faible inversion (Ki < 0.1) en technologie B pour un courant de 1 µA. Exercice 7: Calculer les dimensions des transistors pour avoir un miroir de courant p en forte inversion (Ki > 10) en technologie C pour un courant de 1 µA. Exercice 8: Calculer les dimensions des transistors pour avoir un miroir de courant p en faible inversion (Ki < 0.1) en technologie C pour un courant de 1 µA.

cours PDF/chevy007

page 53

Exercice 13: Calculer la tension d'entrée nécessaire pour le miroir de l'exercice 12 si on lui ajoute un transistor d'isolation MOS de dimensions minimales. La tension à l'entrée du miroir doit être inférieure à 1. traversé par un courant de 10 uA. Dimensionner le miroir. la bande passante et la chute de tensionsur les charges suivantes: a) une résistance. 6. Exercices concernant les charges Exercice 16: Calculer la résistance équivalente au point de travail. en technologie C. Ce miroir doit être polarisé en forte inversion et on travaille avec la technologie C. Exercice 10: On veut réaliser un miroir de courant qui recevant un courant de 100 nA délivre 800 nA. Quelles doivent être les dimensions des transistors en technologie C pour que le miroir travaille en forte inversion (Ki > 10) saturée ? Exercice 12: Calculer l'impédance et la tension d'entrée d'un miroir bipolaire en technologie A (utiliser le bipolaire latéral) pour 1 µA.4. Exercice 11: On veut copier 1 µA. Exercice 15: Calculer la résistance nécessaire pour améliorer d'un facteur 10 la linéarité de cette paire différentielle (Re = 10/gm) et la chute de tension qui en résulte si la résistance est mise entre la source du MOS et la source de courant. b) un transistor MOSp en diode. Exercices concernant les paires différentielles Exercice 14: Calculer le gain d'une paire différentielle en faible inversion polarisée à 100 nA. c) un transistor MOSp en source de courant. Chacun en parallèle avec une capacité de 2 pF.Exercice 9: Calculer l'impédance et la tension d'entrée ainsi que la tension de saturation de sortie des miroirs des exercices 7 et 8. Exercice 17: Pour comparaison. cours PDF/chevy007 page 54 . un W/L de 10. calculer Cgate et Cdrain.5 V et la tension à la sortie est de 500 mV.3. 6.

Exercice 21: Calculer W/L pour avoir M3 et M4 en forte inversion (Ki > 10'). BW et GBW de l'OTA dimensionné. Ip = 1 uA. Exercice 22: Calculer W/L de M6 et M8 pour avoir un slew rate de 20 V/us. 6. B) et C). Exercice 23: Calculer gain. (L'entrée du signal est la grille du MOSn. la technologie est A. Exercice 25: Calculer le courant total traversant l'OTA. Exercice 19: Calculer le rapport gain * bande passante dans les cas A). Cl vaut 500 fF. la sortie est le drain du MOSn). Exercices concernant les OTAs simples M5 M3 M4 1:N M6 vo M8 vi+ M7 M1 M2 Ip vi- Cl 1:N Pour les exercices suivants.1). Exercice 24: Calculer la tension minimale de fonctionnement (Vdsat de la source Ip vaut 350 mV). B) et C). Exercice 20: Calculer W/L pour avoir M1 et M2 en faible inversion (Ki < 0.Exercice 18: Calculer le gain si la source de courant est un MOSn de dimension W/L=100 dans les cas A). cours PDF/chevy007 page 55 .5.

5 V et VS =[0. On commence par dessiner le schéma du circuit de mesure et préparer les tableaux et graphes nécessaires. ß) et petits signaux (gm.5 V.2. gms et go ). On en extraiera ensuite les paramètres grands signaux (VT.7. 7. On monte (et on vérifie) le circuit de mesure. Objectif de l'expérience L'objectif de cette expérience est de comprendre le fonctionnement et les limitations des buffers.1. Laboratoires 7.1.25 V.2.1. 8] V par pas de 0. Déroulement de l'expérience Toute l'expérience va se dérouler avec une tension d'alimentation de 5 V.2. Ensuite on effectue les mesures qu'on reporte au fur et à mesure sur les tableaux. Contruction et mesure de buffers 7. Déroulement de l'expérience On mesure ID(VDS.1. VG =[0. 7.2. Objectif de l'expérience L'objectif de cette expérience est de comprendre la signification des paramètres petits et grands signaux du transistor MOS. cours PDF/chevy007 page 56 . 2] V par pas de 0.1.2. 7. La mesure sera faite pour VDS =[0. Le courant d'alimentation du buffer sera varié pour le faire passer de faible en forte inversion. VG. Paramètres petits et grand signaux du transistor MOS 7. 8] V par pas de 0. VS) d'un transistor MOS n et d'un transistor MOS p.

Ensuite on fait suivre l'inverseur d'un buffer avec caisson à l'alimentations minimale et on cours PDF/chevy007 page 57 .Vin Vout Figure: Inverseur Vin Vout Ibias Figure: Inverseur suivi d'un buffer avec caisson au substrat Vin Vout Ibias Figure: Inverseur suivi d'un buffer avec caisson à la source On commence par monter et caractériser en fréquence un inverseur CMOS travaillant en petits signaux autour de son point de gain maximal.

la bande passante et le produit gain * bande passante en fonction du courant de polarisation. On mesurera également le slew rate positif et négatif ainsi que les réjections d'alimentation et de mode commun.2. Ensuite on fait varier la tension de mode commun de 1V à 5. 7. 7. 7.2. Objectif de l'expérience L'objectif de cette expérience est de comprendre le fonctionnement d'un oscillateur.4. On refait la même expérience avec un OTA cascodé (cascodes en série ou repliées). Le courant d'alimentation de l'OTA sera varié pour faire passer la paire différentielle de faible en forte inversion.1.3. à l'exception du test de la réjection des tensions d'alimentation. Déroulement de l'expérience Toute l'expérience va se dérouler avec une tension d'alimentation nominale de 5 V.1.4. 7. cours PDF/chevy007 page 58 . Construction et mesure d'OTAs simples 7.3. Enfin on fait suivre l'inverseur d'un buffer avec caisson à la source et on refait la caractérisation.3.4. Déroulement de l'expérience Toute l'expérience va se dérouler avec une tension d'alimentation de 5 V. on observera en particulier le gain. vi+ Ip vi- vo Figure: L'OTA simple On commence par monter et caractériser en fréquence l'OTA simple travaillant en petits signaux autour de son point de gain maximal avec une tension de mode commun de 3V.refait la caractérisation.5 V et on refait les caractérisations en gain et bande passante. Objectif de l'expérience L'objectif de cette expérience est de comprendre le fonctionnement et les limitations des OTAs. Construction et mesure d'un oscillateur 7.

Figure: Oscillateur à réaliser L'oscillateur sera réalisé en plusieurs étapes. en variant la capacité et la résistance. Enfin on assemble le tout. On essaye ensuite. On commence par réaliser la logique de contrôle qu'on teste. d'obtenir les fréquences d'oscillation les plus élevées et faibles possibles. On vise une fréquence de travail de 1 kHz. Ensuite on réalise l'intégrateur commandé. cours PDF/chevy007 page 59 .

1.602 10-19 Constantes du silicium à 300 K: Constante ε (SiO2 ) 3.85 10-12 k 1. Constantes Constantes physiques: Constante ε0 8. Tables 8.38 10-23 q 1. VG > V T n β ID = ( VG − VT − nVS )2 2n VG − V T . VG > V T n β ID = ( V − VT − nVS ) VDS 2n G V G −V T nUT −V S UT VDS < VDS > 4UT .8.9 Unité F/m J/K C Unité 8.2. VG < V T ID = Isat ⋅e ⋅e cours PDF/chevy007 page 60 . Formulaire Transistor MOS à canal n VDS > VG − V T .

26 mV à 300 K bipolaire: Tableau: Paramètres grands signaux cours PDF/chevy007 page 61 .Transistor MOS à canal p − VDS > − VG − VT .5 comme règle de conception. On prend souvent n=1. − VG < VT −ID = Isat ⋅e Transistor bipolaire npn Transistor bipolaire pnp IC = IS ⋅ e V BE VT ⋅e −IC = IS ⋅ e −V BE VT Tableau: Comportement des transistors Dispositif MOS: Formule kT UT = q ε ⋅ εo Co x = To x I Ki = D Isat Isat = β ⋅ 2n ⋅U2 T β o = µ ⋅Co x W β = µ ⋅Co x ⋅ L C n = 1+ D Co x kT VT = q Remarques 26 mV à 300 K CD dépend de VS. − VG > VT n β −ID = ( −VG − V T + nVS )2 2n − VG − VT . − VG > VT n β −ID = ( −VG − V T + nVS )( −VDS ) 2n −V G −V T nUT VS UT − VDS < − VDS > 4UT .

ge go MOS faible inversion I = D nUT I = D UT = ID VEARLY MOS forte inversion ID = nUT Ki = = ID UT Ki ID VEARLY MOS linéaire = β ⋅ VDS n bipolaire linéaire I = C VT I = C VT = IC VEARLY = β ⋅ VDS = β ⋅ ( VG S − VT ) Tableau: Paramètres petits signaux 8.gb gms .3.gm . Les grandeurs et leurs symboles Grandeur Distance Tension Courant Puissance Capacité Résistance Inductance/Self Conductance Nom mètre volt ampère watt farad ohm henry siemens Symbol m V A W F Ω H S Remarque utiliser Ohm si Ω pose problème Préfixes 1012 109 106 103 10-3 10-6 10-9 10-12 10-15 10-18 Nom tera giga méga kilo milli micro nano pico femto ato Symbol T G M k m µ n p f a Remarque (rare) on utilise parfois MEG (ancien) utiliser u si µ pose problème (rare) cours PDF/chevy007 page 62 .

4.4 GΩ = 3. giga et méga s’écrivent Tera.10-6 ampère 3. Giga et Mega.4 gigaohm = 3. Farad. Les grandeurs dérivées d’un nom propre prennent une majuscule (Volt. cours PDF/chevy007 page 63 .4 GOhm = 3. tera.106 ohm Anglais En anglais.10-12 farad 102 µA = 102 uA = 102 microampère = 102. Ohm. Ampere. Henry et Siemens). Watt.Exemples 12 pF = 12 picofarad = 12.

5 cours PDF/chevy007 page 64 .2 30 30 10-3 0.7 20 90 10-3 0.9 30 90 10-3 2 3 5 8 MOS p 1.7 40 25 10-3 Unité V nm m2 /Vs F/m2 = pF/µm 2 µA/V2 µm µm fF/µm A A Ω Ω Ω kΩ V/µm Unité V nm m2 /Vs F/m2 µA/V2 µm µm fF/µm Ω Ω Ω kΩ V/µm Unité V nm m2 /Vs F/m2 µA/V2 µm µm 2 3 5 1.7 1 5 25 25 90 3 10 MOS n 0. beta bipolaire R(CP) R(DN) R(DP) R(CW) Vearly Technologie B: Paramètre VT Tox mu Cox beta0 Lmin Wmin Covl R(CP) R(DN) R(DP) R(CW) Vearly Technologie C: Paramètre VT Tox mu Cox beta0 Lmin Wmin MOS n 0.5 0.7 1 5 15 MOS p 0.65 20 30 10-3 0.8 40 70 10-3 MOS p 0.8.35 0.35 0. Exemples de paramètres technologiques Technologie A: Paramètre VT Tox mu Cox beta0 (β0 ) Lmin Wmin Covl Is bipolaire latéral Is bipolaire verti.2 10-16 1 10-17 25 30 25 100 4 5 MOS n 0.4.

Covl R(CP) R(DN) R(DP) R(CW) Vearly 5 25 20 150 2 10 5 15 fF/µm Ω Ω Ω kΩ V/µm cours PDF/chevy007 page 65 .

I Construire et mesurer un oscillateur Figure: Plan du cours cours PDF/chevy007 page 66 .9. contruire et mesurer un miroir Mardi Mercredi Eléments parasites OTA I OTA II OTA III TE I Construire et mesurer des buffers Jeudi Correction TE I Sources TE II Construire et mesurer des OTA simples Vendredi Correction TE II Oscillateurs Capacités comm. II Layout anal. Plan du cours: Introduction conventions Miroirs de courant I Miroirs de courant II Paire diff Buffers Lundi Mesurer un MOS. I Capacités comm.

You're Reading a Free Preview

Download
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->