You are on page 1of 3

1

Informe de Implementacin Unidad Aritmtica Lgica.


Camargo Vargas, Omar Gerardo. ogcamargov@unal.edu.co Universidad Nacional de Colombia, Sede Bogot.
Abstract This report presents the process of implementation and simulation of a digital circuit, which carries out various arithmetic and logical operations selected by the user. This circuit has been implemented with the verilog programming language and has been tested in the Xilinx ISE Design Software Suite 13.2, availing of the distribution of modules and simulation software package. Resumen En este informe se presenta el proceso de implementacin y simulacin de un circuito digital, el cual desarrolla varias operaciones aritmticas y lgicas seleccionadas por el usuario .Este circuito se ha implementado con el lenguaje de programacin verilog y ha sido probado en el software Xilinx ISE Design Suite 13.2 , valindose de la distribucin por mdulos y del paquete de simulacin del software.

output [4:0]ans; wire ae0; wire le0; wire c_inicial ; wire co_cero; wire ae1; wire le1; wire co_uno; wire ae2; wire le2; wire co_dos; wire ae3; wire le3;

Palabras Clave Circuito digital, operaciones lgicas , operaciones aritmticas , simulacin circuito digital ,verilog.

I. INTRODUCCIN

L funcionamiento del circuito aritmtico lgico se basa en la obtencin de las funciones lgicas que describen cada mdulo y la posterior implementacin con el lenguaje de descripcin de hardware verilog , finalmente se desarrollan las simulaciones requeridas.

AE0 ae_cero(s,b[0],ae0); LE0 le_cero(a[0],b[0],le0,s); CI_inicial ci_inicial_cero(s,c_inicial); sumador_completo sc_cero( ae0,le0,c_inicial,ans[0],co_cero);

II. MODULOS DE PROGRAMACION La programacin de la unidad aritmtica lgica, se divide en los siguientes mdulos: AE, CI, LE, SC(sumador completo). A continuacin se presenta el cdigo que describen el mdulo general, las funciones lgicas requeridas para cada submdulo y las grficas de la simulacin: module modulo_general_alu(a,b,s,ans ); input [3:0]a; input [3:0]b; input [2:0]s;
Informe de laboratorio con fecha de entrega el da Abril 19, 2012. Universidad Nacional de Colombia, Sede Bogot.

AE0 ae_uno(s,b[1],ae1); LE0 le_uno(a[1],b[1],le1,s); sumador_completo sc_uno( ae1,le1,co_cero,ans[1],co_uno);

AE0 ae_dos(s,b[2],ae2); LE0 le_dos(a[2],b[2],le2,s); sumador_completo sc_dos( ae2,le2,co_uno,ans[2],co_dos);

AE0 ae_tres(s,b[3],ae3); LE0 le_tres(a[3],b[3],le3,s); sumador_completo sc_tres( ae3,le3,co_dos,ans[3],ans[4]);

Endmodule
Camargo Vargas, Omar Gerardo. Estudiante con cdigo 285524. Universidad Nacional de Colombia, Sede Bogot

Mdulo AE:

Fig.1 Circuito AE Fig.3 Circuito LE

Tabla 1. Funcin lgica AE

Funcin lgica en verilog AE ae=( ~s[2] && ~s[1] && s[0] && b)||(~s[2] && s[1] && ~s[0] && ~b);

Mdulo CI: Tabla3. Funcin lgica LE. Funcion lgica en Verilog LE : le=( ~s[2] && a )||(s[2]&& ~s[1] && s[0] && b)||(~s[1] && s[0] && a)||(~s[1] && a && b)||( s[1] && ~s[0] && a && ~b)||(s[2]&& s[1] && s[0] && ~a )||(s[2] && s[1] && ~a && b); Mdulo SC:

Fig. 2 Circuito CI

Tabla 2. Funcin lgica CI Funcin lgica en verilog CI: ci=( ~s[2] && s[1] ); Mdulo LE: Fig.4 Circuito sumador completo: Z

Tabla 4. Funcin lgica Z

Fig.5 Circuito sumador completo: Co

Tabla 5. Funcin lgica Co Funcin Lgica en verilog Sumador completo: z = (~s1 && ~s2 && ci )||(~s1 && s2 && ~ci )||(s1 && ~s2 && ~ci )||(s1 && s2 && ci ) ; co = (s1 && ci )||(s1 && s2 )||(s2 && ci );

III. SIMULACIONES Y RESULTADOS Las simulaciones se realizan creando mdulos de prueba en verilog y asignando todos los posibles valores de entradas para estimular el circuito .Las simulaciones se muestran en las hojas anexas 1 y 2. IV. CONCLUSIONES Mediante esta prctica se ha conocido el gran campo de aplicaciones de los circuitos digitales, en este caso para desarrollar operaciones lgicas y matemticas. El proceso de diseo de sistemas digitales cuenta con grandes herramientas de trabajo, en la actualidad el software de programacin (descripcin de hardware) y los paquetes de simulacin, permiten experimentar y redisear los circuitos digitales a medida que se encuentren fallas o cambios en las necesidades a suplir.

REFERENCIAS
[1] http://www.unaldigitales.blogspot.com/ 17/04/2011 [2] http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/i ndex.html 17 /04/2011

You might also like