You are on page 1of 18

Universidad Nacional Autnoma de Mxico

Facultad de Ingeniera

Laboratorio de Circuitos Digitales

Prctica 1

Compuertas Lgicas

Fecha de Realizacin: 13/08/2012

Fecha de Entrega: 20/08/2012

Hernndez Gonzlez Mario Guillermo

Introduccin En el estudio de la electrnica digital se debe comenzar por lo ms bsico, y en esta prctica daremos un repaso de la lgica matemtica, la cual tiene circuitos integrados llamados compuertas lgicas a su disposicin. Las compuertas lgicas son dispositivos que internamente estn conectados de tal forma que a razn de una o varias entradas entregan una salida en trminos de una operacin booleana. Dentro de las compuertas que estaremos tratando durante esta prctica tenemos las siguientes: Compuerta NOT Dada una entrada la respuesta que tendr ser la negacin.

Compuerta OR Dadas dos entradas si al menos una de ellas es verdadera la salida ser verdadera. Se representa algebraicamente como una suma.

Compuerta AND Dadas dos entradas si las dos son verdaderas la salida ser verdadera. Se representa algebraicamente como una multiplicacin.

El uso en conjunto de estos tres elementos nos brinda una gran capacidad de combinaciones, que son designadas como expresiones booleanas, las cuales nos indican cuales operaciones booleanas se realizaran con n variables de entrada para proporcionar una salida. Con la expresin booleana se puede predecir el estado en el que la salida sea falsa o verdadera.

Inversamente, si ya se conoce la salida y los estados, pero se desconoce la expresin booleana, la herramienta que nos ayuda a obtenerla son los mapas de Karnaugh, la cual simplifica la obtencin de las expresiones booleanas. Otra de las herramientas de la cual tambin haremos uso durante esta sesin es la de un software CAD conocido como ISIS PROTEUS, el cual nos brinda simulaciones de los circuitos que estaremos utilizando, siendo representaciones bastante cercanas a la realidad en lo que a diseo y modelado se refiere. Objetivos: El alumno analizar circuitos combinacionales usando compuertas lgicas El alumno usara la computadora para simular circuitos combinacionales. Material y equipo: Computadora PC con software Proteus instalado Se utilizarn los siguientes componentes de Proteus: Compuerta AND Compuerta NOT Compuerta OR GND LED-BLUE POWER RESISTOR 330 Switch Experimento 1 Para el primer ejercicio se requiero construir en Proteus el siguiente circuito:

Del diagrama se expresa la expresin booleana:

De acuerdo a la sintaxis de Proteus se construy el circuito mostrado a continuacin.

Usando los switches A, B y C se simular los cambios en los estados lgicos de las compuertas. Se puede inferir a partir de la lgica de la ltima compuerta U4 AND que para que encienda ambas entradas deben estar en estado alto. Siguiendo la misma deduccin se puede ver que en U2 AND ambas entradas deben ser altas de igual manera. Lo que significa que U3 NOT debe arrojar un estado alto, y antes de ste debe haber un estado bajo. Conclusin: Si A est en alto Y debe ser bajo forzosamente. De igual forma U1 OR debe obtener al menos una seal alta. Dado que A en bajo es condicin sin equa non, B debe ser forzosamente ALTA para que Y sea alta. Tabla de Verdad A B C 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 Y 0 0 0 1 0 0 0 0

Cumple con las condiciones: A en estado bajo, B en estado alto y C en estado alto.

A,B,C = 0 Y= 0

A,B=0 C=1 Y=0

A,C=0 B=1 Y=0

A=0 B,C=1 Y=1

A=1 B,C=0 Y=0

A,C=1 B=0 Y=0

A,B=1 C=0 Y=0 Experimento 2

A,B,C=1

Para el segundo ejercicio se requiero construir en Proteus el siguiente circuito:

Del diagrama se expresa la expresin booleana:

De acuerdo a la sintaxis de Proteus se construy el circuito mostrado a continuacin.

Usando los switches A2, B2 y C2 se simular los cambios en los estados lgicos de las compuertas. Se puede inferir a partir de la ltima compuerta U5 OR que al menos una de las entradas debe ser ALTA para que Y sea ALTA, de igual forma la compuerta U7 OR debe recibir al menos una entrada alta para entregar una salida alta. Conclusin: Mientras que A o B estn en alta Y ser forzosamente alta. Por el lado de U8 AND se deben recibir U6 NOT en alta y C en alta. Para que U6 tenga una salida en alta debe recibir una seal baja desde A. Conclusin: mientras que A est en BAJO y C en ALTO; Y ser ALTA. Tabla de Verdad A B C 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 Y 0 1 1 1 1 1 1

Enciende dado que cumple la condicin de A en baja y C en alta. Encienden dado que cumplen la condicin de que A o B estn en ALTA.

A,B,C=0 Y=0

A,B=0 C=1 Y=1

A,C=0 B=1 Y=1

A=0 B,C=1 Y=1

A=1 B,C=0 Y=1

A,C=1 B=0 Y=1

A,B=1 C=0 Y=1 Experimento 3.1

A,B,C=1 Y=1

A partir de la siguiente tabla de verdad habr que determinar la expresin booleana y el diagrama lgico combinacional. A B C 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 Y 1 1 1 0 1 0 1 1

Usando los mapas de Karnaugh construimos la tabla que se muestra a continuacin.

A\BC 0 1

00 1 1

01 1 0

11 0 1

10 1 1

Para el uso de los mapas de Karnaugh debemos agrupar en trminos de elementos encendidos. Para este caso se agruparn de la siguiente manera. A\BC 0 1 00 1 1 01 1 0 11 0 1 10 1 1

De acuerdo a las reglas de construccin de maxtrminos debemos de obviar las variables que cambian de signo y conservar las que no cambian. Si no cambian en estado bajo, entonces propondremos la misma variable negada. Obtenemos entonces la siguiente expresin booleana:

De acuerdo a las propiedades del algebra booleana podemos expresarla tambin de la siguiente manera:

Para efectos de construccin usaremos el siguiente teorema para dejarla expresada de la siguiente manera.

Se conectarn a una compuerta OR U10 las seales A y B. Se conectar la salida de U10 a una NOT U11. Se conectar la seal C a una NOT U9. Se conectar a una compuerta OR U12 las salidas de U9 y U11. Se conectarn a una compuerta AND U13 las seales A y B. Se conectarn a una compuerta OR las salidas de las compuertas U13 y U12. Quedando el diagrama lgico como se muestra a continuacin:

Se utilizaran los switchs A31, B31, C31 para hacer los cambios entre estados lgicos.

A, B, C=0 Y=1

A, B=0 C=1 Y=1

A, C=0 B=1 Y=1

A=0 B, C=1 Y=0

A=1 B, C=0 Y=1

A, C=1 B=0 Y=0

A, B = 1 C=0 Y=1

A, B, C=1 Y=1

Experimento 3.2 A partir de la siguiente tabla de verdad habr que determinar la expresin booleana y el diagrama lgico combinacional. A B C 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 Y 1 0 1 0 0 1 0 1

Usando los mapas de Karnaugh construimos la tabla que se muestra a continuacin. A\BC 0 1 00 1 0 01 0 1 11 0 1 10 1 0

Para el uso de los mapas de Karnaugh debemos agrupar en trminos de elementos encendidos. Para este caso se agruparn de la siguiente manera.

A\BC 0 1

00 1 0

01 0 1

11 0 1

10 1 0

De acuerdo a las reglas de construccin de maxtrminos debemos de obviar las variables que cambian de signo y conservar las que no cambian. Si no cambian en estado bajo, entonces propondremos la misma variable negada. Obtenemos entonces la siguiente expresin booleana: De acuerdo a las propiedades del algebra booleana podemos expresarla tambin de la siguiente manera: Se conectarn las seales A y C a una compuerta AND U18. Se conectarn las seales A y C a una compuerta OR U15. Se conectarn la salida de U15 a una compuerta NOT U16. Se conectarn las salidas de U16 y U18 a una compuerta OR U17. Se construye el diagrama en la sintaxis de Proteus de la siguiente manera. Se utilizaran los switchs A32, B32, C32 para hacer los cambios entre estados lgicos.

A ,B, C = 0 Y=1

A, B = 0 C= 1 Y = 0

A, C = 0 B=1 Y= 1

A=0 B,C = 1 Y = 0

A=1 B, C = 0 Y = 0

A, C = 1 B= 0 Y = 1

A, B= 1 C= 0 Y =1

A, B , C = 1 Se puede concluir de los mapas de Karnaugh que entre ms 1 se agrupen, menor ser la cantidad de grupos y tambin la complejidad de cada uno de los maxtrminos.