You are on page 1of 11

INFORME DE LABORATORIO N 4

CONTADORES SECUENCIALES
CURSO: Sistemas Digitales II DOCENTE: Lenin Llanos Len NESTOR PLASENCIA PARADO Lunes 01 de Octubre del 2012

INFORME LABORATORIO 4 (PRACTICA CALIFICADA)


Disear un circuito que muestre la siguiente secuencia en un Display de 7 Seg haciendo uso de maquinas de estado.

PASO 1 Diagrama de Estados.- En primer lugar, se describe el contador mediante un diagrama de estados, que muestra la progresin de estados por las que el contador avanza cuando se aplica una seal de reloj. Este circuito (Figura 1) particular no tiene ninguna entrada aparte de la del reloj y ninguna salida ms que la del flip-flop del contador.

111 (7)

010 (2)

100 (4)

101 (5) 001 (1)

Figura 1. Diagrama de estados


011 (3) 110 (6)

PASO 2 Tabla de Estado Siguiente.- Una vez que se define el circuito secuencial mediante un diagrama de estados, el segundo paso consiste en elaborar una tabla del estado siguiente, la cual muestra cada estado de la secuencia con su respectivo estado siguiente al cual pasara al realizarse un pulso en el reloj. NOTA: Teniendo en cuenta que los flip-flops al iniciarse no poseen un estado anterior direccionamos los dems estados restantes no pertenecientes a la sucesin (en nuestro circuito solo no pertenece el estado 0) estado que nosotros consideramos inicial en este caso 7.
000 (0)

Figura 2.

111 (7)

Tabla 1. Tabla de estados Presente y Siguiente Presente Siguiente Num Qc Qb Qa Num Qc Qb Qa 0 0 0 0 7 1 1 1 1 0 0 1 6 1 1 0 2 0 1 0 7 1 1 1 3 0 1 1 5 1 0 1 4 1 0 0 1 0 0 1 5 1 0 1 2 0 1 0 6 1 1 0 3 0 1 1 7 1 1 1 4 1 0 0 PASO 3 Tabla de Transicin de los flip-Flops. En este caso utilizaremos el flip-flop tipo J-K cuya Lgica se muestra en la Tabla 2 de la cual podremos completar una Tabla 3 donde las estradas ser un estado presente y siguiente y las salidas los valores de J y K para los cuales se producir el cambio de las entradas Qi y Qi+1. Tabla 2. Lgica Flip-Flop JK J X 0 0 1 1 K X 0 1 0 0 CLK Q Q' Qo Qo ' Qo Qo ' 0 1 1 0 Qo ' Qo ' Tabla 3. Definicin de entradas de Flip-Flop Transiciones de Salida Qi Qi+1 0 0 0 1 1 0 1 1 Entradas Flip-Flop J K 0 X 1 X X 1 X 0

PASO 4 Mapas de Karnaugh. Para la realizacin de los mapas de Karnaugh generamos una tabla que contenga como entradas al Estado Presente y como salida los valores de J y K de nuestros Tres Flip-Flop (C, B, A) que utilizaremos. Tabla 5. Configuracin de Entradas para los Flip-Flops Presente Qc Qb Qa 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Siguiente Qc Qb Qa 1 1 1 1 1 0 1 0 1 1 1 0 0 0 0 0 1 1 0 0 1 0 1 0 C J 1 1 1 1 X X X X K X X X X 1 1 1 0 J 1 1 X X 0 1 X X B K X X 0 1 X X 0 1 J 1 X 1 X 1 X 1 X A K X 1 X 0 X 1 X 1

Realizacin de mapas de Karnaugh para cada J y K de cada uno de los Flip-Flops Jc -Qc Qc Jc = 1 -Qb 1 1 X 0 1 X -Qa Qa Jb = -Qc + Qa Ja -Qc Qc Jb -Qc Qc Qb X X -Qa -Qb 1 X -Qa Qb 1 1 X X Qa -Qb Qb X X X X 1 1 0 1 -Qa Qa -Qa Kc = -Qa + -Qb -Qb Qb X X 1 0 X X 1 0 -Qa Qa -Qa Kb = Qa Para evitar mostrar el posible 0 inicial realizamos un circuito que evitara que se muestre este estado en el display a continuacin mostramos el Mapa de Karnaugh para esta operacin Kb -Qc Qc Kc -Qc Qc

1 X -Qa

-Qb Qb 1 1 X X 1 X X 1 -Qa Qa -Qa Ja = -Qa -Qb Qb X 1 0 X X 1 1 X -Qa Qa -Qa Ka = Qc + -Qb Ka -Qc Qc

-Qb Qb 1 1 0 1 1 1 1 1 -Qa Qa -Qa CLC = Qa + Qb +Qc

CLC -Qc Qc

PASO 5 Implementacin con del Contador. Basados en las expresiones Lgicas configuramos las entradas de los Flip-Flops. Primeramente configuramos un Reloj basado en el modo Astable de un Timer 555 con una configuracin de componentes externos que nos permitan visualizar como por ejemplo una frecuencia de 1 segundo.

Flip-Flop C

Jc = 1 Kc = -Qa + -Qb Flip-Flop B

Jb = -Qc + Qa Kb = Qa Flip-Flop A

Ja = -Qa

Ka = Qc + -Qb

Conectando las salidas Q a un Codificador 74LS48 para generar las salidas al display 7 Seg. En el codificador ira el circuito CLC que impedir la presentacin del estado 0.

RETO Como reto se planteo realizar esta misma secuencia cuando una entrada sea Qd = 0 y invierta el sentido cuando el valor de Qd = 1

0
111 (7)

010 (2)

100 (4)

0 1
101 (5)

1 1 1 1
001 (1)

Figura 1. Diagrama de estados

011 (3)

110 (6)

0
Tomando Como iniciales de la secuencia Qd = 0 a el estado 7 y Qd = 1 al estado 2

1
010 (2) 000 (0)

0
111 (7)

Para la entrada Qd realizamos la siguiente implementacin

A continuacin presentamos la tabla utilizada para generar los Karnaugh tomamos la siguiente tabla.

Presente PULS Qd Qc Qb Qa 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

Siguiente Qc Qb Qa 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 1 0

J 1 1 1 1 X X X X 0 1 1 1 X X X X

K X X X X 1 1 1 0 X X X X 0 1 1 1

J 1 1 X X 0 1 X X 1 0 X X 1 1 X X

K X X 0 1 X X 0 1 X X 1 0 X X 1 0

J 1 X 1 X 1 X 1 X 0 X 1 X 1 X 1 X

K X 1 X 0 X 1 X 1 X 1 X 1 X 0 X 1

De los mapas de Mapas se construye las implantaciones para cada uno de los Flip-Flops.

CLC 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

FLIP-FLOP A

FLIP-FLOP B

FLIP-FLOP C

Circuito de eliminacin

Display y Decodificador 74LS48

You might also like