You are on page 1of 5

1

Prctica 2: Acondicionamiento de seal


Nicolas Robles Bello (20082005048, Carlos Pulido () y

ResumenEn este documento se disean tres circuitos que acondicionen las seales Va(t) y Vb(t) a una seal de salida especificada por una funcin lineal. Para este fin, se usan amplificadores operacionales con realimentacin negativa y en configuracin de multientradas (sumadores y restadores). Cada diseo que se presenta tiene la caracterstica de asegurar balance matemtico y elctrico Palabras claves realimentacin negativa, balance elctrico, balance matemtico, multientradas, amplificador operacional, acondicionamiento de seal.
I. INTRODUCCION

elementos: Resistencias de diversos valores comerciales Generador de seales Multmetro Fuente dual

Procedimiento de diseo Diseo de funcin x(t) Teniendo la funcin mostrada en a ecuacin (1) x(t) = 3Va(t) + 5Vb(t) - 4V (1) Al ver esta expresin es notable que los 4 voltios que se est restando es un nivel DC, que no depender de las seales Va y Vb, por lo que es posible derivarlo de la fuente de alimentacin de 15v (llamado Vc); se debe encontrar una constante que al ser multiplicada por nos de 4V Se tiene que: x(t) = 3Va(t) + 5Vb(t) (4/15) Vc(t) Luego se hace necesario buscar el balance matemtico, el cual se satisface con la expresin 3 (2) Donde

Se requiere disear tres circuitos que implementen las siguientes funciones: X(t), utilizando una fuente dual de 15V; y(t), con una fuente de 9V; y z(t), con una fuente de -5V. En donde: x(t) = 3Va(t) + 5Vb(t) - 4V y(t) = Va(t) + 5V z(t) = 0.5Vb(t) - 2.5V Pruebe los circuitos con seales de diferentes amplitudes y frecuencias. Por ejemplo, Va(t) de 1V de amplitud a una frecuencia de 900Hz y Vb(t) de 2V de amplitud a una frecuencia de 1KHz. Establezca los rangos de valores que pueden tomar las seales de entrada Va(t) y Vb(t). Garantice que los voltajes de las entradas inversoras y no inversoras se encuentren entre los valores adecuados. II. PROCEDIMIENTO Materiales Para solucionar el problema se implementaron amplificadores operacionales con realimentacin negativa, y configurados como multientradas.

Sin embargo se puede observar que no se cumple la ecuacin (3), por lo que se debe encontrar un numero que sumado a 4/15 d 7 para la ganancia negativa correspondiente a , as se define este valor igual al 101/15. Las ecuaciones (3) y (4) sern: (3) (4)

Fig 1 Amplificador operacional usado en la prctica

Se vio necesario, adems, hacer uso de los siguientes

2 De esta manera se ha garantizado el balance matemtico, y as finalmente la ecuacin que se usara en el diseo ser: x(t) = 3Va(t) + 5Vb(t) (4/15) Vc (101/15) Vd Donde Vd = 0V. Se asume que el circuito presenta un balance elctrico y se procede a calcular las resistencias pertinentes

Igualando la ecuacin (5) y (6)

Con un Rf = 15k, las resistencias del diseo toman los siguientes valores:

)(

El esquema elctrico correspondiente se ilustra en la figura 2

La cual es una excelente aproximacin a la funcin requerida inicialmente. Posteriormente se definen los rangos de entrada del circuito diseado, por lo cual se tiene que para la entrada no inversora (entrada de la seal)

Dada la polarizacin con fuente dual de 15V se encuentra que el valor de VIH y VIL son: VIH= 14V VIL=-13V Por lo que -13V a 14V -13V 14V -104V 112V
Fig 2. Esquema elctrico de la funcin x(t)

As se establece el rango de entrada del circuito


Diseo de funcin y(t)

Ahora se comprueba el balance elctrico del circuito mediante anlisis nodal. Para el nodo a de la entrada no inversora

Para la implementacin de la segunda funcin y(t)=Va(t)+2.5V con una fuente de corriente continua de 5V, se empieza la elaboracin del diseo con la bsqueda del balance matemtico. La funcin original se puede re-escribir como:

En donde A = 1.5 por lo que A =0.5 Teniendo en cuenta esta consideracin, la nueva funcin que implementar el OP AMP como multientradas esta mostrada en la ecuacin ( ) (7)

Ahora para el nodo de la entrada inversora

Asumiendo que el circuito contar con balance elctrico, tambin se puede afirmar que el valor de las resistencias usadas seguirn las siguientes relaciones:

Con este paso se corrobora que el circuito implementa la funcin deseada y que se encuentra balanceado matemtica y elctricamente. Partiendo de la expresin de voltaje del nodo a despejada anteriormente y teniendo en cuenta que las consideraciones de VIH y VIL para la fuente de alimentacin son respectivamente 4V y 2V, se obtiene:

Entonces: Dos valores de resistencias comerciales que satisfacen las ecuaciones (12) y (13) 100k y 200k. Finalmente se obtienen las siguientes resistencias:

El esquema elctrico correspondiente se ilustra en la figura 3


VCC 5V XFG1 R1 100k R2 200k a
3 6 2 4

Diseo de funcin z(t)

U1

Se requiere disear un circuito con amplificador operacional configurado como multientradas, que implemente la funcin mostrada en la ecuacin (10) (10) Dado que existe un valor DC de -4.5 agregado a la seal, y se tiene a disposicin una fuente de -9 Voltios, se debe realizar el siguiente procedimiento matemtico:

LM741CN Rf 100k

a R3 200k

Dado que
Fig 3 Esquema elctrico de la funcin y(t)

Como ultimo paso en el proceso de diseo se hace un anlisis circuital para obtener el Vo en funcin de los voltajes de entrada - Usando anlisis nodal para la entrada no inversora

Remplazando los valores obtenidos, la funcin a implementar se describe en la ecuacin 11

(11) Para el balance elctrico se tiene

(8) - Usando anlisis nodal en la entrada inversora (9)


( )

Se cumple que entonces el circuito esta balanceado elctricamente, y no necesita de entradas adicionales con conexin a tierra. Para obtener las resistencias, se hace uso de las siguientes relaciones:

Dadas estas proporciones, se pueden establecer las siguientes resistencias:

Se obtiene el circuito final para la funcin z(t) mostrado en la Figura 4. Se encontraron los siguientes rangos de voltaje para z(t).

III. RESULTADOS SIMULACIONES Simulacin de la funcin x(t) x(t) = 2Va(t) + 4Vb(t) - 1V


Fig 4. Esquema elctrico funcin z(t)

Ahora se comprueba el balance elctrico del circuito mediante anlisis nodal. Para el nodo a de la entrada no inversora

Ahora para el nodo de la entrada inversora


Fig 5. Seales de entrada Va(t) en rojo y Vb(t) en azul

Se obtiene finalmente la ecuacin para la funcin z(t) mostrado en la ecuacin

Con esto confirmamos que el balance elctrico se cumple para la funcin z(t). Rangos de funcionamiento funcin z (t) Para hallar el rango de funcionamiento primero se establecen, los valores mximos de voltaje en las entradas inversoras, y no inversoras con una alimentacin de -9v.
Fig 6. Seal de salida x(t)

Se halla el voltaje en la entrada no inversora Simulacin de la funcin y(t)

5 IV. CONCLUSIONES El amplificador multientradas universal tiene gran numero de aplicaciones, sin embargo en este caso fue utilizado para el acondicionamiento de una seal, a la cual si es deseado se le puede sumar un nivel D.C segn como sea necesario. A partir de la suma de dos seales de diferente magnitud y frecuencia es posible obtener una seal similar a una seal con amplitud modulada, en la cual la seal portadora posee una frecuencia inferior a la que esta dentro de ella, esto gracias a la sumatoria punto a punto de cada uno de sus trminos. Es de gran importancia a la hora de realizar el diseo de una funcin buscar tanto el balance matemtico, como el balance elctrico. Al cumplir con este requisito se obtiene que las impedancias vistas por la entrada no inversora inversora tienen un valor aproximado, as se establece una notable reduccin del factor de error generado por Ibias. Se concluye que el diseo de una funcin no se cie estrictamente a un nico diseo, se puede llegar a un balance elctrico y matemtico con diversos valores de resistencias siempre y cuando cumplan la condicin dada. As segn el diseo se dar el rango de voltajes de entrada del circuito.

Fig. 6. Seal de entrada Va(t) en rojo, Seal de salida y(t) en azul

Simulacin de la funcin z(t)

. REFERENCIAS [1] Datasheet LM741; Enlace: http://www.ti.com/lit/ds/symlink/lm741.pdf; [2] Acondicionamiento de seales; Enlace: http://www.inele.ufro.cl/apuntes/Instrumentacion_y_ Control/Ivan_Velazquez/Catedra/Capitulo%203.%20 Acondicionamiento%20de%20senales.pd
Fig. 7. Seal de entrada Vc(t) (arriba )y seal salida z(t) (abajo)