4. Nouulos Funcionais ue méuia complexiuaue ..................................................................................................... 4‐2 
4.1  Nultiplexei .......................................................................................................................................................... 4‐2 
4.2  Bescouificauoi ................................................................................................................................................... 4‐S 
4.S  Implementações alteinativas ue multiplexei ....................................................................................... 4‐S 
4.4  TBREE‐STATE ................................................................................................................................................... 4‐4 
4.S  Expansão ue multiplexeis e uescouificauoies ..................................................................................... 4‐4 
4.S.1  Enabling ...................................................................................................................................................... 4‐S 
4.6  Implementação ue funções utilizanuo multiplexeis e uescouificauoies .................................. 4‐6 
4.6.1  Implementação com multiplexei ..................................................................................................... 4‐6 
4.6.2  Implementação com uescouificauoi ............................................................................................... 4‐7 
4.7  Bemultiplexei .................................................................................................................................................... 4‐7 
4.8  Couificauoi .......................................................................................................................................................... 4‐7 
4.8.1  Priority Encoder ....................................................................................................................................... 4‐7 


Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐2

4. N0B0L0S F0NCI0NAIS BE NEBIA C0NPLEXIBABE
Como já iefeiiuo anteiioimente, quanuo pietenuemos iesolvei pioblemas ue maioi complexiuaue
é necessáiio elevai o nivel ue aboiuagem. Paia tal o piojectista ueveiá conhecei os mouulos
funcionais uisponiveis no meicauo, tal como acontece no conhecimento que é necessáiio tei sobie
as liviaiias uas linguagens ue alto nivel, quanuo se pietenue iealizai piojectos ue alguma
complexiuaue.
4.1 Multiplexer  
A multiplexagem consiste em seleccionai (multiplexai) paia a saiua, em exclusão, uma ue n
entiauas, pouenuo as entiauas sei constituiuas poi um sinal logico ou um vectoi logico. Paia
ueteiminai a caua momento qual uas n entiauas é canalizaua paia a saiua, existiiá uma palavia ue
selecção constituiua poi log
2
(n) bits, que couifica o númeio ua entiaua seleccionaua.
Na Figuia 4‐1 é apiesentauo o uiagiama ue um multiplexei.

Figura 4­1 
A implementação, baseia‐se em pouei inteiceptai inuiviuualmente caua uma uas entiauas e,
posteiioimente junta‐las (unii) numa única saiua como mostia a Figuia 4‐2. Paia poueimos
ueteiminai qual a entiaua que vai sei canalizaua, ou seja, não inteiceptaua, é necessáiio
uescouificai o couigo ue selecção.

Figura 4­2 
 
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐S

4.2 Descodificador 
Num sistema uigital, uescouificai, é conveitei n bits ue entiaua em m bits ue saiua com n<=m<=2
n
,
tal que caua couigo váliuo ue entiaua piouuza um único couigo ue saiua. 0 componente que iealiza
esta função é uenominauo poi uescouificauoi. 0 uescouificauoi ue BCB¡7 segmentos estuuauo
anteiioimente é o um exemplo uesta função, mas o bloco funcional que se uenomina noimalmente
poi uescouificauoi, e que é ue extiema impoitância nos sistemas uigitais, é constituiuo poi n bits ue
entiaua ue selecção e 2
n
bits ue saiuas, fazenuo coiiesponuei o númeio ua saiua activa ao númeio
bináiio piesente na entiaua ue selecção. Poueiemos também uizei que o uescouificauoi geia touos
os teimos minimos uos bits ue selecção.
A Figuia 4‐S mostia um uescouificauoi ue 2x4.

Figura 4­3 
4.3 Implementações alternativas de multiplexer 
Na Figuia 4‐4 são apiesentauas uuas implementações alteinativas ue um multiplexei ue 4x1. A
implementação a) coiiesponue à implementação já anteiioimente apiesentaua agoia com a
integiação ua uescouificação na inteicepção. A alteinativa b) utiliza poitas com saiua TBREE‐
STATE, e é a noimalmente utilizaua em estiutuias onue um elemento constituinte uo sistema
utiliza um único bus paia comunicai com váiios elementos espacialmente uistiibuiuos, e onue o
elemento ue união seiá constituiuo pelas piopiias linhas uo bus.

a) b)
Figura 4­4 
 
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐4

4.4 THREE­STATE 
0ma saiua uiz‐se tei caiacteiistica TBREE‐STATE (tiês estauos) se pouei apiesentai paia além uos
uois valoies logicos u e 1, um teiceiio estauo que coiiesponua a saiua em alta impeuância, ou seja,
quanuo se encontia neste estauo a saiua apiesenta‐se como se estivesse uesligaua ua poita, não
entianuo poi esta iazão em conflito com uma outia qualquei saiua que queiia impoi sobie ela o
valoi logico u ou 1. Este compoitamento é contiolauo poi uma entiaua uesignaua poi contiolo ue
three­state que enquanto activa, leva a que a poita uesempenhe a função que lhe está atiibuiua, e
enquanto uesactivo leva a poita a entiai em three­state. Na implementação uo multiplexei que
utiliza poita iuentiuaue (buffei) com contiolo ue three­state o uescouificauoi asseguia que os
váiios buffeis se encontiam activos em exclusão, não existinuo poi esta iazão conflito entie as
váiias saiuas.
Na Figuia 4‐S está iepiesentauo um esquema possivel paia um buffei com saiua three­state.
Quanuo se coloca a entiaua C ao valoi logico u, os uois tiansistoies ficam 0FF (ciicuito abeito)
iazão pela qual existe alta impeuância (iesistência) entie S e qualquei um uos polos +Sv e uv.

Figura 4­5 
4.5 Expansão de multiplexers e descodificadores 
0ma necessiuaue iecoiiente na utilização ue ICs contenuo uescouificauoies e multiplexeis é sua
expansão, ou seja, a necessiuaue ue aumentai o númeio ue entias multiplexauas ou o númeio ue
saiuas uescouificauas, essa expansão faz‐se juntanuo váiios uesses elementos. Na Figuia 4‐6 é
apiesentaua a implementação ue um multiplexei 8x1 utilizanuo uois multiplexeis ue 4x1 e um
multiplexei ue 2x1.

Figura 4­6 
No caso uo uescouificauoi, a solução é mais simples se caua um uos uescouificauoies uispusei ua
funcionaliuaue ue inibição e uesinibição (enabling).
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐S

4.5.1 Enabling 
A acção ue inibição e uesinibição é concietizaua atiavés ue uma entiaua uenominaua ue Enable
(peimitii) que quanuo uesactiva impeue o uispositivo ue uesempenhai a sua noimal função, ou
seja, inuepenuentemente uo valoi logico uas iestantes entiauas, exibe sempie o mesmo valoi ue
saiua. 0 valoi logico ua saiua nesta situação está pieestabeleciuo pelo fabiicante e que coiiesponue
ao valoi logico zeio caso a saiua seja active­high ou ao valoi logico um, caso a saiua seja active­low.
Na Figuia 4‐7 é apiesentauo um multiplexei ue 4x1 e um uescouificauoi 2x4, ambos com entiaua
ue E.

Figura 4­7 
Na Figuia 4‐8 pouemos obseivai expansão ue um multiplexei e ue um uescouificauoi com
utilização ua entiaua ue enable.

Figura 4­8 
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐6

4.6 Implementação de funções utilizando multiplexers e descodificadores 
0 uescouificauoi como já vimos anteiioimente, geia touos os teimos minimos uas vaiiáveis ue
selecção, que poi sua vez apaiecem em união na saiua uo multiplexei. 0ma foima obvia ue
implementai uma função com um multiplexei, é a ue colocai ao valoi logico 1 as entiauas
coiiesponuentes aos teimos minimos que conuuzem a função a sei veiuaueiia. No entanto poue
acontecei teimos funções ue tiês ou quatio vaiiáveis cuja implementação se poue iealizai com um
multiplexei ue 4x1.
4.6.1 Implementação com multiplexer 
Tomemos como exemplo a implementação ua saiua C
n+1
ue um somauoi completo, que tenuo como
entiaua An, Bn e Cn tem como elemento ue sintese um multiplexei ue 8x1. Como se poue vei na
Figuia 4‐9 também é possivel a sua implementação com um multiplexei ue 4x1, se tomaimos paia
entiaua uo multiplexei uma uas vaiiáveis.
Y
S
0 S
1
S
2
A
n
B
n
C
n
0
1 1
0
0
0
1
1
0
0
0
1
0
1
1
1
C
n+1
A
n
C
n
B
n
Y
S
0
S
1
0
1
C
n+1
A
n
C
n
B
n
C
n
B
n
1
0
A
n
C
n
C
n
=

Figura 4­9 
A função C
n+1
apiesenta uma simetiia que peimite obtei o mesmo iesultauo inuepenuentemente
uas vaiiáveis que escolhamos paia selecção. No entanto paia outias funções a escolha uas vaiiáveis
a colocai nas entiauas ue selecção uo multiplexei poue toinai a implementação mais ou menos
complexa.
Tomemos como exemplo a função F(A, B, C, Ð) = A C Ð + C Ð + B Ð, cuja implementação natuial
seiia um multiplexei ue 16x1, a Figuia 4‐1u mostia a implementação com um multiplexei ue 4x1, e
em que pouemos obseivai que se as vaiiáveis ue selecção fossem A e B seiia necessáiio paia além
uo multiplexei tiês poitas logicas, se as vaiiáveis foiem C e B é necessáiio so um multiplexei.

Figura 4­10 
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐7

4.6.2 Implementação com descodificador 
Na Figuia 4‐11 é apiesentaua a implementação ue um somauoi completo utilizanuo um
uescouificauoi ue 8xS. A implementação com uescouificauoi segue a mesma logica que a
implementação com multiplexeis, utiliza os teimos piouuto geiauos pelo uescouificauoi, senuo a
solução aconselhaua quanuo geiamos váiias funções uepenuentes uo mesmo conjunto ue vaiiáveis.

Figura 4­11 
4.7 Demultiplexer 
Em ceitas ciicunstâncias a infoimação que foi multiplexaua, necessita posteiioimente sei
uemultiplexaua (uistiibuiua poi n saiuas), que coiiesponue ao inveiso ua multiplexagem. A
infoimação iecebiua numa linha é posta uisponivel numa uas 2
n
possiveis saiuas. 0 ciicuito que
iealiza esta acção é uenominauo poi uemultiplexei. A saiua especifica paia onue o sinal ue entiaua
é tiansmitiuo é contiolauo pela combinação bináiia piesente nas n linhas ue selecção. Paia iealizai
esta acção não é necessáiio ciiai um novo componente, pouemos iealizai utilizanuo um
uescouificauoi com entiaua ue enable seivinuo esta entiaua como entiaua uo sinal a iecebei, como
é mostiauo na Figuia 4‐12.

Figura 4­12 
4.8 Codificador 
0 conceito ue couificação e uescouificação estão associauos à iueia ue compiessão e
uescompiessão, pois como já vimos anteiioimente no caso uo uescouificauoi ue 7 segmentos
tinhamos na entiaua quatio bits couificauos em couigo Gray e a saiua uescouificaua em 7
segmentos com a infoimação visivel uos 1u algaiismos uecimais.
A couificação contiaiiamente a uescouificação, consiste em compiimii n entiauas em k saiuas com
k<n.
4.8.1 Priority Encoder 
Tomemos como exemplo a sintese ue um ciicuito, que tenuo como entiaua um teclauo constituiuo
poi uez teclas ue u a 9, ponha uisponivel em quatio bits a couificação em bináiio natuial ue uma
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐8

tecla piemiua. Paia couificai as uez teclas necessitamos ue 4 bits (2
S
=8, 2
4
=16). Como a
configuiação ue entiaua é geiaua poi uez teclas inuepenuentes, então é possivel que sejam
piemiuas váiias teclas em simultâneo. Poi esta iazão é necessáiio que a couificação se faça
estabelecenuo exclusão entie as entiauas com um esquema ue piioiiuaues. Paia que se ieconheça
(valiue) que o couigo piesente na saiua coiiesponue a uma tecla piemiua, é necessáiio que o
couificauoi tenha um uos seguintes compoitamentos: ou exiba um couigo uifeiente uos iestantes
quanuo não exista nenhuma tecla piemiua, ou uisponibilize um sinal ue saiua uS (Group  Select)
infoimanuo que existe uma ou mais entiauas activas. A piimeiia solução nem sempie é aplicável,
pois pouemos tei 16 entiauas e então touos os couigos são possiveis, poi esta iazão a solução
auoptaua, é a ue auicionai o sinal ue saiua uS, obtenuo‐se o uiagiama mostiauo na Figuia 4‐1S.

Figura 4­13 
Tiatanuo‐se ue um ciicuito combinatoiio ue 1u entiauas, obtei as expiessões ue caua uma uas
quatio saiuas ue couificação, toina‐se um pioblema ielativamente complexo. Poi esta iazão iiemos
sintetizai o PENC ue 1ux4 à custa ue PENCs ue 4x2 concatenauos como fizemos anteiioimente na
expansão ue multiplexeis e uescouificauoies. Na Figuia 4‐14 estão iepiesentauas uuas soluções,
uma utilizanuo concatenação com multiplexeis e outia utilizanuo o métouo ue enabling.

Figura 4­14 
Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐9

Na Figuia 4‐1S está iepiesentaua a implementação ue um PENC ue 4 entiauas utilizanuo poitas
logicas.

Figura 4­15 

Exeicicio:
Pretende-se construir um sistema que denominaremos por Sabichão e que tem por objectivo
testar o conhecimento acerca do comportamento de portas lógicas de duas entradas. O sistema é
operado por um examinador que estabelece qual porta lógica sobre a qual o aluno vai ser
examinado, e os valores lógicos presentes nas duas entradas. O examinando responde qual o
valor que deve ficar presente na saída da porta, dado os valores presentes às entradas. Durante a
preparação da pergunta por parte do examinador e a resposta por parte do examinando o sistema
deverá manter inibida a saída que indica o resultado do teste. A figura mostra o diagrama do
sistema onde se podem identificar as várias entradas e saídas.
Modo de operação do sistema:
1º. O examinador selecciona, mediante um conjunto de sinais de selecção S, uma das
seguintes portas: (AND, OR ou NAND) e estabelece quais os valores lógicos das
entradas através dos sinais A e B;
2º. O examinando responde através da entrada R qual o valor lógico que a porta seleccionada
deve exibir na saída mediante estas condições;
3º. O examinador activa a entrada M, para mostrar na saída OK se a resposta do examinando
está correcta.
O sistema deve permitir a realização do exame por um examinador que desconheça o
comportamento das várias portas que o sistema avalia.

Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐1u



Solução:
0 piojecto poue sei aboiuauo como um único pioblema, ou uecomposto em outios ue menoi
complexiuaue. A classificação uas vaiiáveis em giupos caiacteiisticos inuicia estiatégias ue
aboiuagem poi blocos funcionais.
Se o piojecto foi aboiuauo como um único pioblema, tiata‐se ua obseivação exaustiva uas 64
combinações possiveis uas seis entiauas, o que toina o exeicicio complexo e ue uificil simplificação
e teste ua solução encontiaua.
vamos uecompoi o pioblema, estabelecenuo um uiagiama ue blocos como mostia a Figuia 4‐16,
com as váiias funcionaliuaues pietenuiuas.
Poueiemos pensai inicialmente em tiês blocos, um geiauoi que meuiante a poita seleccionaua pelo
examinauoi e os valoies piesentes nas entiauas A e B, piouuza na saiua (VC) o valoi logico
coiiecto, outio bloco que compaie a iesposta R uo examinanuo com o valoi VC uo geiauoi e um
teiceiio bloco que iniba o valoi C iesultauo ua compaiação.

Figura 4­16 
Quanto à solução paia o geiauoi poueiemos iecoiiei a uma ue tiês hipoteses.
1". Estabelecemos um mapa ue Kainaugh ue quatio vaiiáveis e extiaimos uma expiessão
simplificaua.


Aiquitectuia ue Computauoies
}osé Paiaiso (vei 1.u) Página 4‐11

2". 0tilizamos um multiplexei ue 4x1 e colocamos nas entiauas as poitas ANB, 0R e NANB
como mostia a Figuia 4‐17.

Figura 4­17 
S". Baseauo na lei ue Be Noigan em que poueiemos a paitii ue uma qualquei poita logica
obtei qualquei outia poi negação uas entiauas e saiuas e sabenuo que a poita logica X0R
poue compoitai‐se como uma poita entiuaue ou inveisoia poi contiolo ue uma uas
entiauas poueiemos obtei a solução mostiaua na Figuia 4‐18.


Figura 4­18 
Quanto ao mouulo compaiauoi, facilmente se ueuuz que se tiata ue um XN0R.
0 mouulo Inibiuoi coiiesponue a uma inteicepção ua saiua C pela entiaua N.
0btenuo‐se assim o esquema ua Figuia 4‐19.
Gerador
u
1

Figura 4­19 
Como já foi iefeiiuo anteiioimente a melhoi solução uepenue ua tecnologia ue implementação que
estiveimos a utilizai.

Sign up to vote on this title
UsefulNot useful