ROSARIO TIJERAS. Jorge Franco Ramos. Planeta. 198 páginas.

Es raro constatar cómo una novela sin mayores pretensiones puede devenir un ejercicio de estilo, una experiencia extraña e inolvidable. El autor, colombiano, ha sabido escribir una novela que debe tanto al género policial como a la novela rosa. Más aun: se ha adentrado en un género que no es difícil descubrir que desconoce casi por completo, y aun así, o precisamente por eso, lo que consiguió es un libro original, algo que está entre Chester Himes y Alicia en el país de las maravillas. Antonio lleva a Rosario Tijeras malherida a un hospital. Durante esa noche, el narrador rememora su historia con ella, una sicaria de los narcotraficantes colombianos que recuerda un poco a Perdita Durango y a Betty Blue, que nunca sale sin su pistola en la cartera, que tiene modos más bien raros de divertirse y que, como todo aquel que se mueve dentro de los códigos de la mafia (sin importar de dónde sea) puede perdonar cualquier cosa, menos la traición. El autor se ha documentado in situ, manteniendo largas charlas con sicarias que pasaban un período en prisión. Al parecer, pretendía que su Rosario fuera verosímil. Lo consiguió, al punto de que sentimos la certeza de que lo más irreal pudo haber ocurrido, o está ocurriendo ahora mismo en algún suburbio de Medellín. La novela fue muy bien recibida en su país natal, probablemente porque consigue dotar de sentimientos a personajes que por lo general quedan resumidos a ciertos calificativos denigrantes en los diarios. Franco Ramos no se atreve (y hace bien) a juzgarlos. Sólo los retrata tal cual son y, a lo sumo, explica cómo y por qué llegaron a elegir, como diría Lenin, vivir peligrosamente hasta el fin.

@Agustín Borrego Colomer Febrero 2000 1

Familias Lógicas RTL y DTL
Consideraciones previas
Vamos a resumir los conocimientos previos necesarios, antes de pasar al estudio de estas dos familias lógicas. a) Referentes a un transistor bipolar Un transistor empieza a conducir cuando se polariza directamente la unión BE (base-emisor) con una tensión entre 0,5 y 0,6v. Para asegurar que colocamos un transistor en saturación vamos a proporcionarle una tensión entre base y emisor de 0,8v. (evidentemente también le proporcionaremos la corriente de base necesaria). Podemos asimilar un transistor en saturación a un interruptor cerrado entre colector y emisor. La diferencia con el símil anterior será la caída de tensión V CE(sat) = 0,2v. Podemos asimilar un transistor en corte a un interruptor abierto entre colector y emisor. La diferencia con el símil anterior será que la resistencia que existe entre ambos terminales no es infinita. Un transistor tiene más facilidad (lo hace de forma más rápida) en pasar del estado de corte al de saturación que a la inversa. Podemos decir que le cuesta más parar que arrancar. b) Referentes a un diodo Un diodo bien polarizado será un cortocircuito, con la salvedad de la caída de tensión entre anodo-cátodo es de aproximadamente 0,7v. Un diodo inversamente polarizado será un circuito abierto (en algunos casos habrá que considerar que su resistencia no es infinita, pequeña intensidad de fugas, y que además existe una capacidad reducida entre sus terminales). Sugerencia: Al principio, mientras se dominan los diferentes circuitos es conveniente tener a mano esta primera hoja del tema.
@Agustín Borrego Colomer Febrero 2000

Transistor.03 450 3 )( 21≈ − = − == mA V II SAT CE 2. Tanto Q1 como Q2 están saturados.45 (relación entre la corriente de colector y la de base) y generalmente la beta de los transistores es muy superior. El esquema básico de una puerta NOR es el siguiente: S E1 E2 3V 450 450 Q2 Q1 640 Empezamos por considerar las dos entradas a nivel alto (H-H). 4 450 8. La corriente por la resistencia de 640 será la suma de las dos corrientes de colector.4 mA. Logic.03 2 640 3 )( 21≈ − =      − == Como podemos observar la ganancia de los transistores (beta ó h FE) solo necesita ser superior a 0. Asi pues ambos transistores están en saturación. ¿Por qué?.2 1280 2. al tiempo que se indica la conexión . es decir de unos 4.2v (VCE(SAT) de los transistores). CC @Agustín Borrego Colomer Febrero 2000 3 En la siguiente figura se resume la situación. Es decir es una familia cuyas puertas se construyen con resistencias y transistores (bipolares).2 Familia lógica RTL RTL son las iniciales de las palabras inglesas Resistor. por tanto la tensión de salida será de 0. pues porque tienen sus uniones BE bien polarizadas (la base más positiva que el emisor) y se les suministra suficiente intensidad de base: mA V I I SAT BE BB9 . suponiendo que este nivel sea de 3v.

El condensador que aparece en la figura es debido a la de la unión B-E que todavia no ha llegado a vencer la barrera de potencial. uno de ellos cerrado y otro abierto.2v los transistores de las entradas conectadas no pueden tener su unión B-E polarizada adecuadamente). (En el caso ideal de 3v). Q2 y Q1 estan saturados (tienen la unión BE bien polarizada). El caso se resume en la siguiente figura: L L H Q1 Q2 Q3 450 450 450 +V 3V 3V Q4 Q5 450 450 640 Vamos a analizar este circuito un poco más a fondo.2v. por ejemplo conectandola a la salida de una puerta que nos proporcione 0. doble que en el caso anterior (ahora solo aporta intensidad el transistor que esté en saturación). H H L C C C 0.8V +V 3V 3V Q1 Q2 450 450 . Observando atentamente la figura vemos que los transistores Q3. Esto nos permite concluir que las bases de los tres transistores estan todos a aproximadamente 0.8v y el circuito anterior lo podemos simplificar de la siguiente forma: L L H + 0. Pues en principio nada. La única variación con respecto al caso anterior será la corriente aportada por el transistor saturado. eso provoca que no circule apenas corriente por la resistencia de 640 (recordar que un transistor en corte no posee resistencia infinita entre C y E) y por tanto la tensión de salida será de nivel alto (H).de la salida de la puerta con otras tres entradas de la misma tecnología. @Agustín Borrego Colomer Febrero 2000 4 Pasamos ahora a estudiar el último caso. predomina el efecto del interruptor cerrado). Asi pues para las combinaciones de entrada H-L y L-H también obtendremos una salida a nivel lógico bajo (L). Ninguno de los transistores conduce. el transistor que continue con su entrada a nivel alto seguirá saturado y forzará la salida a nivel bajo (piensa en dos interruptores en paralelo. o sea cuando las entradas se colocan en la combinación L-L.2v 3V 3V Q1 Q2 450 450 450 450 450 640 Qué sucede. (Al estar la salida de la puerta analizada a 0. si ahora una sola de las entradas la colocamos a nivel bajo.

Eso lo multiplicamos por el conjunto paralelo para obtener la tensión que cae en dicho conjunto y le sumamos 0. Pero con un error. 0 640 3 450 8. al multiplicarla por 640 obtenemos la tensión que cae en dicha resistencia y al restarla del total (3v) obtenemos la de la salida.03 640 3 ≈       + − ×−= Como antes se calcula la intensidad. 1 8 . cuyo calculo es bien sencillo.450 450 450 640 En esta situación lo peligroso es que la tensión de salida de la puerta baje por debajo de la que una puerta de la misma familia veria como nivel alto. Tambien se podia haber calculado de otra forma: v VSAL 2 .2v como nivel alto ó bajo?.03 3 450 ≈ +       + − ×= Una pequeña ayuda para los que no esten muy puestos en formulas: El parentesis representa la intensidad. Y suponiendo una beta en los transistores de 10 en @Agustín Borrego Colomer Febrero 2000 5 saturación (es inferior a la beta en zona activa). !!! Esta es la forma en la que se calcula en el libro ELECTRONICA DIGITAL recomendado para INGENIERIA DE INFORMATICA de la UNED . ¿Cuántas entradas podemos conectar como máximo a la salida de una puerta RTL?. Para contestar a la primera pregunta supondremos que el transistor Q1 no absorbe ninguna corriente de colector (no va a modificar significativamente los cálculos). En el ejemplo de la figura con tres entradas conectadas ¿Qué tensión de salida obtenemos? . se calcula viendo que tensión les cae al conjunto de resistencias (640 en serie con el paralelo de tres resistencias de 450 . las resistencias en el denominador no se restan !!!.8v. Vamos pues a constestar a dos preguntas. 1 640 3 450 8.8v entre B-E de los .2v son suficientes para proporcionar los 0. se divide por tres) dividido por su valor. ¿Esta familia ve los 1. Observando el circuito podemos calcular VSAL de la siguiente forma: v V SAL 2 . Los 1.

mientras que la puerta ya ve un nivel alto con 1v). El margen de ruido es bajo (hemos calculado que el estado a nivel bajo se puede considerar de 0. indeterminado de entradas conectadas a la salida) obtenemos.4v que nos proporcionan una intensidad de base de 0.9 mA.4/450 = 889µA.2v. más una pequeña para proporcionar la corriente de base necesaria: v V MIN H 1 450 10 10 4 . debemos empezar por calcular que tensión minima debe poseer una entrada para ver el nivel como alto. despejando n: 7 640 640 13 8. Si observamos las figuras anteriores veremos que el mayor problema se encuentra en el paso de nivel bajo a nivel alto en la salida (se requiere un . que multiplicada por la gananacia en corriente de los transistores (que hemos supuesto de 10) nos da 8.03 450 640 450 8. n. Para contestar a la siguiente pregunta. en el peor de los casos. Necesitamos 0.03 640 3 1 ≈ − − − =       + − ×−= n n @Agustín Borrego Colomer Febrero 2000 6 Como vemos la cargabilidad de salida (fan-out) es baja. cuando solo existe una entrada a nivel alto el transistor de dicha entrada debe aportar una corriente de colector de 4.0 3 )( ≈×     × += − Si sustituimos dicho valor en la fórmula que obtuvimos anteriormente para la tensión de salida (pero ahora con un número.4 mA aproximadamente). más que suficiente para saturarlos (recordar que.8v para saturar el transistor. 4 8.transistores para saturarlos y sobran 0. En cuanto a la velocidad de funcionamiento viene limitada fundamentalmente por el numero de puertas que conectemos a la salida.

tiempo para cargar los condesadores de las uniones B-E de los transistores. Veamos un resumen de las caracteristicas de esta familia: .Intervalo de temperatura de funcionamiento -55ºC a 125ºC ó 0ºC a 75ºC .Inmunidad al ruido BAJA .7v). NOR . La constante de tiempo de esta carga será aproximadamente de: Cn n ××     + = 450 640 τ Siendo n el número de entradas conectadas a la salida y C el valor del condesador. la otra entrada no influye: si el diodo está conduciendo sigue habiendo 0.Tensión de alimentación 3v . En el paso de nivel alto a bajo el condesador se descargará rapidamente a traves del transistor que se pone en saturación.Cargabilidad de salida (fan-out) BAJA @Agustín Borrego Colomer Febrero 2000 7 Familia lógica DTL Las siglas DTL vienen de las iniciales de las palabras inglesas Diode Transistor Logic. Otro factor que limita la velocidad de la familia viene dado por el hecho de que la intensidad de base de los transistores es grande (como hemos visto en los calculos) y ello hace que la transición de transistor saturado a cortado lleve su tiempo (hay que eliminar la carga de la base. eso despreciando las capacidades que se puedan introducir debidas al cableado). no hay circulación de corriente por la resistencia y de ello se deduce que la salida . Cuando las dos entradas estén a nivel lógico alto (suponemos 5v).Potencia típica disipada 12 mW . Esta separación de funciones nos permite empezar a estudiar esta familia viendo como se construye la lógica con los diodos. cuando mayor sea la intensidad de esta. a nivel lógico bajo.7v que aparecen en el diodo en conducción. Suele ser del orden de algunas decenas de nanosegundos.9v (esta tensión es la suma de la tension de entrada y los 0. La constante de tiempo es menor. mayor tiempo llevará).Número de funciones realizables ALTO .9v y si no lo está con más razón ya que puede asimilarse a un circuito abierto).Puerta básica. (hay que tener en cuenta que los condensadores en paralelo se suman para calcular la capacidad equivalente). Los diodos se encargan de realizar la parte lógica y el transistor actua como amplificador inversor. Es decir estamos tratando con una familia compuesta basicamente por diodos y transistores (sin olvidar a las resistencias). Empezamos por presentar una puerta AND con diodos: S E1 E2 5V 5k D2 D1 Cuando una cualquiera de las entradas (o ambas) esté a nivel lógico bajo (digamos 0.Frecuencia de utilización típica 8MHz . ningún diodo puede conducir (no hay posibilidad de que el anodo de uno de los diodos se encuentre a 5.2v) el diodo conectado a dicha entrada estará bien polarizado colocando la salida a un nivel de tensión de 0. o sea.

mejorando de esta forma el aspecto comentado en el parrafo anterior y un transistor que va a restaurar el nivel de tensión perdido por dichos diodos y va a mejorar las caracteristicas de salida. 0 4 3 ≈ + + ≈ + + = El transistor está al corte y. 2 7 . La diferencia entre el nivel lógico bajo y alto es muy pequeña (muy baja inmunidad al ruido).05 10 2 . los diodos D1 y D2 los podemos asimilar a un interruptor abierto y tanto las uniones A-K de los diodos D3 y D4. como la unión B-E del transistor Q1 están bien polarizadas.está a 5v. Ya vimos que cuando una de las entradas está a nivel logico bajo.9v. El circuito completo puede verse en la siguiente figura: S E1 E2 P Q1 2. 2 3 3 3 2.06 33)(5543≈ × − × − = × −=−=− − ( ) mA VV I SAT CE k C2 . 2 10 2 . la salida a nivel lógico alto (aproximadamente 5v). o sea a nivel lógico alto. para hacerlo a saturación deberia haber una tensión en P de: ( ) ( ) ( ) v V V V V ON D ON D SAT BE P 2 . En estas condiciones y con los valores presentados en la figura anterior.2v).25 10 5 8. @Agustín Borrego Colomer Febrero 2000 8 Para obtener una puerta DTL básica (tipo NAND) debemos incluir un par de diodos a la salida. 0 7 .2k 5k D4 D3 5V D2 D1 5k El circuito presentado es muy sencillo de analizar. 0 8 . 2 2. la intensidad de base y la de colector del transistor son: ( ) A I I I I SUP k INF k D D B µ 400 10 160 10 5 2. el diodo asociado conducia y por tanto colocaba en el punto P una tensión de 0. esta tensión debido a los didos D3 y D4 hace imposible que el transistor Q1 conduzca. La salida estará a nivel lógico bajo (VCE(SAT)=0. 2 5 10 2 . El problema de está puerta asi construida es el alto nivel de tensión que requiere para ver un nivel alto (4v lo interpretaria como nivel lógico bajo). Cuando ambas entradas estan a nivel lógico alto.2≈ . por tanto.

2 10 5 9. Para calcular la cargabilidad de salida de esta familia observemos la siguiente figura: L H H 5V D6 5k 5V D5 5k Q1 D4 D3 5V D2 D1 2. la carga de la base no tendria un camino facil hacia masa (pensar que en el paso de saturación a corte de Q1 los diodos D3 y D4 dejan de estar bien polarizados). Esta resistencia hace que el transistor Q1 pase de saturación a corte de forma más rápida (es un camino hacia masa para eliminar la carga de la base). Calculemos la intensidad de colector de Q1 en estas condiciones: ( ) mA n V I SAT CE C 8 .5 (no demasiado exigente). de no existir. restandosela a la que va hacia la base del transistor. ¿Por qué la empleamos? (en un buen diseño electrónico no hay ningún componente superfluo).× − = × − = × = Como vemos la beta necesaria del transistor debe ser superior a 5.2k 5k 5k Hemos conectado a la salida de la puerta en estudio las entradas de otras dos puertas de la misma familia (no se ha dibujado más que una entrada por suponer el resto a nivel alto y tampoco se ha dibujado D3. @Agustín Borrego Colomer Febrero 2000 9 Podemos ahora realizarnos la siguiente pregunta: Si la resistencia de 5K inferior desvia parte de la intensidad que circula por los diodos D3 y D4 a masa.05 10 2 . D4 y Q1 de las puertas conectadas a la salida por ser asimilables a un circuito abierto). 2 5 33 33= × × + × ≈ × − ×+ × − =− . 3 10 8 . 0 2 10 2 .

2 3 3 3 1= × = ××+× == −−− O sea una intensidad de emisor de Q2 de: ( ) ( ) mA I I Q B Q E 1 10 5 8. eso significa que los requerimientos de beta para Q1 son mayores y llegará un momento en que no podrá satifacerlos y sacaremos a Q1 de la saturación.La intensidad de base sigue siendo la misma que calculamos anteriormente. 0 8 10 2 . La intensidad máxima que podremos tener en colector es de 4mA y vemos que la cargabilidad de salida es muy reducida (apenas de 2 puertas). mientras que la intensidad de base es fija. a la salida del nivel lógico bajo. La intensidad que circule por R1 igual a la de emisor de Q2 (solo hay que observar que por R1 circula una intensidad suma de la de colector de Q2 y base de Q2) y es la que va a proporcionar la corriente de la base de Q1. de mayor cargabilidad de salida). la unión C-B está inversamente polarizada (+ en colector siendo N y – en base siendo P) por la caida de tensión en R2. Como vemos por la fórmula. La intensidad que circule por esta resistencia será la intensidad de base de Q2. Para solucionar este problema o empleamos transistores con una beta en saturación mayor ó recurrimos al siguiente circuito (DTL integrada): L H H Q2 R1 D2 D1 R2 Q1 D4 5V 2. Si deseamos una cargabilidad de 8 (esta es la normalmente utilizada en esta familia) deberemos disponer de una intensidad de base de: ()A I IC QBµ β 860 10 10 6 . Por efecto de Q2 podemos reducir el valor de R1 (que antes era de 5k) a uno inferior (todo dependerá de la beta con la que hagamos trabajar a Q2) y de esta forma aumentar la corriente de base de Q1 (a igualdad de beta de este.0 312≈ . 8 10 10 8 . es decir.2k 5k El transistor Q2 funciona en la zona activa. disponemos de mayor corriente de colector y por lo tanto. @Agustín Borrego Colomer Febrero 2000 10 Si como hicimos con la tecnologia RTL fijamos una beta para saturación de Q1 en 10. la intensidad de colector de Q1 crece con el número de entradas que conectemos a la salida.

07.055 SAT Q BE ON D Q CE 3 21 142 1 = × = −−− = −−− =− @Agustín Borrego Colomer Febrero 2000 11 Si Q2 posee una beta para esta intensidad de emisor de 50 podemos calcular R2: () () ()() () k I VV I V R QE Q BE Q CE QB 5 51 10 1 6.07. ya podemos calcular R1: ()()() () k II VVV R QER 8.Frecuencia de utilización típica Entre 12MHz y 30MHz . NAND .0 1 Q CB 3 2 22 2 2 2 ≈ × − = + − ==− β Veamos un resumen de las caracteristicas de esta familia: .07.Puerta básica.× += Si polarizamos a Q2 con una VCE=0.2 10 1 18.7v (la misma que teniamos en D3).

Hasta entonces nivel de salida a nivel alto. El transistor Q1 se satura.17 5 0 900m 1. Tensión de salida a nivel bajo . en realidad al ser una puerta NAND la curva de transferencia corresponderá a un inversor).8 2.Tensión de alimentación 5v . Inmunidad al ruido en esas condiciones: vVV vVV IH OH OL IL 7. En la gráfica puede verse que VIL max (máximo valor que la entrada ve como nivel bajo) es de 1v aproximadamente. 0 833m 1. Que VIH min (minimo valor que la entrada ve como nivel alto) es de 1.Intervalo de temperatura de funcionamiento -55ºC a 125ºC ó 0ºC a 75ºC .2v y VOH (valor de la salida a nivel alto) de 5v.5 5.Potencia típica disipada 8mW a 12mW .Número de funciones realizables ALTO .151 8.33 4.33.Cargabilidad de salida (fan-out) Limitada a 8 por el fabricante En la siguiente figura se proporciona la curva de transferencia Vin-Vout (considerando que las entradas no utilizadas se colocan a nivel alto.4 El transistor Q1 empieza a conducir El diodo conectado a la entrada deja de hacerlo Esto ocurre para 1v en la entrada.67 2.010 =−=−=∆ =−=−=∆ .6 4.Inmunidad al ruido BUENA . (Puerta sin carga de salida).5 3.02.7 3..3v aproximadamente. VOL (valor de la salida a nivel bajo) de 0.