4/4/13

【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)—ch07-I - yf.x - 博客园

<

缘木求鱼 之 天书奇谭

2011年3月

【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)—ch07-I

27
6
13
20

28
7
14
21

1
8
15
22

Chapter 7. Behavioral Modeling

27
3

28
4

29
5

埋头求术,抬头问道。

7.11 Exercises
1. Declare a register called oscillate. Initialize it to 0 and make it toggle every 30 time units. Do not use always
statement ( Hint: Use the forever loop).
my answer:

导航
博客园
首页
新随笔
联系
订阅
管理

统计
随笔
文章
评论
引用

- 131
-0
- 139
-0

公告
昵称:yf.x
园龄:3年1个月
粉丝:50
关注:2
+加关注
搜索

常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签

我的标签
随笔分类 (256)

2. Design a clock with time period = 40 and a duty cycle of 25% by using the always and initial statements. The value of
clock at time = 0 should be initialized to 0.
my answer:

Analog electrics(21)
DE2(34)
Digital Logic(53)
Java(22)
lightroom(1)
Linux(3)
ModelSim(6)
Nios II(4)
office(19)
Quartus II(39)
shooting(1)
SOPC(4)
Verilog HDL(49)

随笔档案 (131)
2012年12月 (1)
2011年12月 (1)
2011年10月 (1)
2011年8月 (1)
2011年7月 (8)
2011年6月 (20)
2011年5月 (11)
2011年4月 (16)
2011年3月 (25)
2011年2月 (1)
2010年12月 (10)
2010年11月 (11)
2010年9月 (2)
2010年7月 (1)
2010年6月 (2)
2010年5月 (2)
2010年4月 (6)
2010年3月 (12)

相册
Qii_tutorial

fpga
.COM 缺氧®(张亚峰)
cainong
ilove314

www.cnblogs.com/halflife/archive/2011/03/17/1986865.html

1/3

4/4/13

【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)—ch07-I - yf.x - 博客园
ouxiang
chna
fpga4fun
ni_labview
riple

积分与排名
积分 - 26186
排名 - 4908

最新评论

1. Re:(原创)汽车尾灯电路设
Logic)(DE2)
最后这些是什么意思啊?//2hz

(.WIDTH(25), .N(25000000

.clk(CLOCK_50), .rst_n(nrs
.o_clk(cp)); 我试了下,会报错

3. Given below is an initial block with blocking procedural assignments. At what simulation time is each statement
executed? What are the intermediate and final values of a, b, c, d?

么意思,也不知道怎么解决。望

谢报错内容如下:Node instan
undefined entity...

2. Re:【原创】DE2 实验练习解

锁存器、触发器和寄存器(digit

(DE2)(quartus II)
@wws4158oh,that's becau
publish the "seg7_lut" mod
*********************
************module SEG
oSEG,iDIG );input
[3:0] iD
[6:0] oSEG;reg [6:0] oSEG;a
@(iD...

my answer:

4. Repeat exercise 3 if nonblocking procedural assignments were used.
my answer:

5. What is the order of execution of statements in the following Verilog code? Is there any ambiguity in the order of
execution? What are the final values of a,b,c,d?

3. Re:【原创】DE2 实验练习解
锁存器、触发器和寄存器(digit
(DE2)(quartus II)
nihao bo zhu
wo buneng da zhongwen
part5 you cuowu
node instance"uh0" instan
undefined entity "seg7_lut
qing wen zhe shi shenme y

4. Re:【原创】如何使用DE2的
之一(quartus)(verilog)(
logic)
preStart<= iStart;
if({preStart,iStart}==2'b01
begin mStart <= 1'b1; oDo
endpreStart<= iStart; 赋值之
{preStart,iStar...

5. Re:【原创】DE2 实验练习解
数字和显示(digital Logic)(
真值表搞出来了,思路也貌似懂
点模糊,以后多多向你啊

my answer:

6. What is the final value of d in the following example? (Hint: See intra-assignment delays.)

6. Re:【原创】DE2 实验练习解
数字和显示(digital Logic)(
博主你好,能把part4中A电路的
吗?我在这个地方想好长时间还
定。。。

7. Re:【原创】DE2 实验练习解
锁存器、触发器和寄存器(digit
(DE2)(quartus II)
懂了

my answer:

8. Re:【原创】DE2 实验练习解
锁存器、触发器和寄存器(digit
(DE2)(quartus II)
博主你好,你在Part3主从D触发
是不是错了,还是程序错了?我
做的这个实验,按照你的程序我
真波形输出一直是个高电平,请
下,谢谢
[img]C:\Users\lenovo\Desk

分类: Digital Logic, Verilog HDL
绿色通道:

好文要顶

关注我

收藏该文

与我联系

yf.x
关注 - 2
粉丝 - 50
+加关注

0

0

(请您对文章做出评价)

« 博主上一篇:【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)--ch06
» 博主下一篇:【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)—ch07-II

9. Re:[笔记]再笔记--边干边学V
-001
就是比较矛盾,不知道自己学的

10. Re:[笔记]再笔记--边干边学
--001
哦,原来。。。我也学来着呢

posted on 2011-03-17 11:49 yf.x 阅读(447) 评论(0) 编辑 收藏

刷新评论 刷新页面 返回顶部

www.cnblogs.com/halflife/archive/2011/03/17/1986865.html

阅读排行榜

2/3

4/4/13

【原创】The solutional manual of the Verilog HDL: A Guide to Digital Design and Synthesis (2nd)—ch07-I - yf.x - 博客园
注册用户登录后才能发表评论,请 登录 或 注册,访问网站首页。

1. (翻译)Altera SOPC Build
(SOPC)(DE2)(2045)

找优秀程序员,就在博客园

2. 【翻译】Quartus II里如何仿

博客园首页 博问 新闻 闪存 程序员招聘 知识库

3. [笔记]模电--如何判断和识别

极(1781)
4. 【原创】DE2 实验练习解答—

和显示(digital Logic)(DE2

5. 【原创】DE2 实验练习解答—

器、触发器和寄存器(digital L

(DE2)(quartus II)(1653

6. (原创)如何在Quartus II里

生成的原理图(Quartus II)(1

7. (原创) DE2 实验练习解答—

Logic) (DE2) (Quartus II)(1
8. (笔记)Quartus II 与 DE2

(Digital Logic)(DE2)(14

9. 【原创】DE2 实验练习解答—

counters【verilog】【digita
(1387)

最新IT新闻:
· PayPal开始为在线商家提供融资服务
· 黑莓宣布6月关闭收费音乐下载和分享服务
· 想要年薪过10万美元?IT从业者必备15种技能
· Facebook 的广告巨擘之路
· Mt.Gox 受 DDOS 攻击, BTC 价格过山车
» 更多新闻...

10. 【翻译】基于Verilog设计的

项【Quartus II】【Dig
ogic】(1358)

评论排行榜

最新知识库文章:
· 计算机是如何启动的?
· 程序员学习能力提升三要素
· 前阿里人眼中的马云和阿里巴巴
· 没有错误的错误
· 苹果公司与分工原理
» 更多知识库文章...

Mobile Online Recharge
w w w .paytm.com/Recharge
Recharge in 12 seconds w ith Paytm™ Backed by 24*7 Customer Support!

Powered by:

博客园
C opyright © yf.x

1. 【原创】DE2 实验练习解答—
和显示(digital Logic)(DE2
2. (翻译)Altera Monitor Pr
(SOPC)(DE2)(14)
3. 【原创】DE2实验解答—lab
II)(Digital Logic)(Verilog HD
4. 【原创】基于Altera DE2的数
001_1 (DE2)(Digital Log
(Verilog)(8)
5. (原创) DE2 实验练习解答—
Logic) (DE2) (Quartus II)(8
6. (笔记)Quartus II 与 DE2
(Digital Logic)(DE2)(7)
7. 【原创】DE2 实验练习解答—
器、触发器和寄存器(digital L
(DE2)(quartus II)(6)
8. 【原创】基于Altera DE2的数
001_2 (DE2)(Digital Log
(Verilog)(6)
9. 【翻译】Quartus II里如何仿
10. (翻译)Altera SOPC Bu
(SOPC)(DE2)(5)

推荐排行榜

1. (翻译)Altera SOPC Build
(SOPC)(DE2)(4)
2. (原创)汽车尾灯电路设计(
Logic)(DE2)(3)
3. (原创)多功能数字钟(Digital
(QuartusII)(2)
4. 【翻译】ModelSim指
(ModelSim)(Ver
(Digital Logic
5. 【翻译】ModelSim指南 III
(ModelSIM)(Verilog)(D
Logic)(2)
6. 【原创】基于Altera DE2的数
001_2 (DE2)(Digital Log
(Verilog)(2)
7. 【翻译】Nios II处理器简介
(2)
8. 【翻译】如何编写测试台--之
9. 【笔记】关于整数分频的思考
HDL)(Digital Logic)(1)
10. 【原创】DE2实验练习解答
Adders,Subtractors,and Mu
[Veriglog] [Digital logic](1)

www.cnblogs.com/halflife/archive/2011/03/17/1986865.html

3/3

Sign up to vote on this title
UsefulNot useful

Master Your Semester with Scribd & The New York Times

Special offer for students: Only $4.99/month.

Master Your Semester with a Special Offer from Scribd & The New York Times

Cancel anytime.