IM

19

2. MANTENIMIENTO A BAJO NIVEL. NIVEL DE CIRCUITOS.
2.1. Introducción. Conforme avanza la tecnología y se aumenta la escala de integración el mantenimiento se hace más difícil. Con la llegada de la integración a muy alta escala (VLSI), la comprobación y verificación, ha tropezado con dificultades, estando en la actualidad retrasada y en desfase con los avances en el terreno de la integración, el mantenimiento evoluciona lentamente. En los sistemas digitales el mantenimiento trata de la detección rápida, localización y reparación de cualquier avería del sistema. La Detección de Averías • • • Mediante el desarrollo de pruebas periódicas. Uso de códigos y circuitos autotesteables o auto comprobables.. Circuitos tolerantes a fallos. (permiten el funcionamiento del circuito aún bajo condiciones de fallo.

Objetivos de la comprobación de circuitos digitales. 1º Detectar la presencia de defectos en el Hw. Estos defectos pueden ser debidos a : § fallos de fabricación de los CI, § en la realización de las placas de circuito impreso (PCB), § procesos de ensamblaje, § malas tensiones de funcionamiento, § procesos de desgaste y deterioro. 2º Localizar la causa del error. Localizar la causa de un error con la suficiente precisión y exactitud como para permitir que la reparación se lleva a cabo en el menor tiempo posible. Los puntos 1º y 2º se conocen como DIAGNÓSTICO (detección y localización) 3º Comprobar el funcionamiento de un dispositivo, una vez realizado el diseño físico y la fabricación del mismo, antes de distribución, utilizando un Equipo Automático de Pruebas (ATE). Las pruebas de comprobación de funcionamiento pueden ser llevadas a cabo por el propio fabricante, o por el usuario directo del chip para su inclusión en otros circuitos más complejos.

.-..Nivel Físico Nivel interno del Nivel externo sistema En general... contadores. Estado incorrecto del sistema... En sistemas Tolerantes a fallo prodría haber un error. Salidas Primarias: Salidas en una PCB o en un SPB que se pueden monitorizar.. estímulo primario de entrada más una respuesta conocida de salida libre de error.. y a su vez componentes pasivos tales como resistencias. No todos los defectos provocan un fallo.. ERROR: Manifestación del fallo. condensadores....-.. amplificadores operacionales. FALLO: Defecto que ocurre en algún componente interno del Hw.. flip-flops... Ej : pegado a 0.. Ej : STF. . pero no habría una avería ya que el resultado es ele mismo al que se obtendría con el sistema sin eror. registros de desplazamiento. Test... AVERIA: Cuando el sistema deja de funcionar correctamente debido a un error.. Defecto FALLO ERROR AVERIA .........-.... Corresponde al par... No todos los errores provocan una avería. y transistores. Ej : gota de soldadura en una PCB.. Sin embargo una tarjeta sólo puede ser estimulada y monitorizada por un comprobador desde ciertas posiciones.. Entradas Primarias: Entradas en una PCB o en un Sistema Bajo Prueba (SPB) que pueden ser estimuladas...IM 20 Terminología DEFECTO: Imperfección física... una placa PCB esta formada por CI de puertas lógicas. etc... Prueba: .

Nivel más bajo. Ej Cortocircuito a masa o a Vcc. . Conjunto total de fallos detectados de un conjunto de pruebas. a nivel de puerta lógicas. No asegura cubrir todas las causas de avería.stuckt-at (pecado a) Una conexión queda fija a 0 o a 1. Modelo de fallos. Los más utilizados. 2.IM 21 Fault-cover Cubrimiento de fallos. Los fallos se pueden estudiar a diferentes niveles • • Modelos de Transistores. o por una única prueba.2. . pero sí cubre muchos defectos comunes. Modelos de circuitos lógicos. Ej Puerta NAND TTL con entrada en circuito abierto.

Especificación y diseño.Fallo funcional Trata de analizar la función de los circuitos lógicos.2 Interacciones electromagnéticas 1. degradación de componentes o tolerancias diferentes entre éllos.1 Condiciones ambientales 1.2.1 Fallos de fabricación 1.2 Origen externo 1. Vida de operación del sistema ü Causa 1. . interno 1.3 Generadores de alta frecuencia 1.1. . Clasificación de los fallos ü Momento de producción 1. que dan lugar a un efecto de puerta OR cableada o AND cableada. 2. 3.2.2. Implementación y operación.4 Descargas electrostáticas. . Este modelo se aplica a memorias. Física 1.IM 22 .1.2 Fallos por degradación 1. microprocesadores.bridging fault (fallo de puente) Util para modelar defectos de pistas puenteadas.Retraso de propagación Se utiliza para simular fallos debidos a defectos de tiempo. etc.2.1 Origen.

Una prueba o test consiste en la aplicación de una secuencia de entradas a un circuito. Fortuitos 2. ü Extensión 1. almacenamiento y servicio del mismo.1 Especificación Y diseño 2. Locales 2. observar la secuencia de salida y compararla con un secuencia esperada. . Distribuidos ü Naturaleza 1. Intencionados 2.3.2 Implementación y operación 3. Humana 2. Proceso de comprobación. Las pruebas deben hacerse a lo largo de toda la vida del sistema. Permanentes 2.2 Externos 2. ya que los fallos pueden aparecer durante la fabricación.IM 23 2.3 Interacción. con el fin de determinar el comportamiento correcto. calculada de antemano. ü Duración 1. Intermitentes Difíciles de detectar. ü Prueba DC Prueba estática o funcional: Se aplican patrones de entrada y se analizan el correspondiente estado estable de las salidas.1 Internos 2. Transitorios Debido a causas externas (ruido) 3. ensamblaje. SISTEMA BAJO PRUEBA COMPARAR Prueba ó test Error Salida Esperada Tipos de pruebas.

o disponer de un simulador para simular el comportamiento del sistema para cada uno de los modelos de test de entrada y fallos a detectar. Pasos en el proceso de comprobación 1. 2. Se verifica el comportamiento del dispositivo en función del tiempo.IM 24 ü Prueba AC Prueba dinámica o paramétrica. con el fin de obtener una respuesta de referencia en la salida. Evaluación del test (TPE) Se comprueba la cobertura de fallos mediante un simulador o bien un sistema digital en perfecto estado. Existen dos estrategias básicas para la gneración de pruebas en tarjetas digitales: . Generación de patrones de Prueba (TPG) Se requiere: § Un diagrama lógico del sistema a probar § Catálogo o referencia de los componentes § Cobertura de fallos pretendida § Metodología para genera la prueba 2. pero a frecuencias próximas al límite del correcto funcionamiento del dispositivo. Es necesario realizar la medidas exactas de tensión y corriente.3. Se requiere un sistema digital en perfecto estado en el cual los fallos puedan ser insertados para medir la eficacia del test.1 Estrategias de generación de pruebas. El proceso de evaluación de las pruebas se repite para cada uno de los fallos que integran la relación de la cobertura de fallos pretendida. Aplicación del test y localización de fallos (TAFF) Es necesario un tester y la documentación necesaria para utilizar el programa de test y el propio instrumento. Aplicar los test a la tarjeta real que contiene el defecto. 3. ü Prueba de aceleración paramétrica Similar a las pruebas DC.

Ø Estrategia Estructural u orientada a la detección de fallos específicos y determinados. . Dos formas: q Evaluación por inserción física del fallo Se introducen errores en un sistema correcto e idéntico al que se comprobará. Busca pares de patrones E-S que sirvan para verificar la función de la PCB. será el de analizar el cubrimiento de fallos que posee dicho conjunto de test. Basada en la generación de ciertas pruebas para detectar la p`resencia de un determinado fallo hardware tomado del conjunto de fallos que previamente se han pretendido (Lista de fallos a cubrir).IM 25 Ø Estrategia Funcional o de Comportamiento. El criterio para aceptar un determinado conjunto de test de detección de fallos. Ej : Se supone que hay fallos del tipo "fijo a 1" ó “fijo a 0”. y que se podrá expresar como porcentaje de fallos cubiertos respecto de la lista inicial de fallos pretendidos.2 Evaluación de la prueba. Se prueba el conjunto de test para ver si se detectan los fallos que se quieren cubrir. Ej : Buscar las entradas que demuestren la naturaleza propia el siguiente circuito (registro de desplazamiento) . 2.3. del CI o del SBP. y se buscan pares de patrones que los detecten.

tarjeta o circuito integrado reales. qué fallos son cubiertos por cada determinada prueba.3 Aplicación de la prueba y localización del fallo. La diferencia entre alguno de los dos. Tras la aplicación de diferentes pruebas se podrá determinar cuáles son los posibles fallos del sistema averiado.3. No se puede asegurar que el SBP es correcto. La simulación se repite con todos los fallos tomados de la lista inicial de fallos e impuestos en un nodo o línea del circuito. Debe incluir un parámetro de tiempo para medir relaciones en tiempo real. Se debe entrenar en un modelo del circuito y evaluar su comportamiento bajo la aplicación de los modelos de test. o un comprobador de fallos o un Equipo Automático de Pruebas (ATE).IM 26 Ventaja : Sencillo Desventaja: No se pueden cubrir fallos que causen cambios físicos irreversibles. que se quieren verificar. tales como retrasos de propagación y tiempos de subida y bajada. . Se necesitará un tester. q Evaluación por simulación No tiene las limitaciones del anterior pero es más costoso. significa que el fallo es detectable. y en su caso realizar la tarea de diagnosis y localización del fallo existente. 2. y a su vez. Será necesario un Diccionario de Fallos. (Base de datos). en donde se tendrá para cada prueba cuáles son los posibles fallos o componentes defectuosos del circuito bajo prueba. Se debe establecer un análisis causa-efecto que relacione todos los posibles defectos físicos cubiertos por un determinado modelo de fallos. Entonces se hace una comparación entre la respuesta ante ele fallo y la respuesta sin fallos. Se aplica la prueba directamente sobre el SBP.

. (Fácil adaptabilidad) El hard-core debe estar libre de fallos para ejecutar el programa o microprograma. Técnicas de comprobación digital. Emulación en circuito (In-circuit emulation) Este test es usado en sistemas con microprocesador.4. Comprobación por programas de diagnóstico (Testing by diagnostic programs) El sistema trabaja en modo autotest. por el propio sistema. El estímulo está generado por Sw o por microcódigo.IM 27 2.

Se pueden ejecutar programas de diagnostico utilizando el micro y la memoria del tester. . y con un tester externo que lo emula se comprueba el sistema. y observar sus salidas. que son fáciles de comprobar durante la operación de los sistemas. Basado en técnicas de diseño fiables. Comprobación en funcionamiento (In on-line testing) El estímulo varía en función de la ejecución del sistema. Poco a poco. El tester utiliza una pinza de Cl para aplicar el modelo directamente en las entradas de un CI. No es necesario hard-core libre de fallos. A continuación. debe aislar electrónicamente el Cl bajo prueba del resto de la placa. se aísla el fallo. que permite la comprobación de todas las líneas internas accesibles en un solo paso.IM 28 Se quita el micro. y se realiza una comprobación inicial. Además. (no se conoce a priori). se accede a las conexiones del microprocesador con el resto del sistema. Comprobación guiada (Guide-probe testing) Nivel de comprobación de tarjetas. Se conecta el tester al conjunto de líneas a probar. Comprobación en circuito (In-circuit testing) Su objetivo es verificar los componentes montados en una placa. el tester decidirá qué‚ líneas se tienen que verificar. Algunos testers emplean una interfaz denominada cama de clavos. Ej : bit de paridad para cada byte de memoria.

etc. Se puede desarrollar por estabilidad térmica o por evolución térmica. invertidos o mal colocados. Se pueden detectar componentes que faltan. manufacturado y comprobación. Se compara la imagen obtenida con la imagen correcta. Simplifica el proceso de comprobación. ya que no es necesario almacenar todas las respuestas esperadas. En una determinada tarjeta se crearán potencias caloríficas estables (funcionamiento estándar. Imágenes térmicas. Con rayos X. patillas dobladas. menos memoria. Los criterios de evaluación se basan en los umbrales de grises y valores de contraste.: contar las transiciones O. solo se necesita compara las firmas. restos o cuentas. Este coste viene dado por la generación y la evaluación de pruebas y la utilización de comprobadores de fallos. se crean mapas de temperatura-posición patrones(termogramas). El coste asociado a la comprobación de un sistema es el mas alto de todos los costes de diseño. 2. incluso se pueden detectar falos internos. cortes. Se muestrea la PCB por infrarrojos y se digitalizan los resultado. etc. Se comprime la respuesta del SBP y se compara con el valor correcto. Diseño para la comprobación de fallos (DFT). . Ej.5. Menos requerimiento del tester. que se podrán comparar con tarjetas defectuosas. Comprobación mediante visión artificial (Vision testing) Cámara óptica o de rayos X.IM 29 Comprobación por compresión (Compact testing) Basado en la comprobación de algunas funciones f(s) dreivadas de la respuesta s del sistemas bajo prueba.1 y 1 -0 obtenidas a la salida de un circuito y compararla con la cuenta de un circuito libre de fallos.

Se siguen una serie de reglas para el diseño..6.El microprocesador principal. § Fraccionamiento : se desconecta partes del circuito y se comprueba el resto. impresoras. pantalla.La entrada/salida (teclado. Distinguir los siguientes elementos: . .IM 30 Para disminuir el alto coste del mantenimiento. . . § Técnicas Ad-Hoc Se emplean para problemas específicos de un diseño dado.).El sensor de localización específico (sonda guiada).Las sondas "drivers/sensors" (excitadores/captadores).El programa de generación de pruebas. Arquitectura de bus Técnicas de Aproximación Estructural El principal objetivo es el de reducir la complejidad de los circuitos secuenciales ( a nivel de combinacionales) para ayudar a las etapas de generación y evaluación de las pruebas.La memoria principal. . . Análisis de firmas.La memoria local de las sondas. los sistemas se deben diseñar con técnicas de comprobación de fallos. introduciendo en la etapa de diseño ciertos criterios de comprobación y observación de fallos. . El objetivo es reducir los costes de la comprobación. . Comprobador digital de fallos. 2. Se emplean para problemas generales. Puntos de chequeo.

A veces este conjunto de patillas se puede establecer en una "cama de clavos". Frecuentemente. estando todas las patillas dispuestas y programadas adecuadamente. se estará ante el denominado Equipo Automático de Pruebas (ATE). incluyendo la patilla sonda. . La interfaz entre el tester y la tarjeta bajo prueba. al menos una patilla se conecta a un cable coaxial y se utiliza como sonda. la constituyen las patillas "driver/sensor" (excitadores/sensores) del tester. para la función encomendada. El control de las patillas "driver/sensor". se lleva a cabo por el procesador principal.IM 31 Diagrama de bloques básico de un Comprobador digital de fallos. (minicomputador o microcomputador) Si el sistema microprocesador es el encargado de generar de forma automática (algorítmica) y aplicar el conjunto de pruebas para la correcta comprobación del sistema digital.

Monitorizar la respuesta de la tarjeta e indicar el estado de "sin fallo/con fallo".Determinar la posible causa del error en la tarjeta que no pase el test.IM 32 Las principales funciones que deber desarrollar el tester.Obtener. interpretar. 3. . 2... son: 1. y emplear los datos del test..