You are on page 1of 5

DEPARTAMENTE DE ENERGA Y MECNICA CARRERA DE MECATRNICA ASIGNATURA: SISTEMAS DIGITALES TRABAJO PREPARATORIO LABORATORIO No. 2.

1 Tema de la Prctica: Comparador de Magnitud, Codificadores y decodificadores Realizado por: Javier Alejandro Cspedes 1) Consultar sobre a. Conexin en cascada de comparadores En el caso de que se tengan comparadores, sin opcin de salida con cascada, se utilizan compuertas AND, y OR; que se conectan a las salidas de los comparadores; por ejemplo si se tiene comparadores de dos bits, y se quieren comparar 4 bits, entonces se realiza la siguiente conexin en cascada:

Sin embargo este tipo de comparadores no es muy utilizado para la conexin en cascada, debido a la conexin de muchos elementos; por lo que se utilizan comparadores que permiten la conexin directa en cascada, de la siguiente manera:

En el mercado, los comparadores ms utilizados son los 7485 74LS85, que realizan la comparacin de dos nmeros de 4 bits; y si se requiere una comparacin para un mayor nmero de bits; para este tipo de circuitos integrados se puede realizar la siguiente conexin, tomando en consideracin que se debe colocar desde las menos significativas a las ms significativas:

b. Implementacin de funciones con decodificadores Los decodificadores, son circuitos de Mediana escala, y por medio de stos se puede implementar funciones lgicas debido a que en su interior existen entre 100 y 999 compuertas lgicas. Un ejemplo de implementacin es de la siguiente manera:

Para este caso se tiene la siguiente funcin, haciendo por medio de SOP: Y esta funcin se la puede implementar por medio de un decodificador de 3 a 8 bits, ya que como se puede observar es una funcin con tres entradas, lo que implica que va a tener 8 combinaciones con las salidas como se muestra en la tabla de verdad, entonces para la funcin SOP, cada mintrmino va a representar la salida del decodificador S0,S1,,S8. Y despus se observan las salidas que tienen 1, se las coloca en uno o ms compuertas OR, que permita hacer la suma de las variables a la salida, para decodificadores con salidas en alto, y compuertas NAND para decodificadores con salidas en bajo. Por lo que para este caso se obtendra:

2) Disee un circuito el cual realice la comparacin de dos nmeros binarios de 8 bits cada uno.

1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0
4 3 2 1 14 11 9 15 13 12 10 A>B A=B A<B B3 B2 B1 B0 A3 A2 A1 A0 5 6 7 QA>B QA=B QA<B

U1
74LS85

4 3 2 1 14 11 9 15 13 12 10 A>B A=B A<B B3 B2 B1 B0 A3 A2 A1 A0

U2
74LS85

?
QA>B QA=B QA<B

? ?

5 6 7

3) Encuentre la funcin SOP definida por la siguiente tabla de verdad e implemntela utilizando un decodificador.

La funcin SOP, se la puede hacer de la siguiente manera con mapas de KARNAUGHT:

Con un decodificador se la puede implementar de la siguiente forma:


A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 S(Decodificador) S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

La implementacin para salidas en bajo se lo hace con compuertas NAND para este caso, y luego con compuertas OR se obtiene la salida deseada.

1 0 1 0
23 22 21 20 18 19

U1
A B C D E1 E2 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17

U2 U6
NAND

U3
OR

U8
NAND

U4
OR

?
U7

74HC154 NAND

U5
OR

NAND

Bibliografa: http://www.fileden.com/files/2010/8/11/2939307/Electronica%20Digital/EDM%20Modulo%205. pdf http://laimbio08.escet.urjc.es/assets/files/docencia/EDI/pract11_xilinx92.pdf