You are on page 1of 10
INSTITUTO TECNOLÓGICO DE LÁZARO CÁRDENAS INGENIERÍA ELECTRÓNICA PRACTICA NO.VIII “ CIRCUITO DE AMARRE DE FASE

INSTITUTO TECNOLÓGICO DE LÁZARO CÁRDENAS

INGENIERÍA ELECTRÓNICA

PRACTICA NO.VIII

CIRCUITO DE AMARRE DE FASE (PLL)

Alumnos:

Docente:

Gamiño González Sergio Bonifacio. 09560689 Pineda Pérez Rodrigo Edmundo. 09560630 Luna Paniagua Erick Paolo. 09560308

Ing. Gómez Sánchez Félix

Paniagua Erick Paolo. 09560308 Ing. Gómez Sánchez Félix Cd. Lázaro Cárdenas Michoacán, a 15 de Noviembre

Cd. Lázaro Cárdenas Michoacán, a 15 de Noviembre del 2012.

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

OBJETIVOS DE LA PRÁCTICA

Ajustar la frecuencia central de un PLL. Observar el intervalo de enganche, medir la frecuencia de captura máxima y mínima y medir el voltaje de cd a partir de la salida de FM.

MATERIAL Y EQUIPO

Fuente de alimentación: fuente de alimentación de 15 Vcd.

Equipo: osciloscopio digital, generador de funciones.

Resistores: 2 de 1 kΩ, 1 de 4.7 kΩ.

Potenciómetro: 1 de 5 kΩ

Circuito integrado: LM 565.

Capacitores: 1 de 0.01 µF, 1 de 0.047 µF, 2 de 0.1 µF, 1 de 1 µF.

Otros: Protoboard y alambre para conexiones.

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

MARCO TEORICO

El circuito PLL (Phase Locked-Loop) es un sistema retroalimentado cuyo objetivo principal consiste en la generación de una señal de salida con amplitud fija y frecuencia coincidente con la de entrada, dentro de un margen determinado.

Los componentes básicos de un PLL son:

1. El detector de fase (PD, siglas en ingles)

2. EL filtro pasa-bajas (LPF, siglas en ingles)

3. EL oscilador de controlado por voltaje (VCO, siglas en ingles)

Un detector de fase es un mezclador optimizado para usarse con frecuencias de entrada iguales. Éste se denomina detector de fase (o comparador de fase) dado que la cantidad de voltaje de cd depende del ángulo de fase ϕ entre las señales de entrada. A medida que el ángulo de fase cambia lo mismo ocurre con el voltaje de

cd.

Un oscilador controlado por tensión o VCO (Voltage-controlled oscillator) es un dispositivo electrónico que usa amplificación, realimentación y circuitos resonantes que da a su salida una señal eléctrica de frecuencia proporcional a la tensión de entrada. Típicamente esa salida es una señal sinusoidal, aunque en VCOs digitales es una señal cuadrada. El PLL corrige de manera automática la frecuencia del VCO y el ángulo de fase.

El intervalo de enganche, B C , es el intervalo de frecuencias que el VCO puede producir, y está dado por:

Donde f máx y f mín son las frecuencias máximas y mínimas del VCO.

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

Modo de funcionamiento libre

Si la señal de entrada se desconecta, el VCO oscila en modo de funcionamiento libre a una frecuencia que determinan las componentes del circuito.

Captura y enganche

Suponga que el PLL está en funcionamiento libre o desenganchado. El PLL se puede enganchar a la frecuencia de entrada si ésta cae dentro del intervalo de captura, una banda de frecuencias centradas alrededor de la frecuencia de funcionamiento libre. La fórmula para el intervalo de captura es:

PLL con el LM 565 Un resistor de temporización externo se conecta a la terminal 8 y el capacitor de temporización externo a la terminal 9. Estos dos componentes determinan la frecuencia de funcionamiento libre del VCO.

Estos dos componentes determinan la frecuencia de funcionamiento libre del VCO. Figura 8.1 Diagrama interno de

Figura 8.1 Diagrama interno de un LM565

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

METODOLOGÍA

+9 V 4.7kΩ 5 k 50% 10 8 4 2 5 1uF 1kΩ 565 7
+9 V
4.7kΩ
5 k
50%
10
8
4
2
5
1uF
1kΩ
565
7
3
9
1
CT
1kΩ
CF
10nF

-9 V

Salida enganchada

Salida de FM

Figura 8.2.-Circuito de amarre de fase con LM 565

Frecuencia de funcionamiento libre

1. Si el generador de la señal de ca de la Figura 8.1 se desconecta, el 565 está en operación de funcionamiento libre. ¿Cuál es la frecuencia del VCO si el cursor del potenciómetro está en la parte superior? Registre las frecuencias calculadas en la Tabla 8.1. Para cuando el potenciómetro está arriba

Para cuando el potenciómetro está abajo

2. Conecte el circuito de la Figura 8.2 con un C F de 0.2 µF (use dos capacitores de 0.1 µF en paralelo).

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

3. Desconecte de manera temporal el generador de señal de ca para obtener la operación de funcionamiento libre.

4. Observe con un osciloscopio la salida del VCO (terminal 4). Use una sensibilidad vertical de 5 V/cm y una base de tiempo de 0.1 ms/cm. Varíe el potenciómetro y observe como cambia la frecuencia.

5. Mida la frecuencia máxima y mínima de funcionamiento libre. Registre las frecuencias medidas en la Tabla 8.1.

6. Ajuste el potenciómetro para obtener un a frecuencia central de unos 5 kHz.

Tabla 8.1.- Mediciones del PLL en funcionamiento libre

Cursor

Arriba

3.09 kHz

3.32 kHz

Abajo

6.38 kHz

6.4 kHz

Intervalo de enganche

7. Reconecte el generador de señal de ca. Observe la señal en la terminal 2. Ajuste el generador para obtener 0.5 V pp a 5 kHz.

8. Observe la salida (terminal 4). Varíe la frecuencia del generador de 4 a 6 khz. Observe como la salida del PLL se engancha con la señal de entrada.

9. Mida las frecuencias de enganche máxima y mínima. Registre estos valores en la Tabla 8.2.

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

Tabla 8.2.- Mediciones del PLL en intervalo de enganche

9.54 kHz 4.032 kHz

9.54 kHz

9.54 kHz 4.032 kHz

4.032 kHz

Intervalo de captura

10. Calcule las frecuencias de corte del filtro pasa bajas para los valores de C F en la Tabla 8.3. Anote los resultados. Para

Para

Para

11. Mida y anote en la Tabla 8.3 las frecuencias de captura máxima y mínima. Calcule

y registre el intervalo de captura,

.

12. Repita el paso 11 para los demás valores de C F en la Tabla 8.3.

Tabla 8.3.- Mediciones del PLL en intervalo de captura

0.2

0.221

4.75

2.8

1.95

0.1

0.442

5.3

2.8

2.5

0.047

0.940

5.35

2.8

2.55

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

Salida de FM

13. Mida el voltaje de cd (con multímetro digital si es posible) en la salida de FM (terminal 7) para una frecuencia de entrada de 4 kHz. Registre el voltaje de cd en la Tabla 8.4.

Tabla 8.4.- Mediciones del PLL, salida de FM

Frecuencia, kHz

 

4

9.13

9.13

9.04

5

8.32

8.32

8.88

6

9.10

9.10

9

CUESTIONARIO

1. ¿Cuál es el intervalo de captura para C F = 0.2 µF?

El intervalo es de 2.1 kHz.

2. ¿Cuál es el efecto del capacitor del filtro en el intervalo de captura?

Mientras más pequeño sea el capacitor mayor será el intervalo de captura e inversamente.

3. Los datos de la Tabla 8.4 prueban que un PLL puede producir una salida de FM demodulada. Explique por qué.

En los resultados se noto que la frecuencia cambiaba pero la amplitud se mantenía aproximadamente igual. Si hubiera cambiado la amplitud y la frecuencia se mantiene constante sería AM.

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

4. ¿Qué cambio haría para obtener una frecuencia de funcionamiento libre de 50 kHz?

Cambiaría el valor de C T . Suponiendo que el potenciómetro este en su valor máximo se ocuparía el capacitor siguiente:

CONCLUSION

Se comprobó el funcionamiento del circuito de amarre de fase (PLL). Fue fácil de construir el PLL mediante el uso del circuito integrado LM 565. Al estar en funcionamiento libre, el PLL presenta a la salida una señal cuadrada constante, como se muestra en la Figura 8.1.

una señal cuadrada constante, como se muestra en la Figura 8.1. Figura 8.1.- Frecuencia en funcionamiento

Figura 8.1.- Frecuencia en funcionamiento libre el PLL

Instituto Tecnológico de Lázaro Cárdenas

Instituto Tecnológico de Lázaro Cárdenas

Mientras que en el intervalo de enganche a ciertas frecuencias mínima y máxima, la señal de salida sigue a la señal de entrada, durante este intervalo la señal de salida muestra estabilidad (Figura 8.2). El único problema que se presento en la práctica, fue al obtener el intervalo de captura, en la pantalla de osciloscopio se observaba una gran variación de la señal de salida, era difícil obtener este resultado; al final se obtuvo el intervalo entre 2.8 kHz a 4.7 kHz aproximadamente para los tres capacitores que se utilizaron, fue tedioso porque se tenia que aumentar la frecuencia de entrada poco a poco para determinar las frecuencias mínima y máxima de captura.

de entrada poco a poco para determinar las frecuencias mínima y máxima de captura. Figura 8.2.-

Figura 8.2.- Intervalo de enganche