You are on page 1of 11

5 de Junio del 2013

DISEO DE UNA MEMORIA RAM


De capacidad de 24 BITs

ESCUELA POLITECNICA DEL EJRCITO

Fernando Jefferson Quisaguano Paredes

TEMA: Memoria Ram OBJETIVO: Disear un circuito de una memoria Ram que tiene una capacidad 24 bit, 8 localidades de 3 bits.

MARCO TEORICO: Memorias RAM: Las memorias RAM (Random Access Memory), son de lectura-escritura, es decir mientras estn en el sistema es posible leer o escribir en ellas. Un diagrama de bloques de una memoria RAM tpica puede verse a continuacin.

El nmero n de lneas de datos, es el ancho de la palabra, el nmero de lneas de direccin k, determina la cantidad de localidades del dispositivo, talque nmero celdas=2k, y un valor binario formado por estas lneas determina la celda en particular sobre la que se est operando (escribiendo o leyendo).

Su funcionamiento es el siguiente:

Situar en los terminales de DIRECCION la combinacin adecuada a la clula de memoria a operar. En el caso de lectura, poner el terminal R/W a "0", y por ltimo permitir el funcionamiento de la memoria, es decir, validar el proceso con C="1". En la salida de datos obtendremos la informacin almacenada en la direccin de memoria correspondiente. En el caso de escritura, adems de la direccin adecuada es preciso situar en los terminales de "entrada de datos", el dato a almacenar o escribir. Ahora el terminal R/W deber ponerse a "1". Por ltimo, validar la operacin con C="1", la informacin a la entrada de datos quedar registrada en la direccin de memoria indicada.

MATERIALES: Flip flop tipo D


D
1

C3

Compuertas or, nor, nand buffer triestado

decodificador 3-8 (74ls137)

1 2 3 6 5 4

A B C E1 E2 LE

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

15 14 13 12 11 10 9 7

diodos led resistencias

DIAGRAMA DE LA MEMORIA RAM 24 BITS

OE

Localidad0

Localidad0

D1
LED-BLUE

D2
LED-BLUE

D3
LED-BLUE

D1

R3
330

R2
330

OE

B1

BT F1 2 3 FT

R1
330

A1

AT

D2 BUS DE DATOS

3 A1

OE

B1 F1

Localidad0

WR

C1 Localidad0

D3

C1

C1 C1

Localidad1

Localidad1

L1 LINEAS DE DIRECCION L2 L3 WR CS OE

0 0 0 1 0 0

L1

L2 2

L3

A2

AT B2

BT

F2

1
3

Localidad1

FT

WR A2 B2 CS F2

OE

WR C2 Localidad1

C2

C2 C2

Localidad2

L1 L2 L3

1 2 3 6 5 4

A B C E1 E2 LE

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

15 14 13 12 11 10 9 7

Localidad0 Localidad1 Localidad2 Localidad3 Localidad4 Localidad5 Localidad6 Localidad7

Localidad2

A3

AT B3

BT

F3

1
3

Localidad2

FT

A3 B3 F3

WR C3 Localidad2

C3

C3 C3

Localidad3

AT

Localidad3

Localidad3

CS
BT 1 B4 2 3 BT F4 2 3 FT 2 A4 2 3 AT A4 B4 F4 1 FT 2

WR C4 Localidad3

C4

C4 C4

Localidad4

Localidad4

A5

AT B5

BT

F5

Localidad4

FT

A5 B5 F5

WR C5 Localidad4

C5

C5 C5

Localidad5

Localidad5

A6

AT B6

BT

F6

Localidad5

FT

A6 B6 F6

WR C6 Localidad5

C6

C6 C6

Localidad6

Localidad6

A7

AT B7

BT

B7

Localidad6

FT

A7 B7 B7

WR C7 Localidad6

C7

C7 C7

Localidad7

Localidad7

A8

AT B8

BT

F8

Localidad7

FT

A8 B8 F8

WR C8 Localidad1

C8

C8 C8

CS

CS

FUNCIONAMIENTO: La operacin de lectura se habilitara con la entradas OE y CS activadas en nivel bajo (L).
AT 1 2

WR CS OE

1 0 0

CS

WR

BT

CS

CS

OE

FT 1 2

La operacin de escritura se habilitar con la entradas WR y CS activadas en nivel bajo (L).


AT

WR CS OE

0 0 1

CS

WR
CS

CS
1

BT 2

OE

CS

FT 1 2

En caso de CS (chip select) sea activado en nivel alto (H) la salida AT1, BT1, FT1 ser siempre en nivel bajo (L) por ende la visualizacin de los datos ingresados sern los leds sern apagados.

D1
LED-BLUE

D2
LED-BLUE

D3
LED-BLUE

R3
330

R2
330

R1
330

1) OPERACIN DE ESCRITURA:

CS

CS Y WR activados en nivel bajo (L)

WR CS OE

0 0 1

WR
WR C1 Localidad0

CS

OE

WR C2 Localidad1

WR

Las lneas de direccin indicarn en qu localidad se almacenar los datos de ingreso en este caso en la localidad0

C3 Localidad2

WR

L1 L2 L3

0 0 0

C4

L1

Localidad3

L2
WR C5 Localidad4

L3

Las lneas de direccin se conectaran a un Decodificador 3-8 en cual conjunto con el nivel de lectura permitir la habilitacin del guardado en la localidad con se ver a continuacin.
L1 L2 L3 1 2 3 6 5 4 A B C E1 E2 LE Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7 Localidad0 Localidad1 Localidad2 Localidad3 Localidad4 Localidad5 Localidad6 Localidad7

WR C6 Localidad5

WR C7 Localidad6

WR C8 Localidad1

Tabla de verdad de la compuerta or:

WR Localidad0 C1 0 0 1 1 0 1 0 1 1 0 0 0

Proceso de guardado en el flip flop tipo D: Ingreso del dato (D)

Tabla de verdad de la celda activada por nivel:

El inversor se encarga de que S sea el opuesto a R C habilitacin de la entrada (D)

La salida A1 que sera Q ingresara a un buffer triestado que ser habilitado por medio del nivel lgico da la localidad seleccionada, se activara en nivel bajo:
Localidad0
A1 2

1
3
AT 1 2

AT

La salida AT ser cual ser habilitada

CS

BT 1 2

conectada a una compuerta and la con CS (chip select)

CS

FT 1 2

CS

Salida 1

Salida 2

Salida 3

Y finalmente cada una de las salidas mostradas se conectara a unos diodos el cual su funcin ser de no provocar un corto circuito ya que la salida de datos hacia los leds sera la misma que la entrada de datos.

Led 1

Led 2

Led 3

Salida de datos

Bus de datos
OE

D1
R3
330

R2 R1
330
1

330

D2 BUS DE DATOS

OE

D3

OE

Guardado del dato en la localidad: Ingreso del dato 1 Ingreso del dato 2 Ingreso del dato 3

Localidad0

Localidad0

Localidad 0
A1 2

B1 3 AT

BT F1 2 3 FT

A1 B1 F1

0
2
C1 C1

1
C1

Localidad0

1
Localidad1

Localidad1

La salida entrada C1 se encuentra en nivel alto (H) por ende permite guarda el bit con el ingreso del mismo.

Localidad1

2) OPERACIN DE LECTURA:

0 Con la habilitacin de CS y OE en nivel bajo (L) se proceder a la lectura de la localidad


selecionada.

1
3

WR CS OE

1 0 0
L1 L2 L3 1 2 3 6 5 4

WR

CS

L1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

0 0

L1

LINEAS DE DIRECCION L2
A OE B C E1 E2 LE

L2

Localidad0

L3Localidad1 0 Localidad2
Localidad3 Localidad4 Localidad5 Localidad6 Localidad7

L3

NO importa los datos que ingresen no sern guardados.

Localidad0

Localidad0

Localidad 0
A1 2

B1 3 AT

BT F1 2 3 FT

A1 B1 F1

C1

C1

C1

calidad1

lidad1

1 lidad1

Localidad0

La salida entrada C1 se encuentra en nivel bajo (L) por ende NO permite guardar otro bit aparte que el ya ingresado anteriormente.

El nivel bajo de OE no permitir la salida de los datos hacia los leds de esta forma los valores guardados de las salidas de los diodos pasaran.

R3
330

R2
330

R1
330

D1

1
3

D2 BUS DE DATOS

1
3

D3

1
3

El mismo procedimiento se lo realizar para el almacenamiento de ms datos en las diferentes localidades (7) para la guardada y posterior lectura de los mismos.

Conclusin: Sea diseado con satisfaccin la memoria Ram de una capacidad de 24 bits con las especificaciones dispuestas. Bibliografa:
1. Annimo, 18 de diciembre 2012, Memoria Ram, diseo (mtodo cientfico) [on line]. Disponible en la web: http://organizaciond.blogspot.com/

OE

OE

OE

2. Annimo, 25 de Enero 2013, flip flops, Latch [on line]. Disponible en la web:

http://www.slideshare.net/faurbano/latch-y-flipflops