UNIVERSAL SERIAL BUS (USB) Diseado para estandarizar la conexin de perifricos.

Su xito ha sido total, habiendo desplazado a conectores como el puerto serie, puerto paralelo, puerto de juegos, Apple Desktop Bus o PS. La velocidad de transmisin USB. Los dispositivos USB se clasifican en cuatro tipos segn su velocidad de transferencia de datos:

Baja velocidad (1.0): Tasa de transferencia de hasta 1,5 Mbit/s (188 kB/s). Utilizado en su mayor parte por dispositivos de interfaz humana (Human Interface Device, en ingls) como los teclados, los ratones (mouse), las cmaras web, etc.

Velocidad completa (1.1): Tasa de transferencia de hasta 12 Mbit/s (1,5 MB/s) segn este estndar, pero se dice en fuentes independientes que habra que realizar nuevamente las mediciones. sta fue la ms rpida antes de la especificacin USB 2.0, y muchos dispositivos fabricados en la actualidad trabajan a esta velocidad. Estos dispositivos dividen el ancho de banda de la conexin USB entre ellos, basados en un algoritmo de impedancias LIFO.

Alta velocidad (2.0): Tasa de transferencia de hasta 480 Mbit/s (60 MB/s) pero por lo general de hasta 125 Mbit/s (15,6 MB/s). El cable USB 2.0 dispone de cuatro lneas, un par para datos, y otro par de alimentacin.

Sper alta velocidad (3.0): Tiene una tasa de transferencia de hasta 4,8 Gbit/s (600 MB/s). La velocidad del bus es diez veces ms rpida que la del USB 2.0, debido a que han incluido 5 contactos adicionales, desechando el conector de fibra ptica propuesto inicialmente, y ser compatible con los estndares anteriores. En octubre de 2009 la compaa taiwanesa ASUS lanz la primera placa base que inclua puertos USB 3.0, tras ella muchas otras le han seguido y actualmente se ve cada vez ms en placas base y porttiles nuevos, conviviendo junto con el USB 2.0.

Las seales del USB se transmiten en un cable de par trenzado con impedancia caracterstica de 90 15%, cuyos hilos se denominan D+ y D-.8 stos, colectivamente, utilizan sealizacin diferencial en half dplex excepto el USB 3.0 que utiliza un segundo par de hilos para realizar una comunicacin en full dplex. La razn por la cual se realiza la comunicacin en modo diferencial es simple, reduce el efecto del ruido electromagntico en enlaces largos. D+ y D- suelen operar en conjunto y no son conexiones simples. Los niveles de transmisin de la seal varan de 0 a 0,3 V para bajos (ceros) y de 2,8 a 3,6 V para altos (unos) en las versiones 1.0 y 1.1, y en 400 mV en alta velocidad (2.0). En las primeras versiones, los alambres de los cables no estn conectados a masa, pero en el modo de alta velocidad se tiene una terminacin de 45 a masa o un diferencial de 90 para acoplar la impedancia del cable. Este puerto slo admite la conexin de dispositivos de bajo consumo, es decir, que tengan un consumo mximo de 100 mA por cada puerto; sin embargo, en caso de que estuviese conectado un dispositivo que permite 4 puertos por cada salida USB (extensiones de mximo 4 puertos), entonces la energa del USB se asignar en unidades de 100 mA hasta un mximo de 500 mA por puerto. Con la primera fabricacin de un PC con USB 3.0 en 2009, ahora tenemos 1 A (un amperio) por puerto, lo cual da 5 W (cinco vatios) en lugar de 0,5 A (500 mA, 2,5W) como mximo.

Miniplug/Microplug Pin Nombre Color 1 2 3 VCC DD+ Rojo Blanco Verde Descripcin +5 V Data Data + Permite la distincin de Micro-A y Micro-B 4 ID Ninguno Tipo A: conectado a masa Tipo B: no conectado 5 GND Negro Masa y retorno o negativo

PCI-EXPRESS. PCI Express (anteriormente conocido por las siglas 3GIO, en el caso de las "Entradas/Salidas de Tercera Generacin", en ingls: 3 rd Generation In/Out) es un nuevo desarrollo del bus PCI que usa los conceptos de programacin y los estndares de comunicacin existentes, pero se basa en un sistema de comunicacin serie mucho ms rpido. PCI Express (PCIe), desarrollado tambin por Intel, utiliza una arquitectura de canales serie punto a punto. En el mundo de PCI Express, el recurso compartido deja de serlo el bus para pasar a serlo el switch. Cada dispositivo en el sistema tiene un acceso directo y exclusivo al switch, la conexin de cada dispositivo con el switch se denomina enlace (link).

Esta comunicacin full duplex es posible debido a que cada lan utiliza un par de seales de recepcin y otro par de transmisin (cuatro hilos) ambos de tensin diferencial. Una de las caractersticas de PCIe es que se pueden integrar mltiples lanes. Las tarjetas y ranuras PCI Express se definen por su nmero de lanes que forman el enlace, normalmente uno, cuatro, ocho o diecisis lanes dando lugar a configuraciones llamadas x1, x2, x4, x8, x12, x16. La notacin x1, x2, x4 se refiere al nmero de lanes disponibles o ancho del bus. Un simple lane en PCI-Express ofrecer inicialmente una velocidad de 2,5 Gbits/s en cada direccin. Cada enlace puede tener un maximo de 32 lanes obteniendo en este caso un ancho de banda con una tasa de transferencia de 8 GB/s. Esto representa una considerable mejora de la tasa de transferencia del actual PCI

Otras caractersticas de PCI Express: - Permite conexin en caliente (hot-plug). - Permite cambio en caliente (hot-swap). - Gestin integrada de errores. - Implementa funciones de ahorro de energa.

Aunque no hay compatibilidad hacia atrs respecto al hardware, se mantiene una compatibilidad con PCI en relacin al software. El sistema operativo puede bootear y utilizar los dispositivos PCIe sin realizar modificaciones en los mismos. Para utlizar las caractersticas inherentes al estndar PCI Express, como gestin de errores o funciones de ahorro de energa, el sistema operativo debe ser capaz de hacerlo directamente. Si esto no es as, se reconocen las interrupciones PCI existentes y los drivers permanecen sin alteraciones. Los primeros 256 bytes de espacio de configuracin son idnticos a los registros PCI actuales, y debido a que el sistema operativo ve al switch PCI express como un bridge PCI virtual incluso viejos sistemas operativos pueden configurar dispositivos PCI express. Sin embargo la BIOS si debe contar con soporte para PCI Express, ya que estos dispositivos requieren un espacio de configuracin relativamente grande. La velocidad superior del PCI-Express permitir reemplazar casi todos los dems buses, AGP y PCI incluidos. La idea de Intel es tener en un futuro un solo controlador PCI-Express comunicndose con todos los dispositivos. El bus PCI Express est todava en su infancia (2006) y el PCI an se mantendr un tiempo, mientras tanto podremos ver al PCI Express coexistir con el PCI.

UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECNICA ELCTRICA ELECTRNICA Y SISTEMAS

ESCUELA PROFESIONAL DE INGENIERA ELECTRNICA

MAQUINAS Y COMPUTADORAS TRABAJO ENCARGADO DE TRANSFERENCIA DE DATOS POR USB Y PCI EXPRESS

PRESENTADO POR:

Gabriel Edgardo COLQUE MONJE

PUNO PER

2013