Universidad de Austral de Chile 
Facultad de Ciencias de la Ingeniería 
Valdivia 
 
 
 
 
 
 
 
 
 
 
 
Tarea 5 
Contador Descendente







 
Módulo: Sistemas Lógicos Binarios 
Profesor: Agnes Madalinski 
Estudiantes: Manuel Mancilla 
David Ortega  
 
 
 
 
 
 
 
 
30 de Mayo de 2010 
Intiouuccion
En casi todos los tipos de equipo digital se encuentran flip‐flops programados o conectados como 
contadores, usándose no solamente como contadores sino como equipo para dar la secuencia de 
operación, división de frecuencias, así como para manipulación matemática. 
En  el  sentido  más  elemental,  los  contadores  son  sistemas  de  memoria  que  “recuerdan”  cuántos 
pulsos de reloj han sido aplicados en la entrada. La secuencia en que esta información se almacena 
depende de las condiciones de la aplicación y del criterio del diseñador de equipo lógico. Muchos 
de los contadores más comunes se encuentran disponibles en paquetes de circuitos integrados. 
El  objeto  de  este  informe,  es  aplicar  estas  nociones,  al  diseño  de  un  sistema  contador  de  4  bits 
descendente, mediante biestables de cualquier tipo, ya sea un sistema sincrónico o asincrónico.  
 
 
 
 
 
 
 
 
 
 
 
 
   
Besaiiollo
Flips Flops 
 
Los  flips  flops  son  circuito  de  combinación  de  compuertas  lógicas,  A  diferencia  de  las 
características  de  las  compuertas  solas,  si  se  unen  de  cierta  manera,  estas  pueden  almacenar 
datos que podemos manipular con reglas preestablecidas por el circuito mismo [1]. 
Esta es la representación general par un Flip Flop 

Los flips flops  pueden tener varias entradas, dependiendo del tipo de las funciones 
internas que realice, y tiene dos salidas: 

Funciones o estados de operación 
 Activar: Con la función ACTIVAR el estado de la salida pasa a 1, o se mantiene en 1. 
 Desactivar: Con la función DESACTIVAR el estado de la salida pasa a 0 o se mantiene en 0. 
 Memorizar: Con la función MEMORIZAR el estado de la salida mantiene su valor. 
 Caso  impredecible:  Con  la  función  IMPREDECIBLE  el  estado  de  las  salidas µ = µ

 =  1,  (Solo  en 
algunos casos).  
 


Clasificación de los flip flop 
 
 
Asíncronos:  son  los  flips  flops  que    sólo  tienen  entradas  de  control,  sin  señales  de  reloj  en  la 
entrada.  
 
Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las 
entradas  de  control  dependen  de  la  de  sincronismo  se  denominan  síncronas  y  en  caso  contrario 
asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas. Estos 
flip flop son R‐S; J‐K; D. 
 
Activados por Flanco: Sincroniza el cambio de estado durante la transición del pulso de reloj es el 
flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral específico, las 
entradas  son  aseguradas  y  el  flip  flop  no  se  ve  afectado  por  cambios  adicionales  en  las 
entradas  hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso. .Estos flip flop son 
Edgetriggered y Master‐Slave (maestro‐esclavo) R‐S; D; J‐K; T. 
 


Tipos de Flips Flops  
 
Flip Flop RS: 
 
Un  flip  flop RS  tiene  una entrada  S  de  puesta  a  1  (set) y una entrada  R de  puesta  a 0 (reset).  Las 
dos salidas Q suministran señales complementarias entre sí. 
El circuito que implementa un flip‐flop RS consiste de dos puertas NOR en las que se ha conectado 
cada  salida  a  una  de  las  entradas  de  la  otra  puerta  NOR.  Dependiendo  de  los  estados  de  las 
entradas  se  obtienen  las  funciones  MEMORIZAR;  DESACTIVAR;  ACTIVAR  Y  CASO  IMPREDECIBLE 
[2]. 
 
RS asíncrono 

Símbolo



Diagrama de impulsos Tabla de verdad


RS síncrono 

Símbolo









Diagrama de impulsos Tabla de verdad



Flip Flop D 
 
El  flip‐flop  D  está  provisto  de  una  entrada  de  reloj  C  y  además  de  una  entrada  de  datos  D.  Esta 
última determina que estados lógicos debe adoptar el flip‐flop. 
El flip‐flop D tiene una configuración interna similar a la del flip‐flop RS. Sin embargo, la entrada S 
de  puesta  a  1  (set)  se  ha  llevado  hacia  el  exterior  como  entrada  de  datos  D.  Internamente  la 
entrada D está conectada mediante un inversor con la entrada R de puesta a 0 (reset). 
De  esa  forma  se  evita  que  se  produzca  el  caso  impredecible,  cuando  S  =  R  =  1,  el  cual  ocasiona 
estados de salida que no pueden ser determinados previamente [2]. 
 
En este caso se dispone de sólo dos funciones: 
 
D=1: ACTIVAR 
D=0: DESACTIVAR 
 
D síncrono 

Símbolo


Diagrama de impulsos Tabla de verdad



Flip Flop JK 
 
El Flip Flop JK puede considerarse como el flip flop universal puesto que puede configurarse para 
obtener los demás flip‐flop. 
El flip‐flop JK está provisto generalmente de tres entradas, las cuales se denominan con las letras J, 
K y C. 
La  correspondencia  con  el  flip‐flop  RS  en  relación  con  las  entradas  es  la  siguiente:  la  entrada  J 
corresponde  a  la  entrada  S  y  la  entrada  K  corresponde  a  la  entrada  R.  C  es  en  ambos  casos  la 
entrada de reloj. Es posible que el flip‐ flop Jk este provisto de una cuarta entrada  adicional R de 
puesta a 0 lógico (reset) con prioridad sobre todas las otras entradas. 
El flip‐flop JK es un flip‐flop controlado por los flancos de los pulsos de reloj. Las entradas J y K se 
habilitan  con  uno  de  los  dos  flancos  de  un  pulso  de  reloj,  ya  sea  con  flancos  de  subida  o  con 
flancos  de  bajada.  En  el  símbolo  del  componente  se  puede  reconocer  la  entrada  de  reloj  de 
control por flancos ya que su indicador la caracteriza como entrada dinámica. Si se conecta antes 
de  la  entrada  de  reloj  un  inversor,  se  cambiará  la  lógica  de  habilitación  por  flancos  de  subida  a 
habilitación por flancos de bajada [2]. 
 
JK  Síncrono 

Caracterización por francos de la entrada C

Símbolo


Diagrama de impulsos Tabla de verdad


   
Contadores  
Los contadores digitales o binarios en esencia son un grupo de flip‐flop dispuestos de tal manera 
que  sus  salidas  proporcionan  una  secuencia  determinada  como  respuesta  a  los  acontecimientos 
que ocurren a la entrada del reloj. Estos acontecimientos pueden ser por lo general pulsos de reloj 
(sincrónicos)  o  acontecimientos  aleatorios  (asincrónicos)  alimentados  como  entradas  por  la 
terminal de reloj de los flip‐flops. Los contadores de propagación se basan en este último principio 
para generar secuencias binarias que cambian como respuesta a eventos [3]. 
Para  conformar  un  contador  de  n  bits  solo  basta  tener  n  flip‐flops,  uno  para  cada  bit  de 
información.  
Contador de propagación ascendente 
Este contador cuenta en forma ascendente desde 0000 hasta 1111, es decir que tiene 16 estados 
diferentes (24=16) [4]. 
Contador de propagación descendente 
Los contadores descendentes cuentan en forma inversa, por ejemplo de 1111 hasta 0000. Este  
contador es similar al ascendente excepto que las salidas ahora son su complemento. 
Contadores Asíncronos 
En este tipo, la señal de reloj se conecta sólo al primer biestable o flip flop en inglés (FF), las demás 
entradas se conectan a la salida del biestable anterior. El conectarse de esta forma la señal de reloj 
provoca que todos los flip‐flop no cambien de estado al mismo tiempo, por ello reciben el nombre 
de asíncronos.  
Para realizar un contador descendente, se conecta a la señal de reloj de flip‐flop siguiente, la salida 
Q del  anterior.  El  asíncrono  además  de  indicar  el  número  de  impulsos  de  señal  recibidos  puede 
dividir la frecuencia de la señal de reloj.  
El  inconveniente  de  este  tipo  de  contador  viene  dado  por  el  tiempo  de  propagación  de  la  señal, 
que  hace  que  si  cambiamos  el  estado  del  primer  biestable  deben  cambiar  de  estado  éste  y  el 
siguiente,  provocando  que  la  señal  de  reloj  tenga  un  retardo  al  bascular.  Si  se  conectan  más,  el 
tiempo  de  espera  que  corresponde  con  el  tiempo  de  propagación,  aumenta,  lo  que  limita  la 
frecuencia  de  funcionamiento  del  contador.  Esta  frecuencia  máxima  viene  determinada  por  la 
siguiente relación 
F <
1
n ∙ tp
 
tp= tiempo de propagación y n= número de biestables. 
 
Contadores síncronos 
En  este  tipo  de  biestables,  la  señal  de  reloj  externa  se  conecta  a  todos  los  flip  flop.  Con  ello  se 
consigue  que  todos  los  biestables  evolucionen  a  la  vez,  y  por  lo  tanto  elimina  los  retrasos 
acumulativos  de  los  flip‐flops  que  se  producen  en  los  contadores  tipo  asincronico.  Para 
conseguirlo hay que añadir una lógica combinacional para implementarla en el contador, mientras 
que  los  biestables  hacen  de  memoria  para  saber  en  qué  estado  se  encuentra,  la  lógica 
combinacional se encargará de calcular cual será el siguiente estado al que debe pasar el contador 
[5].  

Discusión  
 
Ventaja de los contadores síncronos sobre los asíncronos 
 
De hecho el asíncrono solo lo recomiendo para hacer cosas sencillas, ya que su desarrollo no esta 
tan automatizado como los síncronos. 
 
Todos los Flips Flops  cambian de estado al mismo tiempo, todos están sincronizados por los TPN 
de  los  pulsos  de  la  señal  del  reloj,   a  diferencia  de  los  contadores  asíncronos,  los  retrasos  de 
propagación de los FF no se suman para producir un retraso global. 
En  lugar  de  ello,  el  tiempo  total  de  respuesta  de  un  contador  síncrono,  es  igual  al  tiempo  que  le 
toma  a  uno  de  los  FF  cambiar  de  estado  más  el  tiempo  necesario  para  que  los  nuevos  niveles 
lógicos se propaguen a través de una sola compuerta AND y enlace las entradas J y K. Esto es: 
Retraso total =t pd del FF+ t pd de la compuerta AND 
Ese  retraso  total  es  el  mismo  sin  importar  cuantos  FF  estén  en  el  contador  y  generalmente  será 
mucho menor que el de un contador asíncrono con el mismo número de FF. Por supuesto que el 
contador síncrono tiene una circuitería más compleja que el contador asíncrono [3]. 
Considerando lo anterior optaremos por un contador del tipo sincrónico. Se realizarán dos diseños 
usando Biestables tipo D y tipo JK.   
DISEÑO EN BASE A FLIP FLOP D 
Para el diseño usando Flip Flop D, en primer lugar debe analizarse el proceso de transición de 
estado que debe ocurrir en µ
n
 y µ
n+1
, con respecto a las entradas del FF que recibe la señal. El 
resumen lo muestra la tabla 1. 
 
 
 
Tabla 1.Transición de estado para las entradas del Flip flop D. 
Debido a que este tipo de FF posee solo una entrada D, el estado requerido en dicha entrada para realizar la transición 
de µn  a µn+1, está claramente definida. Ampliando la información de la tabla 2 a los 4 FF que componen el contador 
de 4 bits, obtenernos la tabla 3. 
 
  TRANSICIONES DE ESTADO  ENTRADA DE LOS FLIP‐FLOP 
  Estado actual  Estado siguiente  FF
3
  FF
2
  FF
1
  FF
0
 
  Q
3
  Q
2
  Q
1
  Q
0
  Q
3
  Q
2
  Q
1
  Q
0
  D
3
  D
2
  D
1
  D
0
 
15 a 14  1  1  1  1  1  1  1  0  1  1  1  0 
14 a 13   1  1  1  0  1  1  0  1  1  1  0  1 
13 a 12  1  1  0  1  1  1  0  0  1  1  0  0 
12 a 11  1  1  0  0  1  0  1  1  1  0  1  1 
11 a 10  1  0  1  1  1  0  1  0  1  0  1  0 
10 a 9    1  0  1  0  1  0  0  1  1  0  0  1 
9 a 8  1  0  0  1  1  0  0  0  1  0  0  0 
8 a 7  1 0  0  0 0 1 1 1 0 1 1  1 
7 a 6  0  1  1  1  0  1  1  0  0  1  1  0 
6 a 5  0  1  1  0  0  1  0  1  0  1  0  1 
5 a 4  0  1  0  1  0  1  0  0  0  1  0  0 
4 a 3  0 1  0  0 0 0 1 1 0 0 1  1 
3 a 2  0  0  1  1  0  0  1  0  0  0  1  0 
2 a 1  0  0  1  0  0  0  0  1  0  0  0  1 
1 a 0  0  0  0  1  0  0  0  0  0  0  0  0 
0 a 15  0  0  0  0  1  1  1  1  1  1  1  1 
Tabla 2. Transicion de estado de µ respecto de la entrada D. 
 
Realizando el análisis para cada una de las entradas (D
0
, D
1,
 D
2 y
 D
3
) mediante Mapa de Karnaugh se 
obtiene  la  reducción  de  estas  mismas  respecto  de  las  Salidas  de  los  FF.    El  análisis  para  cada 
entrada D, se muestra en las tablas 3, 4,5 y 6 respectivamente.  
µn µn + 1 Ð
0 0 0
0 1 1
1 0 0
1 1 1
                                
Ð
0
= µ
0

Ð
1
= µ
1
∙ µ
0

1

∙ µ
0

 
Tabla 3. Reducción de la variable Ð
0
.                           Tabla 4. Reducción de la variable Ð
1

 
 
                                 
 
Ð
2
= µ
1

∙ µ
0

∙ µ
2

+ µ
0
∙ µ
2
+ µ
1
∙ µ
2
 
Tabla 5. Reducción de la variable Ð
2
.     
 
                        
 
 
 
Ð
3
= µ
1

∙ µ
0

∙ µ
2

∙ µ
3


0
∙ µ
3

1
∙ µ
3
+ µ
2
∙ µ
3
 
Tabla 6. Reducción de la variable Ð
3

   
Del análisis anterior, obtenemos que nuestro circuito del contador descendente en base a Flip Flop 
D simulado en el software Multisim 11 de National Instruments, se muestra en la figura 1. Donde 
se ha puesto un Display Hexadecimal para verificar el correcto funcionamiento de nuestro diseño. 
 
Figura 1. Simulación del diseño del contador descendente de 4 bits en base a Flip Flop D. 
 
El  diagrama  de  pulsos  en 
donde  cada  FF,  se  puede  ver 
en  la  figura  2,  en  donde  se  ve 
la  característica  de  divisor  de 
frecuencia de cada Flip Flop D.  
División  que  sigue  la  siguiente 
relación  ¡
FF
=
¡
c
2
n
, donde ¡
c
 es 
la frecuencia  del reloj y n es la 
posición  de  FF  del  que  se  está 
midiendo la frecuencia. 
 
 
Figura 2. Diagrama de pulsos del contador descendente de 4 bits en base a 
Flip Flop D. 
DISEÑO EN BASE A FLIP FLOP D 
Para el diseño con FF JK se debe analizar la transición de estado de un FF. La Tabla 7,  se presentan 
las cuatro posibilidades de cambios de estado de µn (actual) y µn + 1 (siguiente) de los FF presentes 
en la secuencia que compone el contador.  
µn  µn + 1 [ K
0  0 0 X
0  1 1 X
1  0 X 1
1  1 X 0
Tabla 7. Transición de los estados de con respecto a J y K 
Ampliando la información mostrada en la tabla 7, a los 4 biestables que componen el contador de 
4  bits,  se  obtiene  la  tabla  8,  que  muestra  la  transición  de  cada  FF  con  respecto  a  la  escala 
descendente, de 15 a 0, que debe seguir nuestro contador. El valor X representa el hecho de que 
la  entrada,  sea [ o K,  puede  tomar  cualquier  valor  para  cumplir  con  el  objetivo  de  mantener  o 
cambiar  el  estado  del µ actual.  Por  ejemplo,  para  modificar µ
0
,  del  estado  0  al  1  (2  a  1),  las 
entradas  del  FF
0
  puede  tomar  los  valores [
0
= K
0
= 1 o  bien   [
0
= 1 y K
0
= u,  esta  razón 
asignamos temporalmente K
0
= X con el objetivo de simplificarnos el posterior análisis mediante 
Karnaugh.  
  TRANSICIONES DE ESTADO  ENTRADA DE LOS FLIP‐FLOP 
  Estado actual  Estado siguiente  FF
3
  FF
2
  FF
1
  FF
0
 
  Q
3
  Q
2
  Q
1
  Q
0
  Q
3
  Q
2
  Q
1
  Q
0
  J
3
  K
3
  J
2
  K
2
  J
1
  K
1
  J
0
  K
0
 
15 a 14  1  1  1 1  1  1 1 0 X 0 X 0 X  0  X  1
14 a 13   1  1  1  0  1  1  0  1  X  0  X  0  X  1  1  X 
13 a 12  1  1  0  1  1  1  0  0  X  0  X  0  0  X  X  1 
12 a 11  1  1  0  0  1  0  1  1  X  0  X  1  1  X  1  X 
11 a 10  1  0  1 1  1  0 1 0 X 0 0 X X  0  X  1
10 a 9    1  0  1  0  1  0  0  1  X  0  0  X  X  1  1  X 
9 a 8  1  0  0  1  1  0  0  0  X  0  0  X  0  X  X  1 
8 a 7  1  0  0  0  0  1  1  1  X  1  1  X  1  X  1  X 
7 a 6  0  1  1 1  0  1 1 0 0 X X X X  0  X  1
6 a 5  0  1  1  0  0  1  0  1  0  X  X  0  X  1  1  X 
5 a 4  0  1  0  1  0  1  0  0  0  X  X  0  0  X  X  1 
4 a 3  0  1  0  0  0  0  1  1  0  X  X  1  1  X  1  X 
3 a 2  0  0  1  1  0  0  1  0  0  X  0  X  X  0  X  1 
2 a 1  0  0  1  0  0  0  0  1  0  X  0  X  X  1  1  X 
1 a 0  0  0  0  1  0  0  0  0  0  X  0  X  0  X  X  1 
0 a 15  0  0  0  0  1  1  1  1  1  X  1  X  1  X  1  X 
Tabla 8. Transición de estado de µ con repecto de las entradas ] y k 
De  la  tabla  8  se  desprenden  los  valores  de  las  variables  (entradas  FF)  para  cada µ,  que  serán 
estudiadas y reducidas mediante mapas de Karnaugh.  
Para las entradas [ y K  el diagrama de Karnaugh y la expresión reducida se muestra en las tablas 
de la 9 a la 16 respectivamente. 
                                   
[
0
= 1 K
0
= 1 
Tabla 9. Reducción de la variable [
0
.                           Tabla 10. Reducción de la variable K
0

 
                               
[
1
= µ
0

K
1
= µ
0

 
Tabla 11. Reducción de la variable [
1
.                           Tabla 12. Reducción de la variable K
1



[
2
= µ
0

∙ µ
1

K
2
= µ
0

∙ µ
1

 
Tabla 13. Reducción de la variable [
2
.                           Tabla 14. Reducción de la variable K
2



[
3
= µ
0

∙ µ
1

∙ µ
2

K
3
= µ
0

∙ µ
1

∙ µ
2

 
Tabla 15. Reducción de la variable [
1
.                           Tabla 16. Reducción de la variable K
1

A  partir  del  análisis  anterior  se  puede  deducir  que  se  requerirá  de  dos  compuertas  lógicas  AND 
además de los Flip‐ Flop JK. Por lo que el diseño de nuestro contador sería el que se muestra en la 
figura  3,  el  Display  Hexa  fue  puesto  para  poder  visualizar  el  funcionamiento  del  dispositivo  en 
simulación,  realizada  mediante  el  software  Multisim  11  de  National  Instrument.  Además  del 
display,  se  usó  un  analizador  lógico  que  mostró  los  pulso  en  los  FF,  la  gráfica  corresponde  a  la 
figura 4. 
 
 
Figura 3. Diseño Contador descendente en base a Flip‐flop JK 
 
 
 
 
Figura 4. Diagrama de pulsos en los FF 
 
Al igual que en el diseño anterior, en la figura 2 también es posible ver la característica de divisor 
de frecuencia de los FF. Dicha división sigue la siguiente relación 
¡
PP
=
¡
c
2
n
 
 Donde  la ¡
c
 es  la  frecuencia  del  reloj  y n es  la  posición  de  FF  del  que  se  está  midiendo  la 
frecuencia. 
  
 
 
   
Aplicaciones del contador diseñado. 
 
Como ya se dijo y se ha visto, los flip‐flop J‐K son los elementos centrales para la construcción de 
contadores electrónicos, su uso no está limitado a este tipo de circuitos y muchas aplicaciones en 
la  robótica.  Además  que  en  el  caso  se  ser  conectado  a  un  BCD  tiene  aplicaciones  en  cualquier 
sistema que ocupe números o contadores decimales. 
El contador binario descendente que nosotros diseñamos tiene varios usos prácticos. En casi todos 
los tipos de equipo digital se encuentran biestables programados o conectados como contadores, 
usándose no solamente como contadores sino como equipos para dar secuencia de operación, así 
como para manipulación matemática. 
Además puede ser utilizado en temporizadores, el cual puede ser ocupado en sistemas de alarmas, 
Otra aplicación son los divisores de frecuencia, frecuencímetros, sintetizadores. 
 
‐Divisores de frecuencia:  En muchas ocasiones la frecuencia de una señal no es la requerida para 
la aplicación y se hace necesario dividir la misma. 
Empleando  contadores  de  módulo  ‘n’  se  puede  dividir  la  frecuencia  por  valores  que  no  sean 
potencias de 2. Un contador de módulo ‘n’ permite dividir la frecuencia por ‘n’. 
 
‐Temporizadores: Medida de tiempo y control de dispositivos de acción retardada. Existen muchas 
aplicaciones de los temporizadores en la electrónica digital. 
 
‐Frecuencímetros: Un frecuencímetro es un instrumento que sirve para medir la frecuencia, 
contando el número de repeticiones de una onda en un intervalo de tiempo, mediante el uso de 
un contador que acumula el número de periodos. 
 
 
 
 
 
 
 
 
 
 
   
Conclusiones
 A  través  de  la  implementación  del  contador  tipo  sincrónico  se  evita  el  tiempo  de 
propagación  que  en  el  caso  de  los  sistemas  asincrónicos  se  va  incrementando  a  medida 
que  se  agregan  componentes  contrariamente  a  lo  que  sucede  con  el  sistema  sincrónico 
donde este tiempo de propagación no con cambia con la cantidad de componentes o flip 
flop en este caso. 
 
 En  lo  que  tiene  que  ver  con  el  diseño  del  contador,    a  través  del  desarrollo  de  nuestro 
trabajo  fue  posible  visualizar  que  el  diseño  mediante  Flip  Flop  JK,  es  más  conveniente  ya 
que  además  de  estar  libre  de  desfases  en  la  salida,  su  implementación  requiere  menos 
componentes o compuertas que el diseño desarrollado con biestables del tipo D, lo que se 
traduce mayor eficiencia, en términos económicos, para el desarrollo del proyecto. 
 
 Los  diseños  implementados,  como  se  ve  en  el  diagrama  de  pulsos  también  sirven  de 
divisores de frecuencia. 
 
 En  la  realización  de  este  trabajo  comprendimos  la  importancia  de  los  Flip‐Flops  a  bajo 
nivel,  estos  son  fundamentales  y  aún  más  si  estos  son  del  tipo  J‐K,  ya  que  en  estos  tiene 
diversas aplicaciones en la electrónica de los elementos que utilizamos a diario. 
   
Bibliogiafia
 
[1]. Flip Flops [en línea] <http://www.forosdeelectronica.com/tutoriales/flip‐flops.htm> 
 
[2]. Com3Lab, fundamentos de la tecnología digital 2. 
 
[3]. Contadores [en línea] 
<http://usuarios.multimania.es/bnunez/Archivos%20propios/Digitales/Contadores.pdf> 
 
[4]. Contadores [en línea] <http://html.rincondelvago.com/contadores‐ascendentes. html> 
 
[5]. Contadores Síncronos [en línea] 
<http://www.forosdeelectronica.com/tutoriales/contadores‐sincronos.htm> 
 
   
 
 
 
 
 
 
 
 
 
 
 
 
 

Sign up to vote on this title
UsefulNot useful