DEGEM® SYSTEMS

CURSO EB-220

Manual del Estudiante
LECCIÓNES DE LABORATORIO

Copyright © 1996 propiedad I.T.E. Innovative Technologies in Education. Todos los derechos reservados. Este libro o cualquiera de sus partes no deben reproducirse de ninguna forma sin el permiso escrito previo de I.T.E. Esta publicación esta basada en la metodología exclusiva de Degem Systems. Con el interés de mejorar sus productos, los circuitos, sus componentes y los valores de estos pueden modificarse en cualquier momento sin notificación previa.

Primera edición en español impresa en: Segunda edición en español impresa en: Tercera edición en español impresa en:

1996 2002 2005

Cat. No. 9031322005 (SPN, DEGEM)

TABLA DE CONTENIDO

Lesión 1 – Compuertas Lógicas CMOS I Lesión 2 – Compuertas Lógicas CMOS II Lesión 3 – Compuertas Lógicas CMOS III Lesión 4 – Compuertas DTL NAND I Lesión 5 – Compuertas DTL NAND II Lesión 6 – Compuerta Inversora TTL I Lesión 7 – Compuerta Inversora TTL II Lesión 8 – Compuerta ECL NOR Lesión 9 – Combinación de Diferentes Familias Lesión 10 – Diagnostico Preparación Lesión 11 – Diagnostico Prueba Lesión 12 – Maratón de Diagnostico LECCIÓN No. 1: COMPUERTAS LOGICAS CMOS - I OBJETIVOS Tras completar esta lección, estará capacitado para:

1-1 EB-220 2-1 3-1 4-1 5-1 6-1 7-1 8-1 9-1 10-1 11-1 12-1
1-1

1. Saber cómo se construyen las compuertas inversoras CMOS, NAND y NOR. 2. Conocer las características de la familia lógica CMOS. DISCUSION En esta lección aprenderá acerca de transistores y compuertas CMOS. Las principales ventajas que ofrecen los dispositivos CMOS respecto de dispositivos bipolares comparables (DTL, LPS, TTL, ECL, HCL) son: 1. Menor disipación de potencia.

2. Amplia gama de tensiones (3 a 18 V). 3. Alta impedancia de entrada. 4. Alta inmunidad al ruido. Por otro lado, debido a su alta sensibilidad a las descargas eléctricas, los dispositivos CMOS requieren de mucho cuidado al manipularlos. Los circuitos CMOS son, por lo general, más lentos que los circuitos bipolares. Un resistor de 100W está conectado en serie con la línea VDD del circuito (en la plaqueta EB-220), permitiendo medir la corriente sin desconectar la fuente de alimentación.

EB-220 1-2 AUTOEXAMEN Estudie los dos siguientes circuitos: ¿Cuáles son las funciones lógicas de los circuitos mostrados en la pantalla anterior? 1: NAND. 2: NOR Dibuje en su cuaderno las conexiones que deben efectuarse en la plaqueta para implementar las compuertas lógicas mostradas en las figuras. 2: NOT 1: NAND. 2: NOT 1: NOT. 2: NAND 1: NOR. .

Estudie el diagrama circuital de la compuerta NOT. Mida la salida para una entrada lógica 0. . Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión.EB-220 1-3 EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • • Bastidor EB-2000 Plaqueta EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multímetro digital) PROCEDIMIENTO 1. 2. VIN 0 1 VOUT Nota: puede usar las fichas de masa y de +5 V para generar los niveles lógicos. 4. y anote los resultados en la siguiente tabla. 3. Arme el circuito como se indica. Lleve la entrada a 1 lógico.

6.EB-220 1-4 VIN (V) 0 1 2 2. Conecte PS-1 a VIN del circuito lógico. Conecte el circuito como se indica. Conecte un voltímetro a PS-1. Lleve la salida a 0 V. Mida y anote las tensiones de salida.5 VOUT (V) VIN (V) 2. Estudie el diagrama circuital de la compuerta NAND. Varíe continuamente la tensión de entrada entre 0 y 5 V. .8 3 4 5 VOUT(V) 5.2 2. 8. 7. Dibuje su cuaderno la característica de transferencia estática (VOUT en función de VIN) del inversor.

EB-220 1-5 9. Nota: puede usar las fichas de masa y de +5 V para generar los niveles lógicos. Mida y anote los niveles lógicos de salida (no las tensiones) para todas las combinaciones posibles de las entradas. Estudie el diagrama de circuito de la compuerta NOR. V1 0 0 1 1 V2 0 1 0 1 VOUT 10. Arme el circuito de acuerdo al esquema. 11. .

Intente medir la corriente consumida por el circuito inversor cuando la entrada está en 0 lógico o en 1 lógico. INPUT 0 1 VDSn V mV VGSn mV V VGSP V mV VDSP mV V 15. ¿Es posible medir la tensión? Sí. Calcúlela midiendo la caída de tensión en bornes del resistor R11. Anote los resultados en la tabla. No. Mida los niveles lógicos de salida (no tensiones) para todas las C combinaciones de las entradas. 14. Vuelva a conectar el circuito inversor. . para entradas 0" y "1". VC 0 0 0 0 1 1 1 1 VB 0 0 1 1 0 0 1 1 VA 0 1 0 1 0 1 0 1 VOUT 13.EB-220 1-6 12. Mida las tensiones drenaje-fuente y compuerta-fuente de ambos MOSFET’s.

Sí. Mida la corriente cuando la entrada está conectada a 0 y 1 lógicos.EB-220 1-7 16. Intente medir la corriente de entrada del circuito inversor que ha construido (conectando un miliamperímetro digital en serie con la entrada). ¿Es posible medir corrientes? No. .

estará capacitado para describir las características de la familia lógica CMOS.EB-220 2-1 LECCIÓN No. .II OBJETIVOS Tras completar estas actividades experimentales. EQUIPO Para realizar este experimento se requiere el siguiente equipo: • Bastidor EB-2000 • Plaqueta EB-220 • Juego de cordones de puenteo DL-20 • Osciloscopio de doble trazo • DMM (multímetro digital) • Generador de señales con salida TTL PROCEDIMIENTO 1. 2: COMPUERTAS LOGICAS CMOS . Ud. Estudie el diagrama circuital. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 2.

5. Lleve la frecuencia del generador de señales a 100 kHz. Conecte el circuito inversor como se muestra en la figura: 4. Lleve la frecuencia del generador de señales a 100 kHz y conecte un osciloscopio a la salida del inversor. Mida el tiempo de caída de la señal de salida e ingrese el valor obtenido. Conecte la salida TTL/CMOS del generador de señales a la entrada del inversor.EB-220 2-2 PRUEBA DE LA CARGA . Tiempo de caída (salida del inversor): ________μseg .Carga resistiva 3. y anote sus resultados. Mida y anote la tensión de CC en bornes del resistor R11. Mida la tensión de CC en bornes del resistor R11. Lleve la frecuencia del generador de señales a 50 kHz. Tensión en bornes de R11:___________ mV 6. 7. Tensión en bornes de R11:___________ mV 8.

EB-220 2-3 9. EXPERIMENTO CON UNA COMPUERTA INVERSORA HCT 13. 14. TENSION "1" (V) TENSION "0" V CARGA NINGUNA R13 a TIERRA R13 a 5V CMOS 10. Construya otro inversor con un segundo par de transistores CMOS. . Conecte la salida del primer inversor a la entrada del segundo inversor. Estudie el diagrama del circuito HCT. 12. Conecte el resistor R13 entre la salida del inversor y tierra y vuelva a medir. cuando se aplican 0 y 5 Voltios a la entrada del inversor. Use el osciloscopio para medir la tensión de salida del primer inversor. 11. Conecte el circuito como se muestra en la figura. Conecte el resistor R13 entre la salida del inversor y la fuente de alimentación de +5V y vuelva a medir. Mida con el osciloscopio las tensiones de los niveles lógicos en la salida del inversor.

¿Es posible medir el tiempo de caída? Sí. Conecte la salida TTL/CMOS del generador de señales en la entrada G1. . Conecte el resistor R13 entre la salida OUT3 del inversor y la tensión de alimentación de +5 V.EB-220 2-4 15. Conecte el resistor R13 entre la salida OUT3 del inversor y tierra. NIVEL "1" (V) NIVEL "0" (V) CARGA NINGUNA R13 a TIERRA R13 to 5V 18. Mida con un osciloscopio el tiempo de caída de la señal de salida. 16. y vuelva a medir. 19. y ajuste su frecuencia a 100 kHz. No. 17. Mida las tensiones de 0 lógico y 1 lógico que aparecen en la salida OUT3 del inversor. Vuelva a medir.

Sí. La corriente de entrada es demasiado alta para poder ser medida. ID=0. 3. ID=0. PREGUNTAS de RESUMEN 1. ID » 0. en ambos estados de salida? Note que la corriente consumida es muy baja en ambos estados del inversor. ID » 0. Sí. ID=0. ID»0.1AEn "1": VDS = 5V.1AEn "1": VDS » 5V. ID = 0. La corriente de entrada es menor que la resolución del multímetro. No.En "1": VDS = 0. 2.EB-220 3-1 LECCIÓN No. ID » 0. ID = 0. En "0": VDS = 5V.2 A. 3: COMPUERTAS LOGICAS CMOS . ID=0. ID»0. ¿Ha logrado Ud. En el estado de "1" lógico. En "1": VDS = 0. En "0": VDS = 5V. 4. ID=0. ID=0. ID = 0. ID » 0. En "0": VDS » 5V. En "0": VDS = 0. .En "1": VDS = 0. En "1": VDS = 5V. En "0": VDS = 0.En "1": VDS = 5V. medir la corriente de entrada a la compuerta CMOS? No. En "0": VDS = 0.2A.III OBJETIVOS Esta lección contiene preguntas de repaso que examinarán sus conocimientos acerca de los temas tratados en las lecciones anteriores: Compuertas Lógicas CMOS (I + II).En "1": VDS » 5V. en ambos estados de salida? En "0": VDS = 0. ¿Cuáles son los puntos de trabajo (VDS e ID) del transistor PMOS del inversor. ¿Cuándo es máxima la corriente consumida por el circuito CMOS? En el estado de "0" lógico. La corriente es 20 mA.2A. ¿Cuáles son los puntos de trabajo (VDS e ID) del transistor NMOS del inversor. ID = 0. En "0": VDS = 5V. La corriente es 0. Durante las transiciones.

I OBJETIVOS Una vez completadas estas actividades de laboratorio.2 V. La operación de la compuerta NAND. VIBE sat = 0.7 V . conocerá: 1. 4: COMPUERTAS DTL NAND . El llamado fan-out es el número máximo de entradas que se pueden conectar a la salida de la compuerta. y también para presentar un circuito de dos entradas. 2. La hemos mencionado para mostrar cómo trabaja una etapa de salida con una resistencia de elevación.6 V. AUTOEXAMEN Estudie el siguiente circuito: En los siguientes cálculos suponga que: VICE sat = 0.5 V β típico = 70. La familia DTL no se usa más. Vt diodo = 0. Las características de la Familia DTL. Vd encendido = 0. DTL es la base de muchas otras familias lógicas.EB-220 4-1 LECCIÓN No. DISCUSION En la familia DTL.7 V VIBE (umbral de conducción) = 0. los diodos de entrada implementan las funciones lógicas y el transistor controla el nivel de salida. Ud.

y demuestre que el circuito implementa la función lógica NAND. IN1 IN2 Tensión de Salida Nivel Lógico 0 0 1 1 0 1 0 1 Si desea ejecutar un ejercicio que trata acerca de los niveles lógicos bajo distintas condiciones de operación. N = 12 N = 38 N = 63 N = 22 EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multímetro digital) PROCEDIMIENTO 1. Dados estos valores. Ic = 42 mA.EB-220 4-2 Calcule la tensión de salida OUT1 para todas las cuatro combinaciones posibles de las entradas IN1 e IN2. El transistor de salida debe ser capaz de drenar hasta 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. . oprima el icono de Aplicación en la esquina inferior derecha de la pantalla. Cuando el transistor de salida entra en saturación. La salida de una compuerta DTL se halla en "0". calcule el fan-out N de la compuerta DTL (suponga β = 70).05 mA de cada compuerta conectada en etapa siguiente.

Estudie el diagrama del circuito de la compuerta DTL NAND.EB-220 4-3 2. 3. . Mida la tensión de salida para las cuatro posibles combinaciones de IN1 e IN2. 5. Conecte el circuito DTL como se muestra en la figura: 4. y anote los resultados en la tabla. según se requiera. Fije los valores lógicos en las entradas IN1 e IN2 conectándolos a masa o a +5 V.

EB-220 4-4 IN1 IN2 Tensión de Salida Nivel Lógico 0 0 1 1 0 1 0 1 6. Para entrada "0". I = ________mA 7. Conecte OUT1 al osciloscopio y mida el tiempo de subida. Conecte IN1 a la tensión de entrada de lógica 1. I = ________mA Para entrada "1". e IN 2 a la tensión de entrada de onda cuadrada de 100 kHz (use la salida TTL/CMOS del generador de señales). Conecte la salida OUT1 al circuito de carga DTL/TTL LOAD (la entrada del circuito de carga está en el cátodo de D5). Desconecte la entrada IN2 y mida la corriente que circula a través de D1. Con R3 desconectado. VCE = ________ V 8. NOTA: En este estado operamos el circuito con una carga similar a una etapa DTL. el tiempo de subida es: = ________ μseg Con R3 conectado el tiempo de subida es: = ___________ μseg Conecte R3 en paralelo con R4 y verifique el cambio en la señal de salida. 9. para IN1 = 0 e IN1 = 1. Mida la tensión VCE para 0 y para 1 en la salida (R3 desconectado). . Para salida "0" VCE = ________ mV Para salida "1".

Conecte R6 en paralelo con R5. Conecte una onda cuadrada a IN2. Mida la corriente entre OUT1 y el circuito de carga cuando OU1 = 0 y OUT1 = 1. la corriente es: = ________ mA Para una entrada "0". Si la entrada vale "1". Compare la tensión de salida con la obtenida en ausencia de carga. la corriente es: = ________ mA 11. . como en el paso 8.EB-220 4-5 10. 12.

Compare el efecto de esta carga sobre la señal de salida. y anótela. la corriente es: = ________ mA . Para entrada "1".EB-220 4-6 13. NOTA: Cuando R6 está conectado en paralelo con R5. Mida la corriente de salida. la corriente es: = ________ mA Para entrada "0". la carga del circuito equivale a 14 entradas DTL.

el resistor elevador es implementado tanto por R4 como por R3||R4. Disminuye. 2. ¿Continuará el circuito operando correctamente después de conectar en la salida una carga equivalente a 14 circuitos de entrada (R16)? No. Aumenta. Sí. Aumenta. Disminuye. 5: COMPUERTAS DTL NAND . el circuito opera normalmente. Disminuye. Disminuye. ____________ el tiempo de subida y ___________ la corriente consumida desde la fuente de alimentación. 3. PREGUNTAS de RESUMEN 1. En nuestro circuito. El resistor conectado entre el colector de Q1 y Vcc es denominado resistor elevador (o de "pull-up"). C1 acelera el tiempo de subida de la señal de salida. C1 no afecta el tiempo de subida de la señal de salida. . el circuito no opera normalmente. ¿Cómo afectará el capacitor C1 al tiempo de subida de la señal de salida? C1 desacelera el tiempo de subida de la señal de salida. Al disminuir R3. Aumenta.II OBJETIVOS Esta lección contiene preguntas de repaso que examinarán sus conocimientos sobre los temas tratados en la lección anterior: Compuertas DTL NAND I. Aumenta.EB-220 5-1 LECCIÓN No.

DISCUSION La familia TTL (Lógica Transistor-Transistor) es una familia lógica muy popular. Ud. En este circuito tenemos un circuito de actuación que incluye un componente activo. Oprima el icono de Sugerencia para obtener más datos.EB-220 6-1 LECCIÓN No. fueron inspiradas por desarrollos de la familia TTL. Para la salida "0" la corriente es: = ________ mA Para salida "1" la corriente es: = ________ mA . ALSTTL. Las modernas familias lógicas CMOS. si se conecta una etapa idéntica a la salida. Las características de la familia lógica TTL. Cómo trabaja un circuito inversor. Es la base de muchas otras familias lógicas (LSTTL. AUTOEXAMEN Estudie el circuito que se muestra a continuación: Calcule la corriente suministrada al circuito por la fuente de alimentación.). F etc. 6: COMPUERTA INVERSORA TTL .I OBJETIVOS Una vez completadas estas actividades de laboratorio. tales como HC y HCT. Esta etapa de salida es denominada tótem. en ambos estados. estará capacitado para saber: 1. 2.

EB-220 6-2 EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multímetro digital) PROCEDIMIENTO 1. 2. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. 3. Estudie el diagrama del circuito. Conecte el circuito TTL como se muestra en la figura para cargar la salida de la compuerta: .

la corriente de entrada en IN 3. Mida el consumo de corriente del circuito. VOUT2 Nivel de Entrada 0 1 5. . Corriente entrada mA mA Corriente salida mA Tension V Nivel Logico 6. y la corriente de carga de salida en ambos estados lógicos. Anote los resultados en la tabla (¡preste atención al signo de la corriente!). Conecte IN3 a las fichas de masa y de +5V de la plaqueta EB-220.EB-220 6-3 4. y anote el valor de VOUT2 en ambos estados lógicos. Mida los parámetros de trabajo de Q2 y las tensiones de salida para las entradas 0 y 1. Nivel de Entrada Corriente alim.

EB-220 6-4 ENTRADA "0" ENTRADA "1" Ic Vce Ic Vce TRANSISTOR Q2 ≈ lin = mA mV ≈ lin = mA V Vout V mV Mida los parámetros de trabajo de Q 3 y las tensiones de salida para las entradas 0 y 1. Conecte R6 en paralelo con R5 y mida las tensiones para los dos niveles lógicos de la salida. ENTRADA "0" ENTRADA "1" Ic Vce Ic Vce TRANSISTOR Q3 ≈ IR8 = mA mV ≈ IR8 = mA V Vout V mV 7. Para "1" V = ________ mV Para "0" V = ________ V .

Mida y anote el tiempo de subida de la señal de salida. 9. El nivel lógico "0" es reducido en: = ________ V 11. Conecte la salida al resistor R13 (1KΩ). en vez del circuito de carga. T(subida) de la salida = ________ EB-220 μseg 6-5 10. y verifique su efecto sobre los niveles de tensión de salida. Conecte el segundo terminal de R13 a masa. Conecte una señal de onda cuadrada de 100 kHz desde la salida del generador de señales TTL/CMOS a IN3. ¿Cómo afecta esta carga a la señal de salida? El nivel lógico "1" es reducido en: = ________ V .8. Desconecte R6 desde la carga.

2. Calcule el consumo de corriente del circuito. Sus mediciones no deberían diferir en más del 10% de estos valores. 4. la corriente en el estado "0" vale 3. PREGUNTAS de RESUMEN Compare el consumo de corriente medido con el consumo de corriente calculado en la lección anterior.3 mA. 7: COMPUERTA INVERSORA TTL . Similar (dentro del ±20%). 1. 2. y la corriente en el estado "0" es 1.18 mA.I. El transistor de salida consume más corriente y el transistor se satura menos. intente determinar la causa.II OBJETIVOS Esta lección incluye preguntas de repaso que examinarán sus conocimientos de los temas tratados en la lección anterior: Compuertas Inversoras TTL . Según nuestros cálculos. 12 mA. .4 mA.EB-220 7-1 LECCIÓN No.05 mA. 3. Si la diferencia es significativa. suponiendo que la mitad del tiempo la entrada está en estado "1" y la otra mitad del tiempo en estado "0". Diferente (fuera del ±20%). Aumenta la resistencia del transistor de salida. cuando se conectaron en paralelo las 14 etapas de salida? Aumenta la corriente de la fuente de alimentación. ¿Por qué aumentó la tensión de salida correspondiente al nivel lógico 0.3 mA. El transistor de salida consume menos corriente y el transistor se satura más.

se familiarizará con las características de la compuerta ECL NOR. Los terminales están numerados en el 10102 del modo mostrado a continuación. Esta compuerta está marcada en la plaqueta como G 2. Ud. La compuerta inferior (que posee dos salidas) será usada para obtener tensiones cuyos niveles lógicos son los generalmente usados en circuitos ECL. ¿Cuáles son los valores de VCC1. Los niveles lógicos en la salida de G2 se usan para analizar la compuerta ECL NOR marcada G 3 en la plaqueta.EB-220 8-1 LECCIÓN No. AUTOEXAMEN Utilice el icono de Sugerencia para contestar la siguiente pregunta: 1. DISCUSION El circuito ECL que usaremos en este experimento es parte de un circuito integrado 10102 ECL. Este componente contiene cuatro compuertas NOR de dos entradas. 8: COMPUERTA ECL NOR OBJETIVOS En esta lección. VCC2 y VEE recomendados por el fabricante? VCC1 = ________ V VCC2 = ________ VEE = ________ V V .

.

2.EB-220 8-2 2. Al suministrar estas tensiones al componente. Estudie el diagrama circuital de la compuerta NOR diferencial de dos salidas ECL (G2). Suponga que aplicamos las siguientes tensiones de alimentación: VCC1= VCC2 = 5V. VEE = 0. ¿cuáles son las tensiones de salida de los niveles lógicos 0 y 1? Para "0" : _______ V Para "1" : _______ V 3. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. ¿Qué tensiones de salida corresponden a los niveles lógicos? Para "0" : _______ V Para "1" : _______ V EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multímetro digital (DMM) PROCEDIMIENTO 1. .

Para "0" : _______ V Para "1" : _______ V 5.EB-220 8-3 3. . Mida las tensiones para los niveles lógicos "0" y "1" en la salida ECL. Conecte el circuito ECL como se muestra en la figura: 4. Conecte el DMM como amperímetro como se muestra en la animación.

No. si todas las entradas se hallan en estado lógico "0". IN5 Tensión (V) Nivel lógico 0 0 1 1 PREGUNTAS de RESUMEN 1. La corriente es: _______mA 7. Tensión (V) IN6 Nivel lógico 0 1 0 1 OUT4 Tensión Nivel (V) lógico 1 0 0 0 . y la potencia consumida por cada compuerta en el estado lógico 0 (divida por 4 la potencia total): Consumo de potencia del circuito: _______ mW Consumo de potencia por cada compuerta: _______ mW 2. Conecte señales de lógica 1 y 0 a G 3 (desde las salidas de G2).EB-220 8-4 6. ¿Opera la compuerta correctamente como compuerta NOR? Sí. Mida y anote las tensiones y los niveles lógicos para las cuatro combinaciones posibles de entrada. Mida la corriente requerida para operar las cuatro compuertas del circuito integrado. Calcule el consumo de potencia del circuito.

estudiaremos cómo los circuitos TTL. estudiará cómo se conectan entre sí compuertas de diferentes familias lógicas. . es posible ya que la compuerta CMOS no consume una corriente significativa. ¿es posible conectar varias compuertas DTL o TTL a la salida de un componente CMOS? Sí. ya que el componente CMOS sólo puede drenar una cantidad limitada de corriente. la interconexión entre estas dos familias lógicas y sus derivados es una tarea sencilla. y los niveles de tensión serán afectados. 2. DISCUSION Las familias lógicas TTL. AUTOEXAMEN 1. No es posible. 9: COMBINACION DE DIFERENTES FAMILIAS OBJETIVOS En este experimento. es posible. En este experimento. En algunos casos. No. Por lo general.8 V. y un 1 lógico está usualmente entre 2. ya que la compuerta CMOS consume corriente. Los niveles lógicos de tensión usados en la familia ECL son diferentes a los usuales. el fan-out de ciertas familias lógicas CMOS puede limitar la capacidad de excitación a una o dos compuertas lógicas. Basándonos en la experiencia adquirida. ya que el CMOS puede drenar cualquier corriente. Ud. DTL y CMOS utilizan los mismos niveles de tensión: un 0 lógico está usualmente entre 0 V y 0. Por ello esta familia no puede ser combinada directamente con otras familias: se necesitan circuitos especiales de traducción para adaptar los niveles lógicos.EB-220 9-1 LECCIÓN No. es imposible.0 V.2 V y 5. DTL y CMOS se interconectan entre sí. ¿Es posible conectar varias etapas de CMOS a una salida TTL o DTL? Sí.

2. Conecte el circuito como se muestra en la figura: .EB-220 9-2 EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multímetro digital (DMM) PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. Estudie el diagrama del circuito: 3.

y mida las tensiones para ambos niveles lógicos en la salida. Verifique las tensiones de nivel lógico en la salida del inversor CMOS para los niveles lógicos 0 y 1. para entradas 0 y 1. Conecte la entrada del inversor CMOS a la salida del inversor TTL. Para entrada lógica "0" : ______V Para entrada lógica "1" : ______ mV 5. .EB-220 9-3 4. Para la entrada lógica "0" : ______V Para la entrada lógica "1" : ______ V 6. como se muestra en la figura. Conecte ahora R6 en paralelo con R5.

y verifique los niveles de la tensión de salida del inversor TTL. Suministre niveles lógicos 1 y 0 a la entrada del inversor TTL.7. Para entrada lógica "0" : ____V Para la entrada lógica "1" : ____mV .

Conecte el circuito de modo que el inversor TTL sea cargado por tres compuertas CMOS inversoras. Estudie este circuito CMOS de tres compuertas cargado. Para la entrada lógica "0" : _______V Para la entrada lógica "1" : _______mV . 10. 9.EB-220 9-4 8. Mida las tensiones de salida de las compuertas TTL y CMOS cuando a sus entradas se aplican los niveles lógicos 0 y 1.

No. ¿funcionará correctamente? Sí.EB-220 9-5 PREGUNTAS de RESUMEN 1. 2. La familia lógica HCT CMOS puede suministrar la corriente de salida requerida. Un circuito en el que una compuerta TTL es cargada por una compuerta CMOS. Un circuito donde una compuerta CMOS excita cinco compuertas CMOS. No. ¿funcionará normalmente? Sí. .

Ud. Ud.EB-220 10-1 LECCIÓN No. DISCUSION En esta práctica. Un modo de diagnosticar fallas consiste en ir midiendo a partir de las entradas. En esta lección Ud. Se compara la señal de cada etapa con la esperada. Los componentes ECL no son usados debido a que usan valores de tensión no estándar para representar los niveles lógicos. como preparación para la prueba de diagnóstico y la maratón de diagnóstico de las siguientes lecciones. diagnosticará los circuitos incluidos en la plaqueta EB-220. avanzando en sentido contrario al flujo de la señal. Las fallas son localizadas probando cada etapa del sistema bajo prueba con el fin de determinar si las tensiones de salida o cualquier otro parámetro es similar a los valores que presenta el sistema durante operación normal. y al hallarse una discrepancia se localizó la avería. realizará una serie de mediciones que lo prepararán para los ejercicios que deberá resolver más adelante.PREPARACION OBJETIVOS En esta Lección. 10: DIAGNOSTICO DE FALLAS . se puede tomar una serie de mediciones dentro de la misma para hallar el subsistema o componente averiado. Se usarán todos los circuitos (excepto los componentes ECL). Otro posible método es comenzar a medir desde la salida. . Tras aislar la etapa en donde se sospecha que se halla la falla. Estudie el diagrama en bloques del circuito de diagnóstico. diagnosticará fallas en la plaqueta EB-220.

Conecte la plaqueta EB-220 en las guías del bastidor EB-2000 y verifique la conexión. Estudie el circuito. 3. 2. . Conecte el circuito como se muestra en la figura.EB-220 10-2 EQUIPO El equipo que se precisa para este experimento es: • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multímetro digital (DMM) PROCEDIMIENTO 1.

IN2 0 0 1 IN4 0 1 0 OUT V V V OUT3 CMOS OUT2 OUT1 PIN 9 V mV V V ----V mV mV V V V mV VR2 mV mV mV IN1 mV mV V .EB-220 10-3 4. IN2 0 0 1 1 IN4 0 1 0 1 OUT 6. Compruebe la operación del circuito. Mida la tensión en los puntos de prueba listados en la tabla y anote los resultados. Repita las mediciones para las cuatro combinaciones posibles de IN2 e IN4. IN1 está desconectado en el circuito TTL y por eso está en lógica 1). Conecte las entradas lógicas a IN2 e IN4 (como fue descrito previamente. 5.

9. mida las formas de onda en las salidas OUT 1 y OUT2 y dibuje sus diagramas de tiempos. Sugerencia: Primero decida ¿cuáles son las fases relativas de las formas de onda en el diagrama? .1 1 V mV V V mV mV V 7. Conecte a IN2 una señal TTL/CMOS de 100 kHz. Conecte alternativamente un 0 lógico y un 1 lógico a IN4. Para ambas condiciones. 8.

11: DIAGNOSTICO . Estudie el circuito que Ud. midiendo las tensiones clave y comparándolas a las tensiones que presentaría el circuito en operación normal.PRUEBA OBJETIVOS Tras una breve discusión acerca de cómo se diagnostican averías. deberá medir en las proximidades del nodo del que se sospecha. no localiza la falla dentro de los 20 minutos. . la descripción correcta será resaltada en la pantalla. Se permiten hasta tres intentos. Ud. seleccione la descripción más adecuada de la tabla de fallas. El procedimiento adecuado para diagnosticar averías consiste en recorrer el circuito. Ud. necesitará los valores de los puntos de prueba y las formas de onda que ha medido en la Lección anterior. En el modo de Prueba. Cuando halle Ud. la avería.EB-220 11-1 LECCIÓN No. Para aislar el componente averiado. una de cuatro posibles fallas. la unidad EB-2000 inserta automáticamente. Cada intento incorrecto reducirá su calificación en ocho (8) puntos. El nodo al que se halla conectado un componente defectuoso presentará una tensión distinta a la esperada. ya armó y conectó. Si Ud. al azar. será interrogado mediante cuatro fallas que serán insertadas aleatoriamente. DISCUSION En esta Lección se evalúan sus habilidades de diagnóstico.

conéctelo como se muestra en la figura: . un adicional de cuatro (4) puntos. sin equivocarse nunca. recibirá Ud. dentro de los 20 minutos. localiza todas las fallas. EB-220 11-2 EQUIPO Para realizar este experimento se requiere el siguiente equipo: • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multímetro digital (DMM) Descripción de Fallas Si el circuito no está conectado.Si Ud.

EB-220 11-3 Componente CMOS CMOS OUT3 CMOS DTL HCT Q3 R1 R1 DTL Q1 R8 DTL CMOS TTL R2 DTL CMOS HCT Descripción de Falla Terminal 8 desconectado Circuito sin conexión a masa OUT3 conectado a masa Terminal 6 desconectado OUT1 cortocircuitada a Vcc Circuito sin conexión a masa Emisor y colector cortocircuitados R1 desconectado de Vcc Resistor cortocircuitado Circuito desconectado de Vcc Emisor no conectado a masa Resistencia demasiado alta IN2 cortocircuitado Puntos 8 y 13 cortocircuitados Circuito desconectado de Vcc Resistor cortocircuitado IN1 conectado a masa Circuito abierto en el punto Circuito desconectado de Vcc .

deberá medir en las proximidades del nodo del que se sospecha. Ud. Ud. El procedimiento adecuado para diagnosticar averías consiste en recorrer el circuito. midió en la lección anterior. El nodo al que se halla conectado un componente defectuoso presentará una tensión distinta a la esperada. necesitará los valores de puntos de prueba y las formas de onda típicos que Ud. ya armó y probó. Para aislar el componente averiado. DISCUSION En esta lección se evaluarán sus habilidades de diagnóstico. En el modo de Maratón de Diagnóstico. una a la vez. 12: MARATON DE DIAGNOSTICO OBJETIVOS En esta lección.EB-220 12-1 LECCIÓN No. Estudie el circuito que Ud. . las averías son insertadas al azar. deberá diagnosticar un gran número de fallas escogidas al azar. midiendo las tensiones clave y comparándolas a las tensiones que presentaría el circuito en operación normal.

seleccione la descripción más adecuada de la tabla de fallas.9 minutos. no halle la respuesta correcta. ni siquiera en el caso que Ud. conéctelo como se muestra en la figura: .EB-220 12-2 Tras agotarse todas las fallas. se las reinserta en un orden diferente. en ningún caso se muestra la respuesta correcta. Una vez hallado el origen de la falla. EQUIPO Para la Maratón de Diagnóstico se precisa el siguiente equipo: • • • • Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multímetro digital (DMM) Descripción de Fallas Si el circuito no está conectado. Cada sesión puede constar de hasta 99 intentos. o extenderse hasta 99. Al contrario de lo que sucede en el modo de Prueba.

EB-220 12-3 Componente CMOS CMOS OUT3 CMOS DTL HCT Q3 R1 R1 DTL Q1 R8 DTL CMOS TTL R2 DTL CMOS HCT Descripción de Falla Terminal 8 desconectado Circuito sin conexión a masa OUT3 conectado a masa Terminal 6 desconectado OUT1 cortocircuitada a Vcc Circuito sin conexión a masa Emisor y colector cortocircuitados R1 desconectado de Vcc Resistor cortocircuitado Circuito desconectado de Vcc Emisor no conectado a masa Resistencia demasiado alta IN2 cortocircuitado Puntos 8 y 13 cortocircuitados Circuito desconectado de Vcc Resistor cortocircuitado IN1 conectado a masa Circuito abierto en el punto Circuito desconectado de Vcc .