You are on page 1of 10

Universidad Distrital FJDC

Facultad de Ingeniera

CLCULO DEL PERIODO DE MUESTREO CONTINUO PARA UN CONVERSOR ANLOGO - DIGITAL EN UN PIC 16F877A o 18f4550 (V.7)
Por: Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co Versin 7: Mayo 10 de 2012 Referencias sobre el tema de ADC's: Informacin sobre tipos de conversores AD y sus caractersticas, puede ser encontrada, por ejemplo, en http://pdfserv.maxim-ic.com/en/an/AN2094.pdf . Sobre terminologa de amplificador de muestreo y retencin en http://www.spsc.tugraz.at/courses/msp/msp/data/MT-007_ApertureTime.pdf Informacin sobre error de cuantizacin: MT-001: Taking the Mystery out of the Infamous Formula, "SNR=6.02N + 1.76dB," and Why You Should Care (http://www.analog.com/en/content/0,2886,761%255F795%255F88014,00.html) El presente documento explica algunos clculos relativos al proceso de conversin A/D (mtodo de registro de aproximaciones sucesivas: SAR) y muestreo continuo para un sistema de adquisicin de datos, empleando un PIC. Referencia: Datasheet 16F877A y 18F4550. Qu pasa si no hay muestreo y retencin? El sistema de S/H mejora significativamente la cantidad de muestras por segundo que se obtienen de un conversor A/D de n bits. Para comprender su mrito, supngase que no se dispone de dicho sistema, por lo tanto en un conversor A/D mediante SAR (registro de aproximaciones sucesivas) que muestrea contnuamente una seal analgica, por ejemplo senoidal, de frecuencia fs y amplitud Am, durante el intervalo de conversin Tc (idealmente igual a n Tad, donde Tad es el tiempo de conversin de cada bit), la seal analgica est cambiando con el tiempo a medida que se obtiene cada uno de los bits parcialmente del resultado final. Evidentemente sto introduce un error en el resultado digital de la conversin, ya que el voltaje de entrada no se mantuvo constante mientras se obtenan todos los n bits, y para cada bit intermedio, el voltaje de entrada Vs tuvo un valor distinto. Dado que siempre habr una incertidumbre en el bit menos significativo LSB, igual a la mitad de su valor en voltaje asociado (es decir, si por ejemplo un 1 en el bit LSB representa 1V en el voltaje de entrada, en realidad ese 1 digital corresponde a voltajes analgicos que estn entre 0.5 y 1.49 voltios en la entrada, al igual que un 0 indicar que el voltaje de entrada est entre -0.5 y 0.49 voltios), se demostrar a continuacin cul es la mxima frecuencia f de seal que permite que durante el tiempo de conversin Tc la entrada solamente cambie en una magnitud de voltaje equivalente a 1/2LSB con el fin de limitar el error por cambio de voltaje de entrada durante la conversin, al mnimo valor correspondiente dicho 1/2 LSB. Para tal propsito supngase que se describe matemticamente Vs como: El cambio en Vs(t) se obtiene de derivar parcialmente respecto a t: Y el valor mximo de este cambio es:

Vs( t ) = Am sin( 2 fs t) d ( Vs( t ) ) = 2 fs Am cos( 2 fs t) dt Vs t .max = 2 fs Am

Si Vs est acondicionada para la ventana Vrefmas - Vrefmenos entonces:


Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Vrefmas Vrefmenos = 2 Am

Universidad Distrital FJDC

Facultad de Ingeniera

Y para un conversor de n bits, el bit menos significativo equivale en voltios a:

LSB =

Vrefmas Vrefmenos 2 1 Am 2 1
n n

2 Am 2 1
n

Por lo tanto el error mnimo que se espera en la conversin es 1/2 LSB:

mLSB =

= Vsmax

y tmax = Tc

Relacionando esta magnitud de error admisible con la velocidad de cambio de Vs encontramos la mxima fs que produce un error de 1/2LSB durante un tiempo de conversin Tc=nTad Si, por ejemplo consideramos el caso de un PIC16f877A, con n=10, Tad=1.2s, Tc=12Tad segn manual de datos tcnicos: La mxima frecuencia de seal que permite un error de 1/2LSB, sin emplear sistema de S/H, es: Lo cual dista mucho de la mxima frecuencia de muestreo ideal (e irrealizable):

(2

Am
n

1 Tc

= 2 fsmax Am

Tad := 1.2s

n := 10 Tc = 14.4 s

Tc := ( n + 2) Tad 1

fsmax :=

2 Tc 2 1 1 Tc

(n )

fsmax = 10.804 Hz

= 69444.444 Hz

Al emplear muestreo y retencin (sample and hold, S/H) se pretende que durante la conversin Tc el voltaje de entrada no cambie. Ello se logra haciendo cargar previamente y lo ms rpidamente posible un condensador con el voltaje Vs (muestreo) y luego desconectando dicho condensador de la entrada y conectndolo al conversor mediante un bffer que retenga dicho voltaje ms o menos constante durante todo el tiempo de conversin (hold). Desafortunadamente dado que el condensador de retencin no se puede conectar a travs de resistencia serie nula a la seal Vs, tarda cierto tiempo en cargarse, y de igual forma, al desconcectarse de la entrada y aplicarse al amplificador de retencin (bffer) se produce una oscilacin en su voltaje durante un pequeo tiempo (aperture Jitter), la conversin no debera empezar antes de que el voltaje en el condensador se haya capturado y se haya estabilizado luego de conmutarlo al amplificador. Este tiempo se denomina tiempo de adquisicin y est influenciado por otros aspectos adems de los anteriormente mencionados (como por ejemplo la temperatura y el voltaje de alimentacin). En consecuencia, el tiempo total para obtener un voltaje analgico convertido a digital, dentro de un error admisible previamente establecido, involucra tanto el tiempo de adquisicin como posteriormente el tiempo de conversin. Este perodo conjunto se denomina perodo de muestreo y el mximo nmero de muestras por segundo, para cierta cantidad de error admitido, es el inverso de dicho perodo y se mide en muestras por segundo (sps). Se aprecia que, por ejemplo para un 877A, bajo ciertas condiciones, el tiempo de adquisicin puede llegar a ser similar al tiempo de conversin, y el nmero de muestras por segundo en dichas condiciones estara cercano a 33 ksps, lo cual es inferior a las 69.4 ksps ideales, pero definitivamente mucho mejor que las 0.0108 ksps que se obtendran manejando el mismo error sin la presencia de un sistema de S/H.

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Universidad Distrital FJDC

Facultad de Ingeniera

El sistema de muestreo y retencin hace que una seal Vs de entrada aparezca ante el conversor A/D como la seal que se muestra en la siguiente Figura 1. El modelo de entrada analgica que presenta Microchip en sus hojas de datos para el conversor A/D se atiene a las consideraciones descritas y se explica con ms detalle a continuacin. Figura 1. Muestreo y cuantizacin de una seal para conversin A/D de 4 bits.

Figura 2. Modelo de entrada analgica con circuito de S/H de un PIC18F4550. La fuente de seal anloga se modela segn su equivalente Thvenin. Es frecuente que la fuente de seal anloga para pruebas sea el tab central de un potencimetro conectado entre +Vref y -Vref. El modelo mostrado en la Figura 2 es similar para los PIC16F877A y bsicamente solo cambian los valores de parmetros mostrados (son ms altos en general). Para calcular el tiempo de adquisicin de una muestra se indica: Pot := 4000 Resistencia Thvenin de la Fuente (peor caso): Rs := Settling time indicado por el fabricante para el amplificador (Aperture Jitter 0.2uS para 18F, 2us para 16F): Temperatura C : Temp := 50 TAMP := 0.2s Pot 4 (mx.) Rs = 1 k

Rs mximo est sugerido en las especificaciones del uC y es 2.5k . grados centgrados

grados centgrados

Tamb := 25

El coeficiente de temperatura es 0.05us/C para 16F y 0.02us/C para 18F: TCOFF := ( Temp Tamb) 0.02s
Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

TCOFF = 0.5 s

Delay en Tacq debido a temperatura.

Universidad Distrital FJDC

Facultad de Ingeniera

Resolucin requerida en la conversin (n bits significativos, 10 max 16F y 18F))

n := 10

No siempre la aplicacin requiere la resolucin mxima. El reducir este parmetro aumenta el nmero de muestras por segundo (menor tiempo de adquisicin) a costo de un resultado digital menos confiable. Los (10-n) bits menos significativos sern errneos. Chold es 120 pF para 16F y 25 pF para 18F. Ric es la misma en ambos : C HOLD := 25pF R IC := 1k resistencia mxima de interconexin (dados por el fabricante mismo valor 16F y 18F)

La resistencia del conmutador de muestreo-retencin depende de Vdd fundamentalmente. R SS := 2k Por ejemplo para 16F @5V es aproximadamente 7k como puede verse en la Figura 3.. Debe consultarse en la hoja de datos del fabricante. Para 18F en cambio, es aproximadamente 2k. Fig. 3 Rss para 16F877A El condensador de retencin Chold se carga a travs de las resistencias anteriormente modeladas. El voltaje de carga est dado por:
t Rserie CHold Vc( t ) = ( Vs Vc( 0 ) ) 1 e

Donde Vs es el nuevo valor de la seal de entrada y Vc(0) es el valor de voltaje de condicin inicial (t =0), previamente almacenado en Chold (valor de retencin de la muestra anterior). Tericamente Vc(t) nunca es igual exactamente a Vs, por lo tanto existe un error inherente que se puede expresar como
t Vc( t ) Vs Rserie CHold Vc( 0) Vc( 0 ) err = = e 1 + Vs Vs Vs

que para la primera muestra, cuando Vc(0)=0, se reduce a:


t Rserie CHold err( 0 ) = e

t = Rserie CHold ln

Vc( t ) Vs Vs

Este es el tiempo que hay que esperar para que el condensador de retencin se cargue al nuevo valor de la seal Vs, cuando el condensador tena previamente un voltaje Vc(0). En el peor de los casos ntese que: ( Vs Vc( 0 ) )
max

= Vrefmas Vrefmenos

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Universidad Distrital FJDC

Facultad de Ingeniera

Este caso, sin embargo, correspondera a una seal de entrada cuadrada de periodo inferior al tiempo de muestra. Para la mayora de seales analgicas muestreadas, se suponen transiciones continuas en el tiempo, por lo que para un conversor de N bits, un cambio en su salida de 1 bit (lsb, el menos significativo) supone una variacin de la entrada ligramente superior a medio bit LSB: 1 Vrefmas Vrefmenos para 1/2LSB ( Vs Vc( 0 ) ) = Vrefmas min 2 N 2 1 Es decir, si por ejemplo Vrefmenos es 0 voltios y Vrefmas es 1.023 voltios, un cambio de 1 bit (lsb) debera representar un cambio en el voltaje de la seal de 1 milivoltio, sin embargo, debido al algoritmo SA (Successive Approximation) este cambio de 1 bit se puede dar cuando el voltaje cambia a un valor superior a 0.5 milivoltios y dicho bit se mantiene en 1 para todos los voltajes de entrada entre 0.5 y 1.49 milivoltios. Para voltajes inferiores a 0.5 milivoltios, el bit menos significativo ser 0, y para voltajes mayores que 1.49 milivoltios el bit menos significativo ser 0 nuevamente, pero ahora el siguiente bit ms significativo ser 1, para indicar b'10'= 2 en decimal. Por lo tanto, dada una resolucin de N bits en el conversor A/D, es innecesario esperar un tiempo mayor al que el condensador de retencin requiere para cambiar su voltaje en una proporcin dada como mnimo por (error de 1/2 LSB): ( Vs Vc( 0) ) min 1 Vrefmas Vrefmenos N +1 2 2 Retomando lo anterior, ntese que la fraccin de cambio de voltaje en el condensador de retencin relacionada con la menor fraccin de voltaje que es capaz de discriminar el conversor A/D, resulta como: Vc( tacq ) 1 1 1 donde 1 LSB = Vs Vc( 0) N+ 1 2 N+ 1 2 2 2 2 Donde Vc(tacq) es el voltaje en el condensador cargndose a travs de una red Req, por un tiempo de adquisicin mnimo que ha transcurrido desde la ltima muestra retenida (t=0) y que trata de llegar a Vs, que es el valor actual de la seal de entrada, pero que dada la resolucin de N bits del conversor, es inutil esperar a que dicho voltaje del condensador llegue a Vs (5, donde =Req x Chold, segn la teora) y es suficiente conque alcance una fraccin de dicho valor, que depende de la resolucin de N bits del conversor. Por lo que el tiempo de carga del condensador de retencion se puede expresar como ya se haba dicho: tacq Rserie CHold ln 1

1 = Rserie C ln Hold Vs Vc( 0 ) N+ 1 2 2 Vc( tacq )

Si el tiempo de adquisicin es menor que este valor, el error ser superior a la fraccin del rango del conversor indicada, expresada en funcin de los bits de resolucin. Ntese que para muchas aplicaciones es posible admitir un error superior a 1/2LSB lo cual sugiere que no se necesita la resolucin mxima de 10 ( o N) bits en una muestra determinada. Si por ejemplo la escala de voltaje para Vin a la entrada anloga debe regirse por: Voltajes de referencia: Vrefmas := 5V Vrefmenos := 0V

Vin max := Vrefmas Vrefmenos

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Universidad Distrital FJDC

Facultad de Ingeniera

El voltaje de entrada correspondiente a un codigo de salida nbin A/D es: nbin Vad ( nbin) := Vrefmenos + Vin max n 2 1 Vad ( 1 ) = 4.888 mV Vad ( 1023) = 5 V

Para este caso, el conversor A/D solo es capaz de discriminar variaciones de voltaje mayores que 1/2LSB: Vad ( 1023) 2 1
n+ 1

= 2.444 mV 2

1 2

Vad( 1 ) = 2.444 mV

Sin embargo este valor puede ser demasiado pequeo para las necesidades de una aplicacin que requiera identificar cambios de voltaje de, por ejemplo: Vin := 20mV tambin expresable como porcentaje del rango, por ejemplo: 0.4% Vad ( 1023) = 20 mV Dicho de otro modo, el error admisible para esta aplicacin puede ser mayor que 1/2LSB, por lo que el tiempo de adquisicin puede ser menor y el sistema podra tomar ms muestras por segundo. Si para el caso de Vad=5V y resolucin de 10 bits, el conversor es capaz de identificar variaciones de 2.441 mV en su bit menos significativo (LSB), entonces cuando se requiere discriminar variaciones de Vin voltios en la entrada, cuntos de los bits ms significativos, como mnimo, contienen la informacin til del voltaje que requiere discriminar dicha aplicacin? ln nb := Vad( 1023) Vin ln( 2 ) + 2

nb = 6.977

p.e. para 1%, nb=5.672 --> NB=6

El mayor entero que se aproxime al resultado anterior ser la resolucin de bits necesaria para describir variaciones de voltaje de Vin a la entrada, con error de 1/2.LSB. De igual manera, cuando se requiera emplear los NB bits ms significativos del conversor, el voltaje capaz de discriminar el sistema es: NB := 10 Vad ( 1023) 2 1
NB+ 1

= 2.444 mV 2

El error en porcentaje (incertidubre) con respecto al rango de voltaje del conversor, se puede expresar como: 1 errpct := errpct = 0.048876 % NB+ 1 2 2 Y consecuentemente 1 bit de resolucin (LSB) del conversor debera representar un porcentaje de la seal de entrada de: respct := 2 1
NB

respct = 0.097752 % 1

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Universidad Distrital FJDC

Facultad de Ingeniera

El tiempo de carga del condensador de retencin es entonces, para este error admisible: resolerr := NB + 1 bits (error de 1/2 bit menos significativo de NB bits = 1/2LSB)

1 T1 C := CHOLD R SS + Rs + RIC ln resolerr 2 2

T1 C = 0.762 s

Es decir, un error de 1/2LSB en una resolucin de NB bits equivale a un porcentaje de error de errpct sobre el rango de voltaje de +Vref hasta -Vref. Esto en virtud de que el error proviene de la incertidumbre en el valor arrojado por el A/D de aproximaciones sucesivas para la mitad del bit menos significativo considerado en una resolucin de NB bits. El tiempo de adquisicin debe incluir el aperture jitter y retardo por temperatura (y T1c o T2c): TACQ := TAMP + TCOFF + T1 C TACQ = 1.462 s

En los 16F el Tacq se debe generar manualmente mediante software una vez seleccionado el nuevo canal del conversor y por ende ser mltiplo de Tosc y Tcy. En los 18F se puede programar la ocurrencia automtica de un Tacq (mltiplo de potencia de 2 de T.AD) previo a la activacin real del bit GO/DONE o se puede generar manualmente como en el caso de los 16F. Redondeado segn ciclos de mquina y fosc del PIC para 16F o segn Tad (y fosc) para 18F (auto o manual): TACQ := 2 s

El tiempo de conversin de un bit (aproximaciones sucesivas), denominado Tad, depende del oscilador del conversor AD, pero tiene un valor mnimo de 1.6s (segn manual del 16F) o de 0.7s para el 18F (pg 400 manual). Microchip Technology recomienda un Tad mnimo de 1.6 s o 0.7s, sin embargo dado que este valor puede depender de Tosc o de un oscilador RC interno del conversor A/D, no siempre es posible obtener el Tad mnimo para un Fosc disponible operando en el microcontrolador. Se busca minimizar el Tad en una configuracin dada, para que el nmero de muestras por segundo sea el mximo posible. A continuacin, para un Fosc dado, se estiman los posibles valores de Tad que dependen de la seleccin del oscilador para el conversor AD (bits ADOSC2, 1, 0 en registros ADCON0 y ADCON1 PIC 16F877A y 18F4550, ver manual como referencia). Si Fosc := 4MHz Foad :=
n

Tosc := Fosc 2
n+ 1

1 Fosc

Tosc = 250 ns

n := 0 .. 5

(Valores de ADOSC)

Frecuencia del reloj u oscilador del conversor AD

2 1 0.5 Foad = MHz 0.25 0.125 0.063


Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Tad :=

1 Foad

0.5 1 2 Tad = s 4 8 16

Posibles valores de Tad segn Foad obtenidos a partir de prescalizacin de Fosc. El valor adecuado es el ms cercano pero superior o igual a 1.6s o 0.7s segn referencia del MCU.

Universidad Distrital FJDC

Facultad de Ingeniera

Para muchas aplicaciones es necesario cambiar el oscilador del PIC para satisfacer el Tad mnimo a un valor que permita obtener 1.6s para alguno de los 6 (solo 877A) valores de n anteriores. Tad = 1 s
1

TAD := 0.7s min, 0.7s 18F o 1.6s 16F. minimo := 0

Microchip indica que el tiempo de conversin de 10 bits es menor o igual a 12Tad u 11Tad para 18F. Ntese que aunque Tacq se especifique para menos de 10 bits no es posible que GO/_DONE ni ADIF se activen antes, para resoluciones NB inferiores a 10 bits. TConv := ( 10 + 1) if minimo , TAD , Tad

TConv = 11 s

NB = 10

resolucin de bits

1 TConv

= 90.909 kHz

Muestras por segundo, como mximo para este sistema.

1 11 0.7s 1

= 129.87 kHz

Es el mximo sps para 18F4550

12 1.6s

= 52.083 kHz

Es el mximo sps para 16F877

Este mximo es fsicamente irrelizable, porque supone tiempo de adquisicin nulo. Se menciona solo como referencia. El tiempo de muestra, se compone del tiempo de conversin de 10 bits y el tiempo de adquisicin, segn el error mnimo o el admisible, para NB bits. Ntese que con un error admisible mayor que el mnimo, segn la aplicacin, el tiempo de conversin debera poderse tambin disminuir. Es decir, si se requiere una resolucin de NB bits, menor que 10 para este caso, el tiempo de conversin no debera ser 12Tad (u 11Tad), sino menos, por ejemplo (2+NB)Tad...sin embargo el sistema A/D del PIC 16f877A o 18F indica el fin de conversin (seal GO/DONE=0 y bandera de interrupcin ADIF = 1) para una muestra de 10 bits y no para una muestra de NB bits como se requerira. Es decir que el permitir un error mayor que 1/2LSB en la conversin solo permite considerar reducir el tiempo de adquisicin en la prctica, mediante software, mas no reducir el tiempo de conversion para 10 bits, del hardware. El perodo de muestreo es entonces: Tsample := ( 11) TAD + TACQ fs := 1 Tsample Muestras por segundo reales TAD = 0.7 s

Tsample = 9.7 s

Lo cual permite obtener en el sistema:

fs = 103.093 kHz

El teorema del muestreo establece, por otro lado, que la recuperacin de la informacin espectral (frecuencia mxima fmax) de una seal muestreada es posible si: fmax := fs 2 fmax = 51.546 kHz Mxima componente de frecuencia (Nyquist)

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Universidad Distrital FJDC

Facultad de Ingeniera

En muchos casos para reconstruir seales se requieren ms muestras (Ns) por perodo, por lo que si, por ejemplo- Ver frmula de Interpolacin Whittaker Shannon (http://en.wikipedia.org/wiki/Whittaker%E2%80%93Shannon_interpolation_formula), y ver onda seno abajo con Ns muestras): Ns := 10 Fmax := fs Ns Fmax = 10.309 kHz

Ntese que este tipo de muestreo con fines de visualizacin de la seal en un display, reduce bastante el ancho de banda de las seales convertibles a digitales por un sistema con PIC. El nuevo nmero de muestras por segundo para el oscilador Fosc disponible segn los bits ADOSC2..0 asignados, es (y comprese con el de Tad=1.6s de arriba): j := 2 Tad = 2 s
j

1 ( 10 + 2 ) Tad + TACQ j

= 38.4615 kHz

fs = 103.09278 kHz

A continuacin se permite experimentar sobre el nmero de muestras N necesarias para que una onda seno luzca "reconocible": Nmero de muestras N (2 mnimo por Nyquist) necesarias para reconstruir una seal tipo senoidal y mxima frecuencia fmax de dicha seal muestreable por el PIC, segn consideraciones anteriores (Tsample):
0

N := 16 :=
i

i := 0 .. N 1 i := 0

fmax :=

1 N Tsample

0 1 2 3 4 5 6

0 0.419 0.838 1.257 1.676 2.094 2.513 2.932 3.351 3.77 4.189 4.608 5.027 5.445 5.864 6.283

2 N1

fmax = 6.443 kHz

f ( i ) := sin +
i

= 7 i
8 9 10 11 12 13

f ( i) =
0 0.407 0.743 0.951 0.995 0.866 0.588 0.208 -0.208 -0.588 -0.866 -0.995

1 0.5 f ( i) 0.5 1 i

10

15

14 15

-0.951 -0.743 -0.407 0

Asignacin: Conversin contnua A/D: Mtodos de Encuesta (o polling) o continuous acquisition, mediante interrupts. Explicar el significado de lo siguiente para pic 877A:

3 1023

100 % = 0.293 %

Error mximo con justificacin a la izquierda

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

Universidad Distrital FJDC

Facultad de Ingeniera

1023 255 1023

100 % = 75.073 %

Error mximo con justificacin a la derecha.

Responda las siguientes preguntas: 1. Una seal con RS = 2.5 kohms se muestrea con un pic 877a operando a 4MHz a razn de mximo nmero de muestras por segundo (Resolucin de 10 bits, dif temp 10 grados y error de 1/2 LSB). Si RS aumenta 100%, el nmero de muestras por segundo se modifica en X %?. 2. Un sistema de adquisicin de datos basado en PIC 877A toma cierta cantidad de muestras por segundo (mximo nmero) con un error de 1/2LSB a una resolucin de n bits. Si la resolucin cambia a n-1 bit, cul es el cambio porcentual en el nmero de muestras por segundo? 3. Un sistema de adquisicin de datos basado en PIC877A se emplea para muestrear formas de onda conocidas (cuadrada, triangular, seno) de frecuencia ajustable. Si el sistema opera al mximo nmero de muestras por segundo, cul es la forma de onda que requiere menor nmero de muestras por perodo para su reconstruccin en pantalla? Cul es la forma de onda que admite la mayor y la menor frecuencia bajo estas condiciones? Indique bajo cuales condiciones es posible tomar el mnimo nmero de muestras por perodo para cada forma de onda. 4. Un conversor A/D de aproximaciones sucesivas de 4 bits tiene voltajes de referencia de +30V y 0V. Cunto es la incertidumbre en voltaje en el bit menos significativo (voltios, redondeada a 2 cifras decimales)? 5. Un sistema de adquisicin de datos basado en el mdulo ADC del PIC16f877A debe operar con una seal de voltaje con valores mximo y mnimo de 3.5 y 2.0 voltios respectivamente. Indique Vref+ y Vref- para que el conversor tenga un error por incertidumbre de voltaje inferior o igual a 3 mV. Indique el nmero mximo de muestras por segundo, asumiendo todos los datos para adquisicin dados en el ejemplo de las hojas de datos A/D de fabricante para el PIC16F877A. fzamora@udistrital.edu.co - Noviembre 18 de 2007, versin 5, Versin 6, Septiembre 20 de 2011 Versin 7, Mayo 10 de 2012. ltima actualizacin.

Ing. Francisco J. Zamora N. fzamora@udistrital.edu.co

10