14 CAPÍTULO 2 – ELEMENTOS DE LÓGICA SEQUENCIAL Sumário 2.1. Introdução ............................................................................................................................ 16 2.2. Flip-Flops .........................................

..................................................................................... 17 2.1.1. Flip-Flop RS Básico ........................................................................................................ 17 2.1.2. Flip-Flop RS com Clock .................................................................................................. 19 2.1.3. Flip-Flop JK .................................................................................................................... 20 2.1.4. Entradas Assíncronas ....................................................................................................... 21 2.1.5. Flip-Flop JK com Preset e Clear ...................................................................................... 21 2.1.6. Circuitos de Disparos....................................................................................................... 22 2.1.6.1. Disparo na Borda de Subida ou Positiva .................................................................... 23 2.1.6.2. Disparo por Borda de Descida ou Negativa ............................................................... 23 2.1.6.3. FF JK com Circuito de Disparo ................................................................................. 24 2.1.7. Flip-Flop tipo T ............................................................................................................... 25 2.1.8. Flip-Flop tipo D............................................................................................................... 26 2.1.9. Considerações quanto a Energização de um flip-flop. ...................................................... 26 2.2. Circuitos Geradores de Clock ............................................................................................. 27 2.2.1. Oscilador Schmitt-Trigger ............................................................................................... 27 2.2.2. Multivibrador Astável com CI LM555 ............................................................................. 27 2.3. Aplicações de Flip-Flops ...................................................................................................... 28 2.3.1. Circuito Anti-Trepidação ................................................................................................. 28 2.3.2. Detector de Sequência de Entrega .................................................................................... 29 2.3.3. Divisor de Frequência ...................................................................................................... 29 2.4. Exercícios de Fixação .......................................................................................................... 31

Curso de Lógica Sequencial – Cap. 2: Elementos de Lógica Sequencial

|

Prof. Marcelo Wendling

15 CAPÍTULO 2 – ELEMENTOS DE LÓGICA SEQUENCIAL Como citado, o campo da eletrônica digital é basicamente dividido em duas áreas: Lógica Combinacional e Lógica Sequencial. Nesse capítulo vamos estudar os principais elementos de lógica sequencial, seus funcionamentos e suas principais aplicações. Após esse capítulo você deverá ser capaz de: (1) Entender o funcionamento dos Flip-Flops e suas principais aplicações; (2) Distinguir o funcionamento de entradas síncronas e assíncronas em dispositivos sequenciais; (3) Utilizar o mapa de pulsos como ferramenta na visualização do funcionamento de circuitos sequenciais.

Curso de Lógica Sequencial – Cap. 2: Elementos de Lógica Sequencial

|

Prof. Marcelo Wendling

1 apresenta um diagrama geral de um sistema sequencial. Introdução Nos circuitos combinacionais as saídas dependem. onde existe a realimentação da saída como entrada. Marcelo Wendling . mostramos na figura 2. as saídas dependem das variáveis de entrada e do valor presente na saída anteriormente. das variáveis de entrada.2 Circuito básico de memória onde a saída depende também da saída do sistema. A figura 2. única e exclusivamente. Como exemplo. Figura 2. ou seja. Figura 2. Esses sistemas são geralmente sincronizados com uma entrada chamada clock.2 um circuito de memória.16 2. onde as saídas do sistema são novamente inseridas como entradas e fazem parte do processamento das informações. Já em circuitos sequenciais.1 Diagrama geral de um circuito sequencial. são sistemas pulsados. 2: Elementos de Lógica Sequencial | Prof.1. onde a saída depende da entrada e do estado anterior da saída. Em outras palavras. Curso de Lógica Sequencial – Cap. são sistemas realimentados.

representamos o flip-flop como um bloco onde temos 2 saídas complementares – Q e Q’. vamos analisar o FF RS Básico. então. Flip-Flop RS Básico Primeiramente. 2: Elementos de Lógica Sequencial | Prof. mudará ou não de estado.1. Marcelo Wendling .3 ilustra um FF genérico: Figura 2. por isso é chamado biestável. Este dispositivo possui basicamente 2 estados de saída. Os dois estados possíveis: 1) Q = 0.4 Flip-Flop RS Básico. Para o FF assumir um destes estados é necessário que haja uma combinação das variáveis e do pulso de controle (clock). Figura 2. Q’ = 0 2. Após esse pulso.3 Esquema geral de um Flip-Flop. entradas para as variáveis e uma entrada de controle (clock). Flip-Flops De forma geral. Curso de Lógica Sequencial – Cap. o FF permanecerá neste estado até a chegada de um novo pulso de clock e.17 2. construído a partir de portas NE e inversores.1. A figura 2.4. A saída Q será a principal do bloco.2. Q’ = 1 2) Q = 1. cujo circuito é visto na figura 2. de acordo com as variáveis de entrada.

Este circuito irá mudar de estado apenas no instante em que mudam as variáveis de entrada. ficando claro. pois quando acionada (também com nível 1). 2: Elementos de Lógica Sequencial | Prof. então. levando em consideração a 2 variáveis de entrada (S e R) e a saída Q anterior (Qa) à aplicação das entradas resultando na saída futura (Qf): S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf A partir dessa análise. e a entrada R é denominada Reset.18 Notamos que os elos de realimentação fazem com que as saídas sejam injetadas juntamente com as variáveis de entrada. Para analisarmos o comportamento do circuito. Curso de Lógica Sequencial – Cap. pois quando acionada (com nível 1). estabelece nível 0 na saída. Marcelo Wendling . estabelece nível na saída. podemos resumir a tabela de um FF RS Básico: S 0 0 1 1 R 0 1 0 1 Qf A entrada S é denominada Set. que os estados que as saídas irão assumir dependerão de ambas. vamos construir a tabela verdade.

injetarmos o clock. Curso de Lógica Sequencial – Cap. Figura 2. o circuito irá se comportar como um FF RS Básico. o FF permanecerá no seu estado.5. O FF RS com clock pode ser representado pelo bloco descrito na figura 2. e às outras entradas destas portas. Figura 2. basta trocarmos os 2 inversores por portas NAND. Marcelo Wendling . mesmo que variem as entradas S e R. Quando CLK = 1.6 Bloco básico de um Flip-Flop RS com Clock. Flip-Flop RS com Clock Para que o FF RS Básico seja controlado por uma sequência de pulsos de clock.2.5 Flip-Flop RS com Clock. mostrado na figura 2. podemos concluir que o circuito funcionará quando CLK = 1 e ficará travado quando CLK = 0.19 2.6.1. Neste circuito. quando CLK = 0. 2: Elementos de Lógica Sequencial | Prof. portanto: CLK 0 1 Qf Qa RS Básico De maneira geral.

2: Elementos de Lógica Sequencial . faz-se utilização de realimentações como mostra a figura 2.7.1. Figura 2. Marcelo Wendling Curso de Lógica Sequencial – Cap.20 2. Vamos levantar a tabela verdade do FF JK com entrada CLK = 1: J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Qa Qa’ 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 S 0 0 0 0 1 0 1 0 R 0 0 0 1 0 0 0 1 Qf Qa Qa Qa (Qa = 0) 0 1 Qa (Qa = 1) Qa’ (Qa = 0) Qa’ (Qa = 1) A tabela simplificada é: J 0 0 1 1 K 0 1 0 1 Qf Qa 0 1 Qa’ | Prof. Flip-Flop JK Para solucionar o problema do estado proibido. quando tratamos de FF RS Básico.7 Flip-Flop JK.3.

CLR’ 0 0 1 1 PR’ 0 1 0 1 Q NÃO PERMITIDO 0 1 FUNCIONAMENTO NORMAL | Prof.21 A figura 2. São as chamadas entradas assíncronas e são elas: preset e clear. também independente de outras entradas. Estas entradas são inseridas no circuito. independente das outras entradas e do clock. Figura 2. por exemplo.9. Podemos observar que mesmo com CLK = 0.1. 2. o flip-flop poderá assumir valores Q =1 e Q = 0 mediante a utilização das entradas preset e clear. conforme mostra a figura 2. Já a entrada clear força Q = 0. portanto possuem um sincronismo com a entrada clock. podemos impor ao circuito Q = 1 com PR (preset) = 0 ou Q = 0 com CLR (clear) = 0.4. são consideradas entradas síncronas. Um fator importante é que as entradas PR e CLR não podem assumir o valor 0 simultaneamente (PR = CLR = 0). pois só influenciam o circuito quando são habilitadas pelo sinal de clock.5.1. Outra observação é que quando PR = CLR = 1. J e K. portanto com J e K bloqueadas. A entrada preset força Q = 1.8 Circuito completo do Flip-Flop JK. 2.8 demonstra o circuito do FF JK completo. pois acarretaria uma situação não permitida. o circuito funciona normalmente como sendo um flip-flop JK. Entradas Assíncronas As entradas S e R (com clock). 2: Elementos de Lógica Sequencial . Porém existem entradas que não dependem dos sinais de clock para efetuarem ações no circuito. Flip-Flop JK com Preset e Clear Conforme dito. Marcelo Wendling Curso de Lógica Sequencial – Cap.

Marcelo Wendling . na simbologia.6. 2. basta colocar inversores no circuito e. se houver mudança nas entradas J e K.10. ou seja. funcionam com nível 0 aplicado.9 Circuito do Flip-Flop JK com as entradas preset e clear. excluir os círculos empregados. teremos o circuito funcionando como sendo um circuito combinacional. Os círculos na simbologia do bloco. o circuito apresentará uma nova saída.22 Figura 2. Curso de Lógica Sequencial – Cap. Quando a entrada clock for igual a 1. Para utilizar essas entradas com nível 1. indicam que as entradas Preset e Clear são ativadas por nível 0. utilizamos um bloco representativo mostrado na figura 2. Para facilitar.10 Bloco representativo do flip-flop JK. Figura 2. Circuitos de Disparos O flip-flop apresenta uma característica indesejável. Nessa situação.1. podendo alterar seu estado tantas vezes quantas alterarem os estados das entradas J e K. 2: Elementos de Lógica Sequencial | Prof.

2. baseados nos atrasos de propagação das portas lógicas.12. lembrando que essa tabela exibe os atrasos de propagação nas portas lógicas para determinação do estado da saída.1. Disparo na Borda de Subida ou Positiva O circuito de disparo por borda positiva é mostrado na figura 2. Figura 2. que sensibilizam o circuito apenas quando ocorre a transição positiva (de o para 1) ou negativa (de 1 para 0) do clock. Marcelo Wendling .1. 2: Elementos de Lógica Sequencial | Prof. onde enviarão níveis de sinal apenas na transição do sinal de clock. Sua tabela de funcionamento pode ser vista abaixo. Esses circuitos auxiliares são chamados de Circuitos de Disparos. CLK CLK' CLKB 2. de acordo com os valores presentes nas entradas J e K.23 Para corrigir esse problema. Figura 2.11 Circuito de disparo por borda de subida.2.6. Curso de Lógica Sequencial – Cap.6. ou seja. Disparo por Borda de Descida ou Negativa O circuito de disparo por borda positiva é mostrado na figura 2.11. utilizamos circuitos auxiliares.12 Circuito de disparo por borda de descida. o circuito muda de estado apenas uma vez.1.

Curso de Lógica Sequencial – Cap.3. A figura 2. Figura 2.24 Sua tabela de funcionamento pode ser vista abaixo: CLK CLK' CLKB 2.14 mostra a simbologia para identificar o circuito sensível à descida e subida do clock com as entradas assíncronas preset e clear: Figura 2.13 Flip-flop JK com circuito de disparo. FF JK com Circuito de Disparo O circuito completo de um flip-flop JK com entradas assíncronas e circuito de disparo por borda negativa é descrito na figura 2.13.1.6. 2: Elementos de Lógica Sequencial | Prof. Marcelo Wendling .14 Simbologia padrão de um flip-flop JK.

eliminando assim parte da tabela verdade onde as entradas J e K são diferentes:  J 0 0 1 1 K 0 1 0 1 Q Qa 0 1 Qa’  T 0 1 Q Qa Qa’ Figura 2.25 2. Isso será muito utilizado no estudo de contadores assíncronos que serão estudados posteriormente. 2: Elementos de Lógica Sequencial | Prof. que nada mais é do que um flip-flop JK com as entradas J e K em curto. o flip-flop está em Toggle Mode (Modo de Comutação) onde a cada descida do clock.7.1. Curso de Lógica Sequencial – Cap. Dizemos que quando T = 1. Flip-Flop tipo T A figura 2.15 representa um FF tipo T.15 Flip-flop tipo T. a saída apresenta um estado complementar ao anterior. Marcelo Wendling . sua simbologia e tabela de operação.

como mostra a figura 2.26 2.1.8. Curso de Lógica Sequencial – Cap.1. que nada mais é do que um FF JK com as entradas J e K complementares. sua simbologia e tabela de operação.16 representa um FF tipo D. Flip-Flop tipo D A figura 2. para garantir o pulso exigido em uma das entradas assíncronas. Marcelo Wendling . Figura 2. deve-se garantir esse estado utilizando as entradas assíncronas (PRE e CLR). Considerações quanto a Energização de um flip-flop.17. 2: Elementos de Lógica Sequencial | Prof.9.16 Flip-flop tipo T. eliminando assim parte da tabela verdade onde as entradas J e K são iguais:  J 0 0 1 1 K 0 1 0 1 Q Qa 0 1 Qa’  D 0 1 Q 0 1 Figura 2. se a aplicação em questão exigir um estado inicial específico. Quando o circuito de um flip-flop é energizado. 2. Sendo assim.17 Circuito RC para garantir que a saída Q seja 0 quando o circuito é energizado. não é possível prever o estado inicial da saída quando as entradas estiverem desativadas. Portanto. faz-se uso de um circuito RC conectado a elas.

C t 2  0.2.1.( R A  RB ).693.2 f  RC f  R  500 R  2k R  10M 2.RB .8 f  RC 1.8 RC 0.2. Multivibrador Astável com CI LM555 T 5V 0V t1 t2 t1  0.2.27 2. Oscilador Schmitt-Trigger CI 7414 FREQUÊNCIA CONDIÇÃO 74LS14 74HC14 0.693. 2: Elementos de Lógica Sequencial | Prof.C T  t1  t 2 f  1 T RA  1k RA  RB  6. Marcelo Wendling .2. Circuitos Geradores de Clock 2.6M C  600 pF Curso de Lógica Sequencial – Cap.

Para eliminar a trepidação dos contatos mecânicos.19: Figura 2. Circuito Anti-Trepidação Quando utilizamos chaves mecânicas. Curso de Lógica Sequencial – Cap.18: Figura 2. são geradas trepidações aleatórias.1. 2: Elementos de Lógica Sequencial | Prof. Aplicações de Flip-Flops 2. Marcelo Wendling .3. como mostrado na figura 2.18 Trepidação aleatória gerada por chaves mecânicas. utilizamos o circuito mostrado na figura 2.28 2.19 Circuito anti-trepidação utilizando flip-flop RS.3. aos acionarmos seus contatos.

2. Detector de Sequência de Entrega O circuito da figura 2.2. 2: Elementos de Lógica Sequencial | Prof.29 2. Marcelo Wendling .20 Circuito detector de sequência de entrega. A B Q Q=0 B vai a “1” antes que A.3.3.3. A B Q Q=1 A vai a “1” antes que B. Divisor de Frequência Curso de Lógica Sequencial – Cap.20 indica qual entre dois sinais distintos chegou primeiro no flip-flop: Figura 2.

2: Elementos de Lógica Sequencial | Prof.30 CLR CLK QA QB QC f f/2 f/4 f/8 Curso de Lógica Sequencial – Cap. Marcelo Wendling .

4. a partir dessas tabelas. Marcelo Wendling . Curso de Lógica Sequencial – Cap. monte tabelas simplificadas (X / Y / Q). 2: Elementos de Lógica Sequencial | Prof. 2) Construa as tabelas verdade de cada um dos circuitos abaixo (X / Y / Qa e Qf) e. Exercícios de Fixação 1) Levante a tabela verdade do Flip-Flop da figura abaixo e identifique as entradas S e R.31 2.

é impossível determinar os estados iniciais de Q e Q’. Marcelo Wendling i) ii) Curso de Lógica Sequencial – Cap. 2: Elementos de Lógica Sequencial . Represente esse FF com a simbologia padrão. iii) Um FF JK pode ser usado como um FF RS. iv) A saída Q será igual ao nível lógico na entrada D em todos os instantes. 13) Indique se verdadeiro ou falso e justifique: A entrada SET’ nunca pode ser usada para gerar Q = 0. O que poderia ser feito para garantir que um FF sempre comece no estado em que Q = 1? 6) Quando a entrada PRE é ativada.32 3) Qual é o estado de repouso das entradas PR’ e CLR’? Qual é o estado ativo de cada entrada? 4) Quais serão os estados Q e Q’ após a entrada CLR ser ativada ? 5) Quando o circuito de qualquer FF é energizado. qual é o estado das saídas Q e Q’? 7) Quais são os dois tipos reconhecimento de entradas de clock que um FF possui? 8) Qual é o significado do termo disparado por borda? 9) Que condição de entrada para J e K sempre faz a saída Q = 1 no instante em que ocorre a transição ativa de CLK? 10) Qual a diferença entra a operação de uma entrada síncrona e a de uma entrada assíncrona? 11) Um FF D pode responder às entradas D e CLK enquanto PR’=1? E quando PR’=0? 12) Relacione as condições necessárias para que um FF JK disparado por borda positiva e com entradas assíncronas ativas em nível baixo comute para o estado oposto. A entrada CLK afeta a saída do FF apenas quando ocorre uma transição ativa na entrada de controle. | Prof. porém um FF RS não pode ser usado como um FF JK.

18) Utilizando um flip-flop tipo T e um circuito combinacional externo. T e D. Desenhe cada um de seus símbolos padrão. 19) Para cada um dos mapas de pulso abaixo. 17) Utilizando um flip-flop tipo T e um circuito combinacional externo. 2: Elementos de Lógica Sequencial | Prof. 15) Utilizando um flip-flop tipo D e um circuito combinacional externo. elabore um flip-flop tipo T. analise o que ocorre e esboce a saída Q. além de serem ativados por borda de subida.33 14) Construa as tabelas verdade dos FF tipo RS. considerando FF ideais e ativados por borda de descida: CLR' CLK J K Q PR' CLK J K Q Curso de Lógica Sequencial – Cap. Todos devem conter as entradas assíncronas PR e CLR’. elabore um flip-flop JK. 16) Utilizando um flip-flop tipo D e um circuito combinacional externo. elabore um flip-flop tipo D. elabore um flip-flop JK. Marcelo Wendling . JK.

sabendo que a constante de tempo RC do circuito atua instantes antes do mapa de pulsos começar a ser escrito. Curso de Lógica Sequencial – Cap. 2: Elementos de Lógica Sequencial | Prof. Marcelo Wendling . complete o mapa de pulsos (Q e Q’).34 PR' CLR' CLK D Q PR' CLR' CLK T Q 20) A partir do circuito abaixo.

Marcelo Wendling . sabendo que a constante de tempo RC do circuito atua instantes antes do mapa de pulsos começar a ser escrito. Curso de Lógica Sequencial – Cap.35 pre' clr' clk J K Q Q' 21) Completar o mapa de pulsos referente ao circuito abaixo. 2: Elementos de Lógica Sequencial | Prof.

36 x ckA ckB clk pre' clr' j k q1 q1' q2 Curso de Lógica Sequencial – Cap. Marcelo Wendling . 2: Elementos de Lógica Sequencial | Prof.

Sign up to vote on this title
UsefulNot useful