Explicacin del funcionamiento del TTL En la lgica transistor-transistor (TTL), las seales de entrada se aplican directamente a los terminales

de los transistores. Consideremos el circuito bsico TTL representado en la figura 1(a). El transistor de salida Q2 est controlado por la tensin en el terminal de colector del transistor Q l. Cuando se conecta a masa el terminal de entrada (esto es, el emisor de Q 1), circula suficiente corriente de base IB para mantener saturado a este transistor. Su tensin de colector es V CE(sat) por encima del nivel de masa. Normalmente, VCE(sat) es igual a 0,2 V, que no es suficiente para polarizar a Q 2 al estado de conduccin. Por lo tanto, cuando la tensin de entrada tiene, nivel inferior, Q 2 no conduce y el nivel de salida es superior. Si se aplica una tensin positiva al terminal de entrada, Q l contina en estado de saturacin (I B tiene todava suficiente valor) y la tensin de colector de Q l va hacia Vi + VCE(sat) Segn sea el nivel real de la tensin de entrada, puede suministrarse suficiente corriente de base a Q 2 para llevarlo al estado de saturacin. En la figura 1(b) se ha substituido a Ql por diodos que representan las junturas baseemisor y colector-base. La disposicin es anloga a la de un circuito con lgica DTL. Puede observarse que la tensin de entrada podra fcilmente hacerse suficientemente elevada para polarizar inversamente la juntura base-emisor. Cuando ocurra sto, la juntura colector-base permanece polarizada en sentido directo, y circula corriente de base para saturar al transistor de salida. La figura 1 (c) representa un circuito TTL bsico con tres entradas. Obsrvese que Q l es un transistor con tres terminales de en-sor. Se lo fabrica fcilmente en forma de circuito integrado. Los tres emisores son los terminales de entrada de la puerta de entrada. Para que la tensin de colector de Ql suba por encima del nivel VCE(sat) , la entrada A , la entrada B y la entrada C deben tener nivel positivo superior. Debido a esto, y a que el nivel de la tensin de salida pasa superior a inferior. El circuito es una compuerta N- AND.

figura 1.

figura 1. Compuerta de 3 entradas con lgica TTL En la tecnologa TTL existen dos configuraciones "TOTEM POLE" que tiene 2 transistores en la etapa de salida y " COLECTOR ABIERTO" que slo tiene un solo transistor. A continuacin veremos las dos configuraciones analizando varios circuitos de la serie Standard.

El funcionamiento del totem pole, para ambos estados lgicos, es el siguiente:

Si VI se aproxima a VCC (1),T1 funciona como un diodo ya que su juntura Base - Colector conduce corriente, por lo tanto T2 satura y T3 tambin lo hace, por estar su base controlada por el emisor de T2 . El diodo D tiene como misin impedir que t4 mientras lo hace t3. En estas condiciones la salida presentar un nivel lgico bajo (VO = VCE3 SAT = 0,2 V, es decir, un 0 lgico. Si VI=0 (0 Volt), T1 funciona como transisitor saturado (hay corriente de colector hacia emisor), cortndose T2 y tambin T3. Entonces saturar T4 presentando la salida un nivel alto (VCC menos las cadas internas en RC, VCE4 y D), es decir, un 1 lgico. La impendancia la Zo = 100 Si dos salidas de dos compuertas Totem Pole se conectan entre s, los transistores T4 ( activo para estado alto de una compuerta) y T3 (activo para el estado bajo de la otra compuerta), este ltimo componetente se sobrecalentar cor exceso de corriente hasta quemarse.
INVERSOR COLECTOR ABIERTO

La configuracin Open Colector es similar a la vista, con la diferencia que necesita un resistor externo para funcionar, cuyo valor depende de las condiciones de consumo y velocidad que se deseen lograr. Otros casos de compuertas TTL

El siguiente circuito corresponde una TTL con TRI-STATE o HZ ( Alta Impedancia )

Circuitos TTL Open Colector

Compilador Edgardo Faletti