Circuitos secuenciales (cont.

)
• ENTRADAS ASÍNCRONAS PRE Y CLR • APLICACIONES

DE

LOS

SISTEMAS

SECUENCIALES:
•Contadores

asíncronos y síncronos •Divisores de frecuencia •Otros
•E J E R C I C I O S P R O P U E S T O S .

Entradas asíncronas

 En los diferentes tipos

 Las entradas asíncronas

de flip-flop, las entradas de control S, R, J, K, T, D son denominadas síncronas porque solo tienen efecto en la parte activa de la señal de reloj.

son independientes de la señal de reloj y de las entradas síncronas.  Son utilizadas para colocar la salida del FF a alto o bajo en cualquier momento.  Son dominantes porque su activación hace que el FF ignore las otras entradas.

 Su activación permanente mantiene el FF fijo en ese estado.  No se deben activar las dos al mismo tiempo. ENTRADAS ASÍNCRONAS ‾PRE‾ ‾CLR‾ ‾CLK‾ X X SÍNCRONAS J X X K X X SALIDAS Q+ ‾Q+ 1 0 0 1 0 1 0 1 0 1 Q 1 0 ‾Q ESTADO PROHÍBIDO  0 0 1 1 1 1 1 1    0 1 1 1 0 1 0 1 ‾Q 1 0 Q .Entradas asíncronas  Las entradas asíncronas pueden ser activas en bajo o alto.  Una es utilizada para colocar 0 (CLR o RES) y la otra para colocar 1 (PRE o SET).

K CLK PRE CLR Q a b c d e f g .Entradas asíncronas (Ejemplo) J.

APLICACIONES DE LOS FF CONTADORES DIVISIÓN DE FRECUENCIAS .

Notación de contadores: Número MOD  Número MOD: es el número de estados que ejecuta el contador antes de volver a su estado inicial (reciclarse).  Su valor máximo depende del número de FF que tenga el contador: N° MOD(max) = 2N Donde N es el número de FF .

 Existe un retardo en las respuesta de cada FF que depende de sus características de fabricación (retardo de propagación) Contador asíncrono básico de 4 bits .  La entrada de reloj solo se aplica a un FF (LSB).  Cada salida Q sirve como señal de entrada de reloj para el FF siguiente.Contadores asíncronos o de rizo  Todos los FF no conmutan exactamente con la señal de reloj.

Contador asíncrono de rizo básico CLK Qa Qb Qc .

 Contadores con número MOD<2N:    Se realizan modificando el contador básico para que omita algunos estados.Contadores asíncronos o de rizo  Contador descendente: Se puede construir conectando la salida Q’ a las entradas de reloj. Se puede lograr conectando la entrada asíncrona de CLR a la salida de una compuerta NAND cuyas entradas se seleccionan de acuerdo a la secuencia máxima que se desee contar. . Esta configuración puede crear estados transitorios momentáneos (espigas) antes de cada borrado.

Contadores síncronos  Todos los FF son activados por la misma señal de reloj. Requieren circuiteria  En el contador asíncrono básico solo el FF del LSB tiene J y K permanentemente conectadas a 1.  Son más rápidos que los asíncronos y no producen estados transitorios indeseables. . lo que causa que se disparen en forma simultanea.  Se diseñan conectando lógica combinacional a las entradas síncronas de control de acuerdo a la tabla de excitación característica.

Contadores síncronos El circuito se diseña para que las entradas J y K tomen los valores necesarios para que los FF cambien en el instante correcto .

Utilice FF JK (7473) .  Diseñar un contador síncrono descendente de 4 bits que cuente todos los estados desde 13 a 2. Los estados no incluidos deben conducir a 13.Contadores síncronos  Diseñar un contador síncrono descendente de 3 bits que cuente todos los estados de 111 a 000. Los estados no incluidos deben conducir a 0101.  Diseñar un contador síncrono ascendente de 4 bits que cuente todos los estados de 0101 a 1110.

Contadores en CI 74293 74163 74190 74193 .

Q2.74293: Contador asíncrono ascendente de 4 bits Ambas entradas MR1 y MR2 deben estar en alto para colocar asincronamente en 0000 Q1. De 3 bits. Asinc. Q0 no tiene conexión interna .y Q3 ya estan internamente conectados como Cont.

74293: Contador asíncrono ascendente de 4 bits  Como contador MOD 16  Como contador MOD 8  Como contador MOD 10  Como contador MOD 14  Como contador MOD 60 * .

74LS163: Contador síncrono de 4 bits MOD 16 Es un contador con preestablecimiento que puede colocarse síncronamente en el valor existente en la entrada de datos cuando el pin 9 LOAD este en bajo. (Conexión en cascada) . Para que realice el conteo las entradas de habilitación (ENP y ENT) deben estar en alto. La salida RCO es alta cada vez que el contador llega a su valor máximo 15.

conteo descendente. conteo ascendente.74193: Contador ascendente/descendente prefijable MOD 16 Nombre CPU CPD MR Descripción Reloj para conteo ascendente (TPP) Reloj para conteo descendente (TPP) Master Reset Asíncrono Habilitación preestablecimiento asícncrono Entrada de datos Salidas de FF Salida de préstamo conteo descendente final Salida de acarreo conteo ascendente final PL’ P0 –P3 Modos Borrado. sin variación Q0 –Q3 TCD’ TCU’ . preestablecimiento.

.Proyecto aplicación de sistemas secuenciales: Reloj digital • DIAGRAMA DE BLOQUES • ESPECIFICACIONES DE DISEÑO • DISPOSITIVOS A UTILIZAR • FECHAS DE ENTREGA: • • • Diseño Simulación Montaje • FECHA DE EVALUACIÓN ESCRITA.

Especificaciones de diseño  Exhibición de horas y minutos en formato civil  Entrada de señal de reloj externa  Debe permitir la configuración de la hora deseada. .  Activación de una alarma para un valor fijo especificado.

74LS112  7490  7492. 7474. 74191  74192  74197  74169 . 7493  74190. 7472. 7473.