Cours 6 Logique séquentielle (2

)
ELP 304 : Electronique Numérique

Bascules étudiées au cours 5

R

Q

D

Q

D

Q

S

Q*

E

Q*

CK

Q*

Bascule RS asynchrone

Bascule D latch ou à verrouillage synchronisation sur niveau

Bascule D flip-flop ou à déclenchement sur fronts synchronisation sur fronts

2

Département Electronique

pour certains types de registres. d'effectuer des translations ou décalages sur ces mots.Qu'est-ce qu'un registre ? Ensemble de bascules permettant • de stocker une information sous forme de mots binaires de n bits • et. Les registres de mémorisation • stockage Les registres à décalage • stockage et décalage 3 Département Electronique .

Le registre de mémorisation ou registre tampon E1 E2 En-1 En D Q D Q D Q D Q bascule 1 CK bascule 2 CK bascule n-1 CK bascule n CK H Q1 Q2 Qn-1 Qn Réalisation avec des bascules D latches ou D flip-flops 4 Département Electronique .

Les registres à décalage (I) Les bascules sont interconnectées => Utilisation exclusive de flip-flops (cf. PC 6-7) Fonction décalage à droite D Q D Q D Q D Q D Q E bascule 1 CK bascule i-1 CK bascule i CK bascule i+1 CK bascule n CK H Di = Qi −1 => E sur Qn après n fronts actifs de H 5 Département Electronique .

Les registres à décalage (II) Fonction décalage à gauche E D Q Q1 D Q D Q D Q D Q bascule 1 CK bascule i-1 CK bascule i CK bascule i+1 CK bascule n CK H Di = Qi +1 => E sur Q1 après n fronts actifs de H 6 Département Electronique .

EPn) est chargé dans le registre • LOAD = 0. .. ..Les registres à décalage (III) EP1 LOAD ES 1 0 Fonction de chargement parallèle EP2 LOAD D Q 1 0 EP3 LOAD D Q 1 0 EP4 LOAD D Q 1 0 D Q bascule 1 CK bascule 2 CK bascule 3 CK bascule 4 CK H • LOAD = 1 . mode décalage 7 Département Electronique . (EP1.

Les registres à décalage (IV) Initialisation du registre 1 1 CL* Q CL* CL* Q CL* Q E D D D D Q bascule 1 CK PR* bascule 2 CK PR* bascule 3 CK PR* 1 bascule 4 CK PR* registre initialisé à 0101 si INIT = 0 H 1 INIT • Rappel : entrées prioritaires asynchrones des bascules CLEAR ou RESET : Q est forcé à 0 SET ou PRESET : Q est forcé à 1 • La commande d'initialisation ne doit pas être activée pendant le fonctionnement normal (synchrone) du circuit 8 Département Electronique .

Le registre "universel" Dans les catalogues de circuits standard : registres multi-fonctions E1 E2 ESD entrée série droite MODE SENS H INIT SSG sortie série gauche Q1 Q2 Qn-1 Qn SSD sortie série droite En -1 En } entrées parallèles ESG entrée série gauche REGISTRE UNIVERSEL } sorties parallèles • • • • 9 chargement série ou parallèle (MODE. ESG. ou Qi) initialisation (INIT) Département Electronique . SSG. Ei) décalage à droite et à gauche (SENS) lecture série ou parallèle (SSD. ESD.

chargement parallèle • MODE = 1. décalage gauche 10 Département Electronique INIT .Le registre "universel" : structure Exemple de réalisation de la cellule de base d'un registre universel Ei (Q n+1 = ESG) Q i +1 0 0 1 1 D Q Qi Q i -1 (Q 0 = ESD) bascule i CK SENS MODE H • MODE = 0. décalage droite SENS = 0. décalage SENS = 1.

Les registres : applications (I) Mémorisation temporaire d'une information Conversion parallèle-série de mots binaires • chargement parallèle puis décalage E1 E2 En -1 En H S n=4 H (i =1. 2. 3. 4) f Xi X2 X1 Y4 Yi Y3 Y2 Y1 Zi Z4 Ei f/4 f S MODE 11 Département Electronique .

..Les registres : applications (II) Conversion série-parallèle d'un train binaire • mode décalage et récupération des mots binaires sur Q1 . Qn E H n=4 Q1 Q2 Qn -1 Qn H E Q1 Q2 Q3 Q4 X3 X2 X1 W4 W3 X4 X3 X2 X1 W4 Y1 X4 X3 X2 X1 Y2 Y1 X4 X3 X2 Y3 Y2 Y1 X4 X3 Y4 Y3 Y2 Y1 X4 Z1 Y4 Y3 Y2 Y1 f f f/4 X 12 Département Electronique Y .

Les registres : applications (III) Ligne à retard numérique • permet de retarder un train binaire de n périodes d'horloge E H S Division et multiplication par 2n • décalage à droite de n bits : division par 2n 0 0→ 0 0→ 0 1 0 0 0 1 0 1 0 1 1 1 0 1 → 5 : après 2 fronts actifs de H 1 → 11 : après 1 front actif de H 0 → 22 : état initial 13 Département Electronique .

Les registres : applications (IV) • décalage à gauche de n bits : multiplication par 2n → 7 : état initial 0 0 0 1 1 1 0 0 1 1 1 0 ←0 → 14 : après 1 front actif de H 0 1 1 1 0 0 ←0 → 28 : après 2 fronts actifs de H 14 Département Electronique .

Les registres : applications (V) Réalisation de générateurs de séquences pseudo-aléatoires • registre à décalage + OU exclusifs h1 h2 h3 hn-1 hn D ck CK Q D Q CK D CK Q D CK Q D CK Q Polynôme générateur P ( X ) = 1 + h1 X + h2 X 2 +L+ hn − 1 X n − 1 + hn X n .1} 15 Département Electronique . hi ∈{0.

Les registres : applications (VI) • Exemple de générateur pseudo-aléatoire P( X ) = 1 + X + X 4 D ck Q D CK Q1 Q D CK Q D CK Q CK Q2 Q3 1000 1100 1110 1111 .. Q4 1111 0111 1011 0101 1010 1101 0110 0011 1001 0100 0010 0001 16 Département Electronique ..

énumération du code binaire naturel Deux catégories de compteurs • compteurs asynchrones • compteurs synchrones Un système séquentiel est synchrone (sur fronts) <=> les changements d'état du système (hors initialisation) sont conditionnés par les fronts actifs du signal d'horloge • Exemple : les registres sont des circuits synchrones 17 Sinon. il est asynchrone Département Electronique .Les compteurs Définition • Un compteur est un circuit dont la valeur des sorties est directement liée au nombre d'impulsions appliquées sur son entrée d'horloge • Le plus souvent.

Le diviseur (de fréquence) par 2 C'est le compteur le plus simple : comptage binaire modulo 2 D Q Q H H D=Q Q CK Q* f f/2 f/2 ∗ contrainte : t p (CK → Q ) > t hold(toujours vérifié) 18 Département Electronique .

Compteurs asynchrones modulo 2n Compteur asynchrone modulo 8 Q2 Q1 D Q D Q D Q3 Q H H LSB CK Q* CK Q* CK Q* Q1 Q2 MSB Q3 (Q3 Q2 Q1) 000 001 010 011 100 101 110 111 000 001 19 Département Electronique .

Décompteurs asynchrones modulo 2n Décompteur asynchrone modulo 8 Q1 D Q D Q Q2 D Q Q3 H H LSB CKQ* CK Q* CK Q* Q1 Q2 MSB Q3 (Q3 Q2 Q1) 000 111 110 101 100 011 010 001 000 111 20 Département Electronique .

Analyse temporelle des sorties d'un compteur / décompteur asynchrone Cumul des temps de propagation des bascules H Q1 t p ( CK → Q) basc1 Passage de l'état 011 à 100 du compteur modulo 8 Q2 Q3 010 t p ( CK → Q ∗ ) basc1 + t p ( CK → Q) basc2 t p ( CK → Q∗ ) basc1 + t p ( CK → Q∗ ) basc2 011 000 100 + t p ( CK → Q) basc3 t ptotal α n les compteurs de grande taille sont lents états transitoires parasites 21 Département Electronique .

Bilan sur l'utilisation des compteurs asynchrones Intérêt principal • leur simplicité Leurs (nombreux) inconvénients • vitesse de fonctionnement limitée pour les compteurs de grande taille • présence d'états transitoires indésirables sur les sorties après chaque front de l'horloge • pas de méthode fiable pour réaliser des cycles incomplets ( ≠ 2 n ) ou d’autres énumérations que le code binaire naturel 22 Département Electronique .