You are on page 1of 11

FSICA

2013

UNIVERSIDAD NACIONAL DE LOJA AREA DE LA ENERGA LAS INDUSTRIAS Y LOS RECURSOS NATURALES NO RENOVABLES CARRERA DE INGENIERA EN SISTEMAS
Integrante: Stalin Armijos Franklin Macas Pablo Sarango Paralelo: A Grupo: 3 Fecha: 27/11/2013 Docente: Ing. Henry Cueva Bravo PREINFORME 7 1. Tema DISEO COMBINACIONAL 2. Objetivos Durante el desarrollo de esta prctica se aplicar la metodologa del diseo combinacional. Asimismo se obtendr la implementacin del circuito a partir del archivo ABEL-HDL, empleando los comandos Equations, TRUTH_TABLE o WHEN THEN para el uso de ecuaciones, tablas de verdad o descripcin del problema para programar en un GAL16V8D. Tambin se calcular el diagrama de tiempos usando el archivo TEST_VECTORS. 3. Fundamentos tericos Un sistema combinacional es aquel donde los valores de salida dependen nicamente de las combinaciones de entrada. En este sistema el nmero de entradas puede ser mayor, menor o igual al nmero de salidas.

Ing. Henry Cueva Bravo

FSICA

2013

Metodologa del diseo combinacional 1) Especificar el sistema

2) Determinar entradas y salidas

3) Trasladar el comportamiento del sistema a una tabla de verdad

4) Minimizar

Ing. Henry Cueva Bravo

FSICA

2013

5) Elaborar diagrama esquemtico

6) Implementar

Ejemplo: Disee un sistema combinacional capaz de cubrir las necesidades de control de aterrizaje de un pequeo aeropuerto, el cual consta de tres pistas llamadas A, B y C. En ese aeropuerto aterrizan dos tipos de aviones: un DC9 que requiere de una sola pista para aterrizar y un B747 que necesita de dos pistas para hacerlo. El avin B747 tiene prioridad de aterrizar respecto del DC9. Disee un sistema combinacional que determine qu tipo de avin podra aterrizar en funcin de las pistas disponibles. 1) Especificar el sistema. Las variables que intervienen son:

Ing. Henry Cueva Bravo

FSICA

2013

2) Determinar entradas y salidas. Donde las pistas A, B, C son las entradas del sistema; mientras que el permiso para aterrizar para el DC9 o el B747 son las salidas que a continuacin se representan en un diagrama de bloques.

3) Trasladar el comportamiento del sistema a una tabla de verdad. Hay que decidir el valor de las salidas (0 o 1) para cada una de las combinaciones de entrada:

4) Minimizar Para hacerlo se utilizan los mapas de Karnaugh para simplificar las funciones DC9 y B747.

FDC9 (A, B, C) = ABC + AB + AC + BC

FB747 (A, B, C) = AB + BC = B(A + C)

Ing. Henry Cueva Bravo

FSICA

2013

5) Diagrama esquemtico

6) Implementacin En la implementacin, usando el GAL16V8 y ABEL-HDL, es posible eliminar los pasos de diagrama esquemtico y de minimizar, a partir de la tabla de verdad, usando el comando TRUTH_TABLE, donde al enlazar se obtienen las ecuaciones minimizadas. Esto ltimo facilita el procedimiento de diseo y optimiza el uso del circuito integrado. Debido a las complicaciones para conseguir el dispositivo GAL16V8, la implementacin se llevar a cabo con TTL. Ejemplo del problema anterior implementado en un dispositivo lgico programable usando el comando TRUTH_TABLE en un archivo formato ABEL-HDL:

Ing. Henry Cueva Bravo

FSICA

2013

En el proceso de compilacin (link) se efecta una minimizacin partiendo de la tabla de verdad. Las ecuaciones obtenidas se presentan en el Archivo reporte y son las mismas que se obtuvieron al simplificar por medio del mapa de Karnaugh. DC9 = (!A & B & !C # A & !B # !B & C # A & C); B747 = (A & B # B & C);

Estructura del archivo ABEL-HDL usando el comando TRUTH_TABLE Encabezado MODULE TV Declaraciones Declarations Entradas A,B,C PIN 1,2,3; Salidas FZ,FW PIN 19,18 ISTYPE COM; Descripciones lgicas TRUTH_TABLE ([A,B,C]->[FZ,FW]) [0,0,0]->[0,1]; [0,0,1]->[1.0]; [0,1,0]->[1,1]; [0,1,1]->[1,0]; [1,0,0]->[1,1]; [1,0,1]->[0,0]; [1,1,1]->[1,0]; Final END

Ing. Henry Cueva Bravo

FSICA

2013

Trabajo Solicitado Hay cinco personas que actan como jueces en una competencia. El voto de cada uno de ellos se indica en una lnea de seal con un 1 cuando el participante pasa la prueba, o con un 0 cuando fracasa. Las cinco lneas J1, J2, J3 J4 y J5 son la entrada de un sistema combinacional. Las reglas de la competencia slo permiten la diferencia de un voto. Si la votacin es 2-3 o 3-2, la competencia debe continuar. El sistema deber tener dos salidas S1 y S0. Si el voto es 4-1 o 5-0 a favor, entonces la salida ser igual a S1, S0 = 1, 1. Si el voto es 4-1 o 5-0 en contra, la salida ser igual a S1, S0 = 0, 0. Si el voto es 3-2 o 2-3 la salida ser igual a S1, S0 = 1, 0. 1) Especificar el sistema Las variables que intervienen son 7: J1, J2, J3, J4, J5, S1 y S0. Si el voto es 4-1 o 5-0 a favor, entonces la salida ser igual a S1, S0 = 1, 1. Si el voto es 4-1 o 5-0 en contra, la salida ser igual a S1, S0 = 0, 0. Si el voto es 3-2 o 2-3 la salida ser igual a S1, S0 = 1, 0. 2) Determinar entradas y salidas Las entradas son J1, J2, J3, J4 y J5. Las salidas son S1 y S0.

Ing. Henry Cueva Bravo

FSICA

2013

3) Trasladar el comportamiento del sistema a una tabla de verdad J1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 4) Minimizar La minimizacin de las funciones se llev a cabo mediante el uso del software LogicAid.
S1= J4 J5 + J3 J5 + J3 J4 + J2 J5 + J2 J4 + J2 J3 + J1 J5 + J1 J4 + J1 J3 + J1 J2 S2=J2 J3 J4 J5 + J1 J3 J4 J5 + J1 J2 J4 J5 + J1 J2 J3 J5 + J1 J2 J3 J4

J2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

J3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

J4 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

J5 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S1 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

S2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1

Ing. Henry Cueva Bravo

FSICA

2013

5) Elaborar diagrama esquemtico

Ing. Henry Cueva Bravo

FSICA

2013

6) Implementar

SIMULACIN

Ing. Henry Cueva Bravo

FSICA

2013

Test Vectors

Ing. Henry Cueva Bravo