Chapitre 7 Dispositifs de Mémoires

76

Introduction et technologie

7-3.3.Timing d'une EPROM

7-1. ROM (Read-Only Memory) 7-3.4.EPROM à UV ou OTP 7-2. PROM (Programmable ROM) 7-2.1.Principe de Fonctionnement 7-2.2.Réalisation pratique 7-3. EPROM (Erasable PROM) 7-3.1.Principe 7-3.2.Exemple 7-3.5.Les mémoires du commerce 7-4. Mémoires EEPROM et FLASH 7-4.1.Mémoires EEPROM Exemple : la mémoire X2816 7-4.2.Les mémoires Flash

77

78

Introduction, terminologie et principe technologie Introduction Dans le chapitre sur les bascules, nous avons abordé le principe de mémorisation électronique. Dans le traitement numérique de l'information, il est souvent intéressant, voire même nécessaire, de pouvoir stocker un grand nombre d'informations. Pour cela, il existe de nombreux types de dispositifs mémoire, du plus simple (bascule) au plus complexe (banque de données...). Dans ce chapitre, nous étudierons quelques types de dispositifs mémoire à semi-conducteur. Terminologie Cellule mémoire : Dispositif permettant de stocker un seul bit (bascule; point aimentable) Mot mémoire : La plupart des dispositifs ne stockent pas les données une par une mais par "paquets" (généralement de 4, 8, 12, 16,…bits), un paquet représentant un mot
79

mémoire. On parle aussi de QUARTET (mot de 4 bits) ou, très souvent, d'OCTET ou BYTE (mot de 8 bits). Capacité : Nombre correspondant à la quantité de bits que l'on peut stocker dans un dispositif mémoire. Exemple: Un dispositif pouvant stocker 1024 mots de 2 bits aura une capacité de: 2x1024 = 2048 bits = 2Kbits Les dispositifs mémoire ayant des capacités de plus en plus importantes , on l'exprime souvent en octets ou bytes .Cette capacité est pratiquement toujours une puissance de 2. Pour l'exprimer, on l'arrondit à la valeur remarquable la plus proche. 1024 = 1K 2048 = 2k 4096 = 4K

Adresse : Valeur numérique qui permet de repérer la localisation physique d'un mot en mémoire. Cette adresse est spécifiée soit en binaire soit en hexadécimal.
80

Opération de lecture : Opération au cours de laquelle un mot stocké dans un emplacement mémoire est localisé puis copié dans un autre emplacement. Le mot reste stocké en mémoire après cette opération. Opération d’écriture : Opération au cours de laquelle un nouveau mot est stocké dans un certain emplacement mémoire. Mémoire volatile : Mémoire qui ne conserve les informations stockées que si elle est sous tension. Mémoire rémanente: Mémoire qui conserve les informations stockées même hors tension. Mémoire à accès aléatoire : Mémoire dans laquelle le temps d'adressage n'est pas fixe. C'est le type le plus courant. Mémoire à accès sélectif : Mémoire dans laquelle le temps d'adressage est fixe, quelle que soit l'adresse.
81

Mémoire à accès séquentiel : Mémoire dans laquel le temps d'adressage varie en fonction le l'adresse voulue. Mémoire vive : Mémoire dans laquelle il est ausi facile de lire que d'écrire (opérations sous une unique tension d'alimentation; en général +5v). C'est le type le plus courant. Mémoire vive : Au départ, mémoire à lecture seule. Par extension, mémoire non volatile (ou rémanente) demandant une procédure d'écriture particulière. Mémoire dynamique : Mémoire volatile dans laquelle les données stockées doivent être réécrites périodiquement. Cette opération s'appelle le rafraîchissement. Mémoire statique : Mémoire volatile ne nécessitant pas de rafraîchissement. Mémoire de masse : On appelle mémoires de masse les dispositifs de très grande capapcité tels que les disques souples (disquettes, zips, ), les disque durs, les CDROM, les bandes magnétiques… Bus : On appelle "BUS" un groupe de signaux logiques ayant la même fonction.
82

Principe

L'information élémentaire, ou bit (binary digit), est mémorisée dans une cellule ou point mémoire. Nous étudierons plus loin les deux principales technologies utilisées pour réaliser une cellule. Ces cellules sont groupées en mots de n bits, c'est-à-dire que les n bits sont traités (écrits ou lus) simultanément. On ne peut pas modifier un seul bit, pour cela il faut transférer le mot dans un registre, modifier le bit puis réécrire le mot en mémoire. Par ailleurs, les cellules sont arrangées en bloc mémoire. Extérieurement, et en ne tenant compte que des signaux logiques, un bloc mémoire peut être représenté comme sur la figure 1. Pour pouvoir identifier individuellement k chaque mot on utilise k lignes d'adresse. La taille d'un bloc mémoire est donc 2 , le k premier mot se situant à l'adresse 0 et le dernier à l'adresse 2 - 1. Une ligne de commande (R/W) indique si la mémoire est accédée en écriture (l'information doit être mémorisée) ou en lecture (l'information doit être restituée). Sur ce schéma on distingue
83

deux canaux de n lignes en entrée et en sortie, mais dans d'autres cas les accès en entrée et en sortie peuvent être confondus en un seul canal bidirectionnel. Nous verrons l'intérêt de la ligne de validation ou de sélection du bloc (CS) un peu plus loin.

84

Exemple

85

Vcc A3 A2 A1 A0

A0 à A3: sélection du mot

(adressage)

Pour sélectionner un des 4 mots, on ferme un interrupteur, les diodes correspondantes seront passantes, et on aura un "1" logique sur leurs cathodes. Dans le cas présent, A1 est fermé.
0 1 1 0

Si on veut "intégrer" un tel schéma, il faudra évidemment mot de sortie remplacer le système d'adressage manuel par un système d'adressage numérique (avec un décodeur de lignes 2 vers 4)

A3 A'0 A'1 2 vers 4 A2 A1 A0

A'1 0 0 1 1

A'0 0 1 0 1

A3 0 0 0 1

A2 A1 A0 0 0 1 0 1 0 1 0 0 0 0 0

Le même réseau peut se transformer en ROM fournissant 8 mots de 2 bits, en ajoutant un décodeur de colonnes comme dans le schéma suivant.
86

Adressage bidimensionnel ou matriciel L'organisation des cellules à l'intérieur d'un bloc la plus simple à imaginer correspond au schéma suivant, chaque ligne correspond à un mot de n bits :

87

88

association de boîtiers mémoire

Comment utiliser 8 boîtiers de 8k x 1 bit pour créer une mémoire de 8k x 8 bits ?

En fait, on envoie les signaux de commande et l'adresse aux 8 boîtiers. Ceux-ci, simultanément, traiteront les 8 bits du mot désiré. Les différents bits d'une même mémoire ne sont donc pas physiquement situés au même endroit.

89

Et avec 8 boîtiers de 1k x 8 bits ?

Ici, les 10 bits de poids faible de l'adresse désirée est transmise à tous les boîtiers. Mais un seul est sélectionné, suivant les 3 bits de poids fort de l'adresse. Les 8 bits de données de tous les boîtiers sont reliés ensemble, on est sûr qu'un seul sera sélectionné à la fois, via le dé multiplexeur.

90

Mémoires Introduction Une mémoire est un ensemble d'éléments mémoires binaires. Ces éléments binaires (ou cases mémoires) sont de type non volatile (l'information écrite à l'intérieur de chacune des cases mémoire n'est pas affectée lors de l'ouverture du circuit d'alimentation), c'est le cas des ROM, PROM, EPROM et EEPROM ou volatile c'est le cas des RAM. 7-1 ROM (Read-Only Memory) Une mémoire morte (i.e. ROM) est une mémoire dont le contenu a été défini et réalisé une bonne fois pour toutes au moment de la fabrication. La fabrication de ROMs ne se conçoit que pour des séries importantes (> 10.000 unités). Cette programmation est faite directement sur le wafer (galette de silicium) à l'aide des masques de programmation.
91

7-2 PROM (Programmable ROM) Les PROMs sont des mémoires non volatiles, dont le contenu comme dans le cas des ROMs, est défini une fois pour toutes. Toutefois, contrairement aux ROMs, elles sont programmables (1 seule fois) par l'utilisateur. Il existe différents types de PROMs. Les noeuds de la matrice peuvent comprendre soit des fusibles soit des jonctions ayant une faible tension de claquage (anti-fusibles). Dans les deux cas, la programmation s'effectue en sélectionnant l'adresse désirée, en présentant la donnée sur les lignes de sortie, et en alimentant pendant un bref instant (quelques centaines de ms) le circuit avec une tension élevée (10 à 15 V suivant les cas), ce qui a pour effet de faire fondre le fusible (ouverture du circuit) ou de claquer la jonction (fermeture du circuit). Ce processus est évidemment irréversible. 7-2.1 Principe

92

L'exemple le plus simple de mémoire morte à fusibles 4x5 bits peut se schématiser de la façon suivante : un décodeur 2 vers 4 (74139) avec sorties actives à l'état bas permet de sélectionner une ligne parmi 4. Exemple: à l'adresse A1 A0 = 00, la ligne notée 00 est forcée à 0 et les autres lignes sont à 1. Dans ce cas les 5 bits de sortie ont la valeur 0. Avant programmation toutes les sorties sont donc à 0.

93

Figure 7- 1 : Schéma d’une PROM Après programmation, c'est à dire après destruction de certains fusibles, on peut obtenir le schéma suivant:
94

Fonctionnement Grâce à la résistance de tirage une ligne de sortie vaut 1 en l'absence de diode (liaison détruite) entre elle et le fil d'adresse sélectionnée. Si par contre, une diode est présente, elle ramène le potentiel de la ligne sortie à 0. Le contenu de cette mémoire 20 bits est alors :

95

PROM programmée Remarque: Les liaisons entre les lignes de sélection d'adresse (lignes horizontales de la matrice), et les lignes de données (lignes verticales de la matrice) ne peuvent être de simples connexions, mais doivent être réalisées à l'aide de diodes. Les diodes servent à éviter un retour de courant depuis la ligne sélectionnée vers une autre qui ne l'est pas (courtcircuit):

96

Liaisons entre les lignes de sélection d'adresse et les lignes de données 7-2.2 Réalisation pratique Les PROM à fusibles, qui ont été les premières mémoires non volatiles commercialisés, étaient en technologie bipolaire (c'était la seule maîtrisée à l'époque). Cette technologie est toujours utilisée et malgré leur forte consommation, les PROM bipolaires à fusibles sont encore utilisées pour les circuits rapides. En effet les PROM bipolaires permettent des temps d'accès de l'ordre de 20 ns. 7-3 EPROM (Erasable PROM) Les EPROMs sont des mémoires non volatiles programmables électriquement puis effaçables par UV. Dans ce cas, les noeuds de la matrice sont constitués de transistors MOS à grille isolée. Cette grille peut être chargée par influence en appliquant une tension importante (10 à
97

15 V) entre le drain et le substrat. Une fois chargée, elle peut conserver sa charge de manière quasiment indéfinie, ce qui rend le transistor passant. Le processus est réversible en irradiant la puce aux rayons ultraviolets pendant plusieurs minutes, ce qui décharge la grille par effet photoélectrique. 7-3.1 Principe Chaque élément mémoire est composé d'un transistor MOS dont la grille est complètement isolée dans une couche d'oxyde. Par application d'une tension suffisamment élevée, qui est appelée tension de programmation, on crée des électrons chauds ou électrons ayant une énergie suffisamment suffisante pour traverser la mince couche d'oxyde. Ces charges s'accumulent et se retrouvent piégées dans la grille, la couche d'oxyde entre la grille et le silicium étant trop épaisse pour que les électrons puissent la traverser. La cellule mémoire est alors programmée.
98

Si maintenant, on veut effacer la mémoire, on expose la puce aux rayonnements U.V. Les photons (ou particules d'énergie lumineuse) communiquent alors leur énergie aux électrons et leur font franchir la barrière isolante dans l'autre sens. La cellule mémoire est effacée.

Principe de l’EPROM 7-3.2 Exemple La mémoire proposée ci-dessous est une mémoire EPROM 16 bits. Cette mémoire est appelée mémoire NMOS car les éléments mémoires sont des transistors NMOS. Le problème de ces mémoires très peu utilisés est la consommation d'énergie même au
99

repos (à cause des résistances de tirage). On leur préférera les mémoires CMOS qui ne consomment que lorsqu'elles sont sollicitées (on remplace alors les résistances de tirage par des transistors PMOS).

Figure 7- 5 : Mémoire EPROM 4x4 bits après programmation
100

On utilise un décodeur 2 vers 4 pour sélectionner une ligne parmi quatre. Si /CS est à 0 alors le décodeur est actif et si par exemple A1 A0 = 0 0 alors la ligne 0 est forcée à 0 (les autres lignes restent à 1) on obtient donc sur le bus de données O3 O2 O1 O0 = 1 1 1 0. En effet seul le transistor de la ligne 0 bit O0 est programmé (grille flottante chargée). On utilise un buffer 3 états pour déconnecter la mémoire du bus de données externe. Pour envoyer les données sur le bus de données il faudra donc activer ce buffer 3 états (conditions /CS = 0 et /OE =0). 7-3.3 Timing d'une EPROM

101

Le temps d'accès en lecture tacs correspond au temps qu'il faut pour fournir la donnée après activation du boîtier ( CS_L = 0 ) et des sorties (OE_L = 0 ). Il faut de plus que l'adresse soit stable pendant tout ce temps. Ce temps d'accès correspond aux différents temps de propagation des portes du circuit. 7-3.4 EPROM à UV ou OTP
Les plus courantes sont les 27Cxxx

102

Le boîtier de cette mémoire doit être muni d'une fenêtre translucide pour laisser passer les U.V. lors de la phase l'effacement, ce qui augmente fortement le coût de ces mémoires. Pour en réduire le prix, il existe les mémoires OTP (One Time Programmable) qui sont des mémoires EPROM sans fenêtre d'effacement.

Variantes EEPROM ou E2PROM : Prom effaçable électriquement adresse par adresse ( 10 à 20 mn ) . EPROM FLASH : Prom effaçable électriquement de toute la capacité de la mémoire ( plus rapide à effacer que les EEPROM ).La tension de programmation de 12 Volts et un prix plus faible que les EEPROM en font un produit très répandu de nos jours .
Programmateur d'EPROM
103

Emulateur d'EPROM ( EconoROM II )

Afin de mettre fin au cycle 'remove-erase-program and re-install EPROMs' c'est à dire enlever l'Eprom, l'effacer par UV, le programmer et enfin l'installer dans son socket, la seule alternative réside dans l'utilisation de l'émulateur d'EPROM.

Caractéristique
• • •

Chargement rapide par le port parallèle (i.e. un fichier de 512Kbit en 1.5 secondes ou moins). Fonction de Relecture, Vérification, et Self-test. Ports prévus pour opération sur plusieurs unités
104

• • • • • • • • • • • • • • •

Éditeur plein écran, chargement par des fichiers Batch, usage des utilitaires. Temps d'accès rapide 90 et 45ns Taille mémoire et vitesse peuvent être réunies et adressées individuellement à partir d'un port LPT Capacité EPROM sélectionnable Accepte tous les standards de fichiers (Hex et binaires) Indication de tension cible Indicateur d'accès PC Modèle 8 et 16 bits Câble standard DIP inclus Câble de téléchargement et adaptateur LPT inclus Adaptateur PLCC 32-pin et 44-pin disponibles en option Possibilité d'extension mémoire Connections Reset Active Niveau haut et bas Supporte DOS, Windows31/95/98/NT Supporte 3V (avec adaptateur ADP3V)

Effaceur d'EPROM Attention tout exposition aux UV est dangereux pour les yeux et la peau.

105

Tubes à ultra-violet (longueur d'onde: 253,7 nm).marque PHILIPS ou SYLVANIA ...Version 4 W - Longueur: 136 mm 90 FTTC / 13,72 € ...Version 6 W - Longueur: 212 mm 110 FTTC / 16,76 € Douille pour tubes 4, 6 et 8 W 16 FTTC / 2,43 € Ballast pour tubes 4 à 22 W 76 FTTC / 11,58 € Starter pour tubes 4 à 22 W 8 FTTC / 1,21 € Support pour starter 8 FTTC / 1,21 € La durée d'exposition Minimum est de 20 MIN sous UV.

106

7-3.5 Les mémoires du commerce
107

Il existe différents types de mémoires EPROM dont la taille est comprise entre 64 kbits et 4 Mbits avec un bus de données de taille 1, 4 ou 8 bits. Quelle que soit la taille du bus de données, la capacité d'une mémoire est donnée en kbits ou en Mbits, donc en nombre d'unités mémoire.Les temps d'accès en lecture varient entre 50 ns et 100 ns selon les constructeurs. Le circuit donné ci-contre est une mémoire très répandue : la 27C64 (64 kbits réparties en 8ko ou 8kbytes). Cette mémoire possède un bus d'adresse de 13 bits (213 = 8192 ) et un bus de données de 8 bits. On retrouve les signaux de contrôle actif à l'état bas CE (activation du boîtier) et OE (Output Enable : ouverture des sorties mémoires sur le bus de données).

Le cycle d'écriture se fait avec un programmateur d'EPROM. L'écriture dans la mémoire ne peut se faire qu'après avoir effacé celle-ci dans une lampe à UV (temps d'exposition entre 5 et 10 minutes). Lors de la phase d'écriture (quelques secondes) la broche /PGM est forcée à 0 et les tensions Vpp=12,7V et Vcc=6,25V sont appliquées.
108

7-4 Mémoires EEPROM et FLASH Bien qu'en théorie semblables, les mémoires EEPROM et EPROM Flash ne s'utilisent pas de la même façon et n'offrent pas les mêmes possibilités en termes de capacité et de coût, les mémoires flash étant moins chères et offrant des capacités bien supérieures aux mémoires E2PROM. 7-4.1 Mémoires EEPROM Exemple : la mémoire X2816 Cette mémoire de 16kbits (211x8 bits) est comparable au niveau du brochage et du nom de chaque broche à son équivalent SRAM 6216. Une mémoire EEPROM est donc comparable en terme fonctionnel à une SRAM (on peut écrire ou lire dans n'importe quelle case mémoire).La seule différence est la non-volatilité de la mémoire EEPROM.
109

On peut voir une EEPROM (ou E2PROM) de 2 façons : • soit comme une EPROM effaçable électriquement, ayant donc les mêmes caractéristiques en lecture qu'une EPROM et pouvant même être programmée par un programmateur d'EPROM (on remarquera que la broche /PGM de l'EPROM est remplacée par la broche /WE). Pour programmer la mémoire EEPROM, le circuit génère les tensions de programmation à partir du 5 V de l'alimentation. Nul besoin donc de fournir une tension externe de programmation. • soit comme une mémoire SRAM dont le temps de lecture trc = 100 ns et le temps d'écriture twc=1 à 10 ms. On retrouve donc les mêmes chronogrammes qu'une mémoire SRAM, avec comme seule différence le temps d'écriture qui est élevé. Remarque: On peut retrouver une compatibilité entre les brochages d'une SRAM 6264, d'une EPROM 2764 et d'une E2PROM 2864. Ces mémoires (64kbits) peuvent donc être inter changées sur une carte, à condition de respecter les chronogrammes de fonctionnement propres à chacune des mémoires.
110

Les mémoires EEPROM sont moins utilisées que les mémoires EPROM (OTP) car bien plus chères. En effet une cellule mémoire en technologie E2PROM prend plus de place qu'en technologie EPROM.

Schéma interne de la mémoire X2816
111

7-4.2 Les mémoires Flash Les mémoires flash sont plus rapides que les mémoires E2PROM (en terme d'effacement et de programmation) mais ne permettent que l'effacement total de la mémoire. En outre, certaines utilisent encore une haute tension de programmation (Vpp) de 12V, cependant les versions monotension commencent à se généraliser, c'est un circuit à pompe de charge interne à la flash qui s'occupe de fabriquer la tension de programmation Vpp. Les EEPROM flash utilisent comme pour les mémoires EEPROM un seul transistor MOS par bit, ce qui explique les capacités mémoires comprises entre 128kbits et 64 Mbits. La dénomination des boîtiers suit le même principe que les mémoires vues précédemment. Ainsi le 28F256 peut remplacer un 62256 (mémoire SRAM) ou un 28256 (mémoire EPROM). Attention, ceci n'est vrai que pour une compatibilité broche à broche et non au niveau des timing et des fonctions internes à chaque technologie.
112

Les mémoires flash sont utilisées dans les PC (BIOS), ou dans les systèmes embarqués pour mémoriser les programmes importants. Les nouveaux appareils grand public (téléphones portables, cartes mémoire des appareils de photos et caméscopes...) demandent de plus en plus de capacité mémoires pour les interfaces graphiques et nouvelles fonctions. Les mémoires flash sont donc en pleine expansions.
7.5 Les RAM ( Random Access Memory ) 7.5.1.Descriptions Les mémoires RAM sont volatiles (c'est un circuit dit mémoire dont son contenu peut être modifier mais perd toutes ces informations lorsque l' alimentation est coupé ) et à accès direct. Dans cette catégorie de mémoires on trouve : Les mémoires RAM statiques (SRAM) dans lesquelles les informations sont mémorisées par une bascule ( on utilise la même disposition que pour la ROM, mais à chaque intersection on place une bascule ) ,qui n' ont pas bessoin d' être rafraîchi régulièrement pour garder les données en mémoire, elles sont réalisées en technologie MOS ou bipolaire.

113

Les mémoires RAM dynamiques (DRAM) qui utilisent un condensateur comme cellule mémoire (un bit mémorisé) d'accès beaucoup plus rapide de l'information. Cette information tend à se dégrader à cause des courants de fuites, ce qui nécessite un rafraîchissement (lire et réécrire) périodique (plusieurs fois par seconde).

7.5..2.Symboles Ram statiques

brochage

114

Un boîtier RAM comprend en général des entrées A0 à An permettant de désigner la mémoire, R/W pour dire si lire ou écrire, et D0 à Dm pour les données (entrée sortie) (ou D si c'est un boîtier de mémoires 1 bit). De plus, le composant ne fonctionnera que s'il est sélectionné (entrée CS : chip select). De plus, il faut entrer un signal de synchronisation (horloge) et évidement l'alimenter. Chronogramme : en lecture, il faut donner l'adresse, CS, Read, on obtiendra le contenu D au prochain top d'horloge. En écriture, on donne l'adresse, CS et Write, puis la donnée au prochain top d'horloge.

Types de barrettes de mémoire vive Il existe de nombreux types de mémoires vives. Celles-ci se présentent toutes sous la forme de barrettes de mémoire enfichables sur la carte-mère.

115

DRAM La DRAM (Dynamic RAM, RAM dynamique) est le type de mémoire le plus répandu au début du millénaire. Il s'agit d'une mémoire dont les transistors sont rangés dans une matrice selon des lignes et des colonnes. Les mémoires DRAM possèdent jusqu'à 256 millions de transistors (c'est-à-dire que chaque barette de DRAM peut contenir jusquà 256Mo maximum). Ce sont des mémoires dont le temps d'accès est de 60ns. Pour accélérer les accès à la DRAM, il existe une technique, appelée pagination consistant à accèder aux différentes lignes d'une colonne en modifiant uniquement l'adresse de la ligne. On parle alors de DRAM FPM (Fast Page Mode). D'autre part, les accès mémoire se font généralement sur des données rangées consécutivement en mémoire. Ainsi le mode d'accès en rafale (burst mode) permet d'accèder aux trois données consécutives à la première sans temps de latence supplémentaire. Dans ce mode en rafales, le temps d'accès à la première donnée est égale au temps de cycle auquel il faut ajouter le temps de latence, et le temps d'accès aux trois autres données est uniquement égal aux temps de cycle, on note donc sous la forme X-Y-Y-Y les quatre temps d'accès, par exemple 5-3-3-3 pour un bus dont la fréquence est de 66Mhz. RAM EDO

116

La RAM EDO (Extended Data Out, soit Sortie des données amélioré) est apparue en 1995. La technique utilisée avec ce type de mémoire consiste à adresser la colonne suivante pendant la lecture des données d'une colonne. Cela crée un chevauchement des accès permettant de gagner du temps sur chaque cycle. Ainsi, la RAM EDO, lorsqu'elle est utilisée en mode rafale permet d'obtenir des cycles de la forme 5-2-2-2, soit un gain de 4 cycles sur l'accès à 4 données. SIMM's (Single In-line Memory Modules) are,Plug-in memory expansion modules that,Use PC card edge connectors ...

117

SDRAM

La SDRAM (Synchronous DRAM, soit RAM synchrone) est un type de RAM apparu en 1997 permettant une lecture des données synchronisées avec le bus. Celle-ci permet d'obtenir un cycle en mode rafale de la forme 51-1-1, c'est-à-dire un gain de 3 cycles par rapport à la RAM EDO. De cette façon la SDRAM est capable de fonctionner avec une cadence de 100Mhz, lui permettant d'obtenir des temps d'accès d'environ 10ns. RDRAM (Rambus DRAM) La RDRAM (Rambus DRAM) est un type de mémoire permettant de transférer les données sur un bus de 16 bits de largeur à une cadence de 800Mhz. Comme la SDRAM, ce type de mémoire est synchronisé avec l'horloge du bus pour améliorer les échanges de données.
118

Utilisations Rôle de la mémoire vive (RAM) La mémoire vive, généralement appelée RAM (Random Access Memory, traduisez mémoire à accès aléatoire, ce qui signifie que l'on peut accèder instantanément à n'importe quelle partie de la mémoire), est la mémoire principale du système, cela indique qu'elle permet de stocker de manière temporaire des données lors de l'exécution d'un programme. En effet ce stockage est temporaire, contrairement à une mémoire de masse comme le disque dur (mémoire avec laquelle les novices la confondent généralement), car elle permet de stocker des données tant qu'elle est alimentée électriquement, c'est-à-dire qu'à chaque fois que l'ordinateur est éteint, toutes les données présentes en mémoire sont irrémédiablement effacées. Fonctionnement de la mémoire vive La mémoire vive est constituée de centaines de milliers de petits condensateurs emmagasinant des charges. Lorsqu'ils sont chargés, l'état du condensateur est à 1, dans le cas contraire il est à 0, ce qui signifie que chaque condensateur représente un bit de la mémoire. Etant donné que les condensateurs se déchargent, il faut constamment les recharger (le terme exact est rafraîchir) à un intervalle de temps régulier appelé cycle de rafraîchissement (d'une durée d'environ 15ms pour une mémoire DRAM). Chaque condensateur est couplé à un transistor permettant de "récupérer" l'état du condensateur. Ces transistors sont rangés sous forme de tableau (matrice), c'est-à-dire que l'on accède à une "case mémoire" par une ligne et une colonne. Or cet accès n'est pas
119

instantané et s'effecue pendant un délai appelé temps de latence. Par conséquent l'accès à une donnée en mémoire dure un temps égal au temps de cycle auquel il faut ajouter le temps de latence. Ainsi, pour une mémoire de type DRAM, le temps d'accès est de 60 nanosecondes (35ns de délai de cycle et 25ns de temps de latence). Sur un ordinateur le temps de cycle correspond à l'inverse de la fréquence de l'horloge, par exemple pour un ordinateur cadencé à 200Mhz, le temps de cycle est de 5ns (1/(200.106)). Par conséquent un ordinateur ayant une fréquence élevée et utilisant des mémoires dont le temps d'accès est beaucoup plus long que le temps de cycle du processeur doit effectuer des cycles d'attente (en anglais wait state) pour accèder à la mémoire. Dans le cas d'un ordinateur cadencé à 200Mhz utilisant des mémoires de types DRAM (dont le temps d'accès est de 60ns), il y a 11 cycles d'attente pour un cycle de transfert. Les performances de l'ordinateur sont d'autant diminuées qu'il y a de cycles d'attentes, il est donc conseillé d'utiliser des mémoires plus rapides.

120