UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA

FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA

CONTADORES
 Un contador es un registro que pasa por una secuencia predeterminada de estados a ap ic!rse e pu sos de re o"#  $!sicamente% son circuitos capaces de contar os impu sos que egan por una &nea# E 'a or de a cuenta se e(presa mediante un c)digo% que en a ma*or&a de os casos es +inario natura % * a 'eces% $CD# Los impu sos de entrada que son capaces de detectar son os , ancos de a se-a de entrada#  Dado que e estado de contador de+e cam+iar cuando ega un , anco de a se-a de entrada% se uti i.an +iesta+ es T para construir os contadores% conectando a &nea con os impu sos a contar a a entrada de re o"# Tam+i/n podemos uti i.ar +iesta+ es 012# TIPOS DE CONTADORES

♦ Atendiendo a a ,orma de propagarse a se-a de re o" internamente o Contador as&ncrono 3contadores con propagaci)n4 o Contador s&ncrono con acarreo serie o Contador s&ncrono con acarreo para e o ♦ Atendiendo a sentido de conteo o Contador 5acia arri+a 3ascendentes4 o Contador 5acia a+a"o 3descenentes4 o Contador en am+os sentidos% no simu t!neos ♦ Atendiendo a c)digo que cuentan o $inario 3natura 4 o $CD o En ani o o En Gra* o 0onson ♦ Atendiendo a a posi+i idad de prese ecci)n o Contador con carga en para e o o Contador con puesta a cero inicia so amente

ING# CARLOS 6UM$ERTO TE0ADA RO0AS

DE 4 BITS CONTADORES ASÍNCRONOS: DESC. DE 4 BITS ING# CARLOS 6UM$ERTO TE0ADA RO0AS .< .an +iesta+ es sin ninguna puerta )gica adiciona #  Imp ementaci)n7 o o o La entrada de re o" a contador s) o se conecta a primero de e os 3e de menor peso4# La sa ida de estado de cada +iesta+ e 384 ) a comp ementaria 3984 se conecta con e re o" inmediato posterior# Las entradas de datos de os +iesta+ es 3012 ) T4 se conectan a un :.UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA CONTADORES ASÍNCRONOS  Si e contador es as&ncrono s) o se uti i.i"o CONTADORES ASÍNCRONOS: ASC.

UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA CONTADOR ASÍNCRONO ASC/DESC Es necesario incorporar una entrada e(terna ASC9DESC para e egir e sentido de a cuenta7 ascendente o descendente# ING# CARLOS 6UM$ERTO TE0ADA RO0AS .

B@?A % * se a-ade a )gica com+inaciona requerida# E"# As&ncrono mod .i"o # Se precisan puertas adiciona es para imp ementar a )gica que indique cuando de+en cam+iar su estado os +iesta+ es# CONTADOR SÍNCRONO ASCENDENTE DE 4 BITS CONTADORES MÓDULO N  E m)du o de un contador es e n=mero de cuentas distintas que rea i.B ING# CARLOS 6UM$ERTO TE0ADA RO0AS .< .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA CONTADORES SÍNCRONOS  La se-a e(terna de re o" est! conectada a todos os +iesta+ es% por o tanto% os acti'a a todos de manera simu t!nea#  Imp ementaci)n7 o o o La entrada de re o" a contador se conecta a as entradas de re o" de todos os +iesta+ es# La entradas de datos 3012 ) T4 de +iesta+ e de menor peso se conecta a un :.a dic5o contador#  >ara imp ementar un contador de m)du o N% se e ige un contador con n +its 3ascendente o descendente% seg=n proceda4 ta que7 ?n1.@N@?n 3e iminando as cuentas so+rantes% a-adiendo )gica com+inaciona 4#  >or e"emp o% para imp ementar un contador as&ncrono !d"#o d$%& a'c%nd%nt% o contador d% d(cada'% que cuente os die. d&gitos decima es se necesita7 o un contador ascendente de cuatro +its% *a que ?A1 .@.

B CONTADOR BINARIO UP/DO)N MÓDULO * CON SE+AL DE CE CONTADOR BINARIO UP/DO)N MÓDULO * CON SE+AL DE CE ING# CARLOS 6UM$ERTO TE0ADA RO0AS .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA Ta+ a de Estados de Cont# As&ncrono mod .

DE LD OTROS E-EMPLOS DE CONTADORES SÍNCRONOS ING# CARLOS 6UM$ERTO TE0ADA RO0AS .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA CONTADOR BINARIO UP/DO)N MÓDULO * CON SE+AL DE CE .

UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA ING# CARLOS 6UM$ERTO TE0ADA RO0AS .

UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA ING# CARLOS 6UM$ERTO TE0ADA RO0AS .

 Cada etapa que atra'iesa un circuito secuencia se denomina Estado# En cada estado e circuito a macena un recuerdo de su 5istoria pasada% para sa+er que 5acer a continuaci)n#  Un circuito secuencia esta .  En os circuitos secuencia es% as sa idas dependen no s) o de as entradas actua es% sino tam+i/n de su 5istoria pasada# Esto es% as sa idas actua es dependen de a secuencia de 'a ores )gicos en as entradas# Estos circuitos )gicos se denominan Secuenciales.igura# En un circuito secuencia sincroni.ormado por una etapa de )gica com+inaciona % * una etapa de memoria 3F ip1F ops4% como se muestra en a .ado% 5a* una entrada de re o" en a etapa de memoria# >ara e correcto .%##Im4# en cua quier instante de tiempo% a memoria se encuentra en un estado denominado estado actual% * a'an.ormaci)n a macenada en a etapa de memoria% as& como as entradas de a )gica com+inaciona 3I B% I.a a estado siguiente con un impu so de re o" determinado por as condiciones de estado siguiente# ING# CARLOS 6UM$ERTO TE0ADA RO0AS .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA DISE+O DE CIRCUITOS SECUENCIALES.uncionamiento de circuito se requiere a in.

erentes% a gunos de os cua es son me"ores 3m!s simp es o m!s econ)micos4# Pa'o 2: Ta3#a d%# E'tado '$1"$%nt% Una 'e.orma +astante genera % asignaciones di.BB# A esta asociaci)n se a denomina asignación de estados# De . Pa'o 0: D$a1ra a d% E'tado' Se de+e pensar en a secuencia de operaciones por as que de+e progresar e sistema# En este proceso de pensamiento se de+e tener en cuenta as sa idas que se necesitan que e sistema genere# Luego en primer ugar se descri+e e contador mediante un diagrama de estados% que muestra a progresi)n de estados por os que e contador a'an..% B.ine e circuito secuencia mediante un diagrama de estados% e segundo paso es o+tener a ta+ a de estado siguiente% que enumera cada estado de contador 3estado actua 4 "unto con e correspondiente estado siguiente# El estado siguiente es el estado al que el contador pasa desde su estado actual.SICO EN CÓDI/O /RA.igura% un diagrama de estados de un contador +!sico en c)digo Gra* de C +its# Este circuito particu ar no tiene ninguna entrada aparte de a de re o"% * ninguna otra sa ida m!s que as que se toman en cada F ip1F op de contador# Como e contador tiene D estados% se necesitan C F ip1F ops# >osteriormente se asocian os estados A% $% C% D% E% F% G% 6 con os estados de os F ip1F ops BBB% BB. es e estado siguiente 3despu/s de pu so de re o"4# >ara cada transici)n de sa ida% se indican as entradas 0 * 2 que dan ugar a a transici)n# Las F indican condiciones indi.a a ta+ a de transici)n de estados para e F ip1F op 012# Se enumeran todas as posi+ es transiciones de sa ida% mostrando como e'o uciona a sa ida 8 de F ip1F op a pasar de os estados actua es a os estados siguientes# 8 N es e estado presente en e F ip1F op 3antes de un pu so de re o"4 * 8NE.a cuando se ap ica una se-a de re o"# Como e"emp o se muestra en a .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA DISE+O DE UN CONTADOR B. al aplicar un impulso de reloj.% .% .% B. que se de.B..erentes 3 a entrada puede ser un B o un .B% . La ta+ a de estado siguiente se o+tiene a partir de diagrama de estados# E'tado act"a# 42 40 45 5 5 5 5 0 0 0 0 5 5 0 0 0 0 5 5 5 0 0 5 5 0 0 5 E'tado S$1"$%nt% 42 40 45 5 5 5 0 0 0 0 5 5 0 0 0 0 5 5 5 0 0 5 5 0 0 5 5 Pa'o 6: Ta3#a d% Tran'$c$!n d% E'tado' A continuaci)n se rea i..erentes de estados en un sistema secuencia conducen a circuitos )gicos di..4# ING# CARLOS 6UM$ERTO TE0ADA RO0AS .B% .

igura dos 'a ores de entrada para as entradas 0B * 2B de F ip1F op menos signi.igura# Las e(presiones para as entradas 0 * 2 de cada F ip F op son7 J 0 = Q 2 ⋅ Q1 + Q 2 ⋅ Q1 = Q 2 ⊕ Q1 ING# CARLOS 6UM$ERTO TE0ADA RO0AS . G B * 2.erente e 'a or que tome 2B# A continuaci)n% e estado actua de 8 .ar un diagrama de 2arnaug5 para a entrada 0 * otro para a entrada 2 de cada F ip1F op# En este procedimiento de dise-o% cada ce da de diagrama representa uno de os estados actua es de a secuencia de contador# A partir de os estados 0 * 2 de a ta+ a de transiciones% se introduce un .# >ara que esto ocurra% 0 B tiene que ser . * es indi.icati'o 38B4# E mapa comp eto de os tres F ip1F ops de contador se muestra en a .arna"1= Los diagramas de 2arnaug5 se uti i.UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA Tran'$c$on%' d% 'a#$da 4N 4N:0 5 5 0 0 5 0 5 0 Entrada' d%# 7#$897#o8 . es B * permanece en B en e estado siguiente# >ara esta transici)n% 0. 5 0 < < < < 0 5 A dise-ar e contador se ap ica a ta+ a de transici)n de estados a cada F ip1F op% a cua esta +asada en a ta+ a de estado siguiente# >or e"emp o para e estado actua BBB% 8 B pasa de estado actua B a estado siguiente .% un B o una F en cada ce da de a ta+ a correspondiente a estado actua % dependiendo de a transici)n de sa ida 8 de cada F ip1F op en particu ar# >ara i ustrar este procedimiento se muestra en a . G F# >or = timo e estado actua de 8 ? es B * permanece en B en e estado siguiente# >or o tanto 0? G B * 2? G F# Pa'o 4: D$a1ra a' d% .an para determinar a )gica requerida para as entradas 0 * 2 de cada F ip1F op de contador# Se de+e uti i.

igura# ING# CARLOS 6UM$ERTO TE0ADA RO0AS .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA K 0 = Q 2 ⋅ Q1 +Q 2 ⋅ Q1 = Q 2 ⊕Q1 J 1 =Q 2 ⋅ Q 0 K 1 = Q 2 ⋅ Q1 J 2 =Q1 ⋅ Q 0 K 2 =Q1 ⋅ Q 0 Pa'o >: I 8#% %ntac$!n d%# contador E paso .ina consiste en imp ementar a )gica com+inaciona a partir de as e(presiones de as entradas 0 * 2 * conectar os F ip1F ops para conseguir un contador en C)digo Gra* de C +its% como se muestra en a .

igura para as entradas 0% 2% * de re o"% determinar a sa ida 8 suponiendo que e F ip1F op se encuentra inicia mente en estado de RESET# E circuito integrado ?4@C002 es un do+ e F ip1F op tipo 012# ING# CARLOS 6UM$ERTO TE0ADA RO0AS .ar e comportamiento de os siguientes circuitos * rea i.ar a ta+ a de 'erdad de F ip1F op tipo 012# +# Dadas as .ar a ta+ a de 'erdad para cada uno de e os# ?# Imp ementar un F ip1F op tipo D so+re a +ase de un Latc5 S1R# a# Rea i.igura% para a entrada D * e re o"% determinar a onda de sa ida 8 si e F ip1F op parte de estado RESET# E circuito integrado ?4@C?4 es un do+ e F ip1F op tipo D# Este dispositi'o CMOS contiene dos F ip1F ops independientes entre s&% que s) o comparten a a imentaci)n * a tierra# C# Imp ementar un F ip1F op tipo 012 so+re a +ase de un Latc5 S1R * compuertas NAND# a# Rea i.icar resu tados#4 .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA ACTIVIDAD Desarro e os siguientes pro+ emas propuestos 3puede 'a erse de EH$ para simu ar sus circuitos * 'eri.ar a ta+ a de 'erdad de F ip1F op tipo D# +# Dadas as .ormas de onda de a .# Ana i.ormas de onda de a .

ar F ip1F ops 012# I# Desarro ar un contador s&ncrono ascendente9descendente de C +its con una secuencia en c)digo Gra*# E contador tra+a"ar! en modo ascendente cuando a entrada de contro UP / DOWN sea . anco de +a"ada L# Ca cu a a . D ? D C C LR LO AD EN T EN > CLO C2 R C O D# Dise-a dos contadores% uno m)du o1C? * otro m)du o ?B a partir de F ip1F ops 02 acti'os por . contador de d/cadas as&ncrono K?LS.igura# Uti i.ando EH$# K# Imp ementar un sistema digita que cuente de . . e"e a cuenta en un disp a*# Se cuenta para e o con os siguientes e ementos7 o . ip1.K 3sin pasar por cero4 * re.B si e tiempo de retardo de cada uno de sus F ip1F ops es de ?B nanosegundos# o 3Sup)n que cada estado 5a de ser esta+ e durante a menos medio cic o de re o"4 8 B 8 .recuencia m!(ima a a que puede operar un contador as&ncrono de m)du o1. 5asta . op 02 o as puertas )gicas e in'ersores que se consideren necesarios o ? con'ertidores $CD9K segmentos o ? disp a*s de K segmentos DB D.JBA 3en a . 8 ? 8 C ING# CARLOS 6UM$ERTO TE0ADA RO0AS .igura4 o .UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA A# Dise-ar un contador que rea ice a secuencia de cuenta +inaria irregu ar que se muestra en e diagrama de estados de a .% * tra+a"ar! en modo descendente cuando a entrada de contro sea B# J# Imp emente * simu e todos os circuitos contadores mostrados en este capitu o uti i.

5asta que se detecte a secuencia de entrada .# Sinteti.UNIVERSIDAD NACIONAL DE LA AMAZONIA PERUANA FACULTAD DE INGENIERIA DE SISTEMAS E INFORMATICA .B.uncionamiento inicia # .B * 'o 'er a modo de ..ar un detector de secuencia ap icando e mode o de Mea *% ta que cump a con as especi..# +# A detectarse dic5a secuencia a sa ida pasar! a ser a negaci)n de a entrada 5asta que se detecte a nue'a secuencia B.icaciones7 a# La sa ida de+e ser igua a ..ar un detector de secuencia ap icando e mode o de Moore% ta que cump a con as siguientes especi.B# Sinteti.icaciones descritas en e e"ercicio anterior# ING# CARLOS 6UM$ERTO TE0ADA RO0AS .