You are on page 1of 38

!

""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
1
Aula Terica 4
! Manuel Barros
! SISTEMAS DIGITAIS IPT-2013/14



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel

Cap3. Circuitos Combinatrios
MSI e LSI



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Continua ...
2
Steve Jobs and Steve Wozniak first began Apple in a Silicon Valley garage. Steve Jobs sold
his VW van to help finance the venture. Their first computer went on sale in 1976 for $666.66.



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Aula anterior - Aritmtica Digital
! Cdigos de Deteco de Erro
! Transmitir o BCD 0101 (paridade par)
3
8
!"#$%&' #) *)+),-.& #) /00&
/12 3045'6$+$0 & 7!* 8989 :;40$#4#) ;40<
3= >=
8 8989 8 8889
/00&
#)
+045'6$''.& ?
>@A#&
Nible = 4bits



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Aula anterior - Aritmtica Digital
! Gerao e Deteco de Erro Bit paridade PAR
4
1= erro
0 = certo



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Introduo
! Num circuito combinatrio para cada combinao dos valores
das entradas, as sadas so sempre as mesmas,
independentemente do instante de tempo.
! Os circuitos combinatrios tm assim um efeito determinstico.
! Como este circuito no depende dos valores passados, podemos
afirmar que o circuito no tem memria.
5

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!


!# %&'()&*+, %+-.&/0*1'&+, 234 5 634

3.0 - Introduo
Um circuito combinatrio um circuito cujas variveis de sada so funes do estado actual
do conjunto das variveis de entrada.

Um circuito combinatrio definido pela seguinte caracterstica: para cada combinao dos
valores das entradas, as sadas so sempre as mesmas, independentemente do instante de
tempo. Por outras palavras, como este circuito no depende dos valores passados, podemos
afirmar que o circuito no tem memria. Os circuitos combinatrios tm assim um efeito
determinstico.
Consideremos o seguinte exemplo, onde se implementa um circuito que produz na sua sada o
nmero de uns (1s) que se verificam na sua entrada. Ex: se a entrada abc for 010 a sada ser
yz=01, se 101 10, se 000 00. Em qualquer instante de tempo, sempre que a entra for 010
o valor da sada y e z ser sempre o mesmo, neste caso y=0 e z=1. Este circuito foi projectado
nos 3 passos seguintes:
Passo 1: Capturar a funo usando a tabela de
verdade ou usando equaes. Neste caso a
tabela de verdade enquadra-se perfeitamente.

Passo 2: Converter para equao
! = abc + abc + abc + abc
" = abc + abc + abc + abc




























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Exemplo
! Implementar um circuito que produz na sua sada o nmero de
uns (1s) que se verificam na sua entrada.
! Passo 1: Capturar a funo usando a tabela de verdade ou
usando equaes.
! Passo 2: Converter para equao
y = abc + abc + abc + abc
z = abc + abc + abc + abc
! Passo 3: Implementar com portas
Lgicas (diagrama lgico)
6




























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Circuitos Combinatrios MSI e LSI
! As funes combinatrias que os fabricantes entenderam fabricar
incluem circuitos bastante mais complexos do que as simples portas
lgicas.
! Quanto sua complexidade os circuitos integrados (CI) podem ser
classificados:
! SSI - Small Scale lntegration
! MSI - Medium Scale lntegration (complexidade equivalente a
menos de 100 portas lgicas) e
! LSI - Large Scale lntegration (complexidade equivalente a mais de
100, mas menos de l0.000 portas lgicas),
! VLSI - Very Large Scale lntegration , ULSI - Ultra Large Scale
lntegration .
! Exemplos dessas funes so:
! multiplexers / selectores de dados
! descodificadores / desmultiplexers
! codificadores
! geradores de paridade
! circuitos aritmticos (somadores, multiplicadores,... )
7



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Sistemas Digitais
2007-08 Circuitos Combinacionais
! Multiplexagem (Multiplexing)
! A Multiplexagem consiste em enviar a informao de um certo
nmero de canais atravs de um nico meio de transmisso.
! Objetivo bsico do uso desta tcnica a economia, pois
utilizando-se o mesmo meio de transmisso para diversos canais
economiza-se em linhas, manuteno.
! Time Division Multiplexing TDM
C1 C2 C3 C4 C1



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Sistemas Digitais
2007-08 Circuitos Combinacionais
! Frequency Division Multiplexing - FDM



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Sistemas Digitais
2007-08 Circuitos Combinacionais
! Multiplexer (MUX) Simples


! Demultiplexer (DEMUX) Simples

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
3.2.2 Descrio do Multiplexer
Um multiplexer (ou selector de dados) um circuito que permite ligar a nica sada a uma
das n entradas, ou seja, permite seleccionar uma de entre vrias entradas ligando-a
directamente sada. No caso mais simples dado pelo multiplexer 2:1 (dois para um) com
2 entradas e 1 linha de seleco.
Do
D1
Sel
Sada
Do
D1
Sel
Z
Sada

! " # $% & '() * + # $, & '() *
A seleco das entradas feita por um conjunto de sinais de controlo adicionais, designados
habitualmente por linhas de seleco (Sel). Um multiplexer de n linhas de seleco tem 2
n

linhas de entrada, portanto, um multiplexer de m entradas tem log(m) linhas de seleco.
3.2.3 Constituio interna
Um multiplexer de 4 para 1 (abreviadamente, MUX 4:1) permite seleccionar uma de quatro
entradas como fonte de informao para a sada, custa de 2 entradas de seleco (so
necessrias 2 entradas de seleco para poder escolher uma das 4 = 2
2
possibilidades de
ligao das entradas sada).
MUX 4:1







DO, Dl, D2 e D3 so as entradas de dados
Y a sada de dados
A e B so as entradas de seleco ou selectores

Um multiplexer 4:1 implementado (internamente) como se mostra na figura a seguir:

D0
D1
D2
D3
B A
Y
D3
D2
D1
D0
A B
Y

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
3.2.2 Descrio do Multiplexer
Um multiplexer (ou selector de dados) um circuito que permite ligar a nica sada a uma
das n entradas, ou seja, permite seleccionar uma de entre vrias entradas ligando-a
directamente sada. No caso mais simples dado pelo multiplexer 2:1 (dois para um) com
2 entradas e 1 linha de seleco.
Do
D1
Sel
Sada
Do
D1
Sel
Z
Sada

! " # $% & '() * + # $, & '() *
A seleco das entradas feita por um conjunto de sinais de controlo adicionais, designados
habitualmente por linhas de seleco (Sel). Um multiplexer de n linhas de seleco tem 2
n

linhas de entrada, portanto, um multiplexer de m entradas tem log(m) linhas de seleco.
3.2.3 Constituio interna
Um multiplexer de 4 para 1 (abreviadamente, MUX 4:1) permite seleccionar uma de quatro
entradas como fonte de informao para a sada, custa de 2 entradas de seleco (so
necessrias 2 entradas de seleco para poder escolher uma das 4 = 2
2
possibilidades de
ligao das entradas sada).
MUX 4:1







DO, Dl, D2 e D3 so as entradas de dados
Y a sada de dados
A e B so as entradas de seleco ou selectores

Um multiplexer 4:1 implementado (internamente) como se mostra na figura a seguir:

D0
D1
D2
D3
B A
Y
D3
D2
D1
D0
A B
Y



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! MUX 4:1

Y = (A . B) . D0 + (A . B) . D1 + (A . B) . D2 + (A . B) . D3
! A tabela funcional reduzida para o circuito
11

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
3.2.2 Descrio do Multiplexer
Um multiplexer (ou selector de dados) um circuito que permite ligar a nica sada a uma
das n entradas, ou seja, permite seleccionar uma de entre vrias entradas ligando-a
directamente sada. No caso mais simples dado pelo multiplexer 2:1 (dois para um) com
2 entradas e 1 linha de seleco.
Do
D1
Sel
Sada
Do
D1
Sel
Z
Sada

! " # $% & '() * + # $, & '() *
A seleco das entradas feita por um conjunto de sinais de controlo adicionais, designados
habitualmente por linhas de seleco (Sel). Um multiplexer de n linhas de seleco tem 2
n

linhas de entrada, portanto, um multiplexer de m entradas tem log(m) linhas de seleco.
3.2.3 Constituio interna
Um multiplexer de 4 para 1 (abreviadamente, MUX 4:1) permite seleccionar uma de quatro
entradas como fonte de informao para a sada, custa de 2 entradas de seleco (so
necessrias 2 entradas de seleco para poder escolher uma das 4 = 2
2
possibilidades de
ligao das entradas sada).
MUX 4:1







DO, Dl, D2 e D3 so as entradas de dados
Y a sada de dados
A e B so as entradas de seleco ou selectores

Um multiplexer 4:1 implementado (internamente) como se mostra na figura a seguir:

D0
D1
D2
D3
B A
Y
D3
D2
D1
D0
A B
Y

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
3.2.2 Descrio do Multiplexer
Um multiplexer (ou selector de dados) um circuito que permite ligar a nica sada a uma
das n entradas, ou seja, permite seleccionar uma de entre vrias entradas ligando-a
directamente sada. No caso mais simples dado pelo multiplexer 2:1 (dois para um) com
2 entradas e 1 linha de seleco.
Do
D1
Sel
Sada
Do
D1
Sel
Z
Sada

! " # $% & '() * + # $, & '() *
A seleco das entradas feita por um conjunto de sinais de controlo adicionais, designados
habitualmente por linhas de seleco (Sel). Um multiplexer de n linhas de seleco tem 2
n

linhas de entrada, portanto, um multiplexer de m entradas tem log(m) linhas de seleco.
3.2.3 Constituio interna
Um multiplexer de 4 para 1 (abreviadamente, MUX 4:1) permite seleccionar uma de quatro
entradas como fonte de informao para a sada, custa de 2 entradas de seleco (so
necessrias 2 entradas de seleco para poder escolher uma das 4 = 2
2
possibilidades de
ligao das entradas sada).
MUX 4:1







DO, Dl, D2 e D3 so as entradas de dados
Y a sada de dados
A e B so as entradas de seleco ou selectores

Um multiplexer 4:1 implementado (internamente) como se mostra na figura a seguir:

D0
D1
D2
D3
B A
Y
D3
D2
D1
D0
A B
Y
Inputs
Seletores
Output
Constituio interna

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
Como se v da figura, a funo de sada a soma de 4 termos, sendo cada um deles, igual ao
produto de um dos mintermos das variveis (A, B) pela entrada de dados com a numerao
correspondente ao mintermo:

Y = (A . B) . D0 + (A . B) . D1 + (A . B) . D2 + (A . B) . D3

Geralmente os multiplexers comerciais tm 2
N
entradas (na famlia TTL existem multiplexers
2:1, 4:1, 8:1 e 16:1) e a sua construo interna anloga da figura anterior.

Se bem que muitas vezes na folha de especificao (ou data sheet em Ingls) de um
circuito integrado aparea a implementao interna do circuito (como na fig. acima),
geralmente o projectista trabalha sem necessitar de conhecer o funcionamento interno do
circuito integrado, pois o fabricante fornece de alguma forma uma especificao externa do
circuito.
Frequentemente essa especificao externa aparece na forma de uma tabela de verdade (que
por vezes tambm aparece designada por tabela funcional, uma vez que descreve o
funcionamento do circuito). Geralmente uma tabela reduzida: analogamente aos mapas
reduzidos, tambm inclui explicitamente sinais de entrada nas colunas das sadas.
A tabela funcional reduzida para o circuito do exemplo seria:
B A Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3

Esta tabela funcional indica portanto que quando o selector BA=00, a fonte de informao
encaminhada para a sada D0, quando BA=01, a fonte de informao para a sada Dl, ...

3.2.4 Multiplexers existentes sob a forma de CI da famlia TTL
Os multiplexers existentes sob a forma de CI no so geralmente multiplexers puros (p.ex.,
a funo de sada inclui muitas vezes o pormenor adicional de poder ser posta a zero
independentemente do estado das entradas de dados e de seleco).

Alm disso, os CIs da famlia TTL no so fabricados em embalagens (packages ) com menos
de 14 pinos, e multiplexers de poucas entradas so agrupados aos 2 e 4 por embalagem para a
aproveitar razoavelmente (e nestes casos habitual os vrios multiplexers terem entradas de
seleco comuns).

Para cada CI o fabricante apresenta a respectiva tabela funcional que deve descrever
completamente o funcionamento lgico do dispositivo. Para CIs, com muitas entradas uma
tabela funcional construda por extenso (uma linha para cada uma das 2
N
combinaes
possveis de valores das N entradas) torna-se impraticvel. Recorre-se ento a diversas
Inputs = 2
Nseletores



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! CI Multiplexers da famlia lgica TTL
! Os CIs da famlia TTL so fabricados em embalagens (packages )
que rondam os16 pinos,
! Os multiplexers de poucas entradas so agrupados aos 2 e 4 por
embalagem para a aproveitar razoavelmente o espao.
! CI 74LS157 2xMux 4:1
! Em vez de ls e 0s usa-se o
H (High = alto) e L (low = baixo)
12

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
convenes de compactao, nem sempre com muito rigor formal e por vezes mesmo com
falta de uniformidade nas convenes.
Vejamos um exemplo disso na tabela funcional do 74LS157 (que contm 4 multiplexers 2:1)


Em 1 lugar, repare-se que do diagrama de pinos (pinout ) apresentado direita se depreende
que a entrada de seleco S tem necessariamente de ser comum aos vrios multiplexers
elementares, uma vez que s existe uma entrada de seleco no CI. Em 2, embora o CI
contenha o multiplexer com entradas lA e lB e sada 1Y, o multiplexer com entradas 2A e 2B
e sada 2Y,..., na tabela aparecem entradas/sada genricas A, B e Y - j que as tabelas para
cada um dos multiplexers so idnticas.
Tambm se nota que o 74157 inclui um dos 'pormenores adicionais' mencionados acima:
embora essa funcionalidade no faa parte da funo bsica de multiplexagem, existe uma
entrada STROBE que quando a l obriga todas as sadas a 0.
Examinando a tabela funcional, vemos que:

Em vez de ls e 0s, a tabela preenchida com H (High = alto) e L (low = baixo);
isto mais correcto, uma vez que da responsabilidade do projectista, no da do
fabricante do CI, decidir pelo uso da conveno de lgica positiva (H = 1, L = O)
ou pela de lgica negativa (H = O, L =1)... embora seja muito mais comum o uso
de lgica positiva.
Tambm aparecem (s nas entradas) smbolos X, que at agora utilizmos para
denotar condies de sada indiferentes; aqui o significado do smbolo diferente
(e no correcto concluir que nas linhas onde aparecem Xs o estado das sadas
indiferente) e quer dizer para todos os valores da entrada... ou, por outras
palavras, independentemente do valor da entrada....
Assim , a l linha da tabela l-se:
Quando STROBE = H, ento Y = L, independentemente
dos valores de SELECT, A e B

Graas a estas convenes de compactao, a tabela - que teria 16 linhas
correspondentes s combinaes possveis das entradas STROBE, SELECT, A e B - tem
apenas 5 linhas e bastante mais clara.



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Multiplexers existentes sob a forma de CI
13

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
3.2.5 - Excertos de "data sheets" de alguns multiplexers existentes sob a forma de CI
157 "#$%&' (#)%*+),-,&. /, 012
342536 3472536 348253



"#$% 9'*. (#)%*+),-,&. /, 412
3425:6 34725:6 34825:


151 ;< (#)%*+),-,& /, =12
342526 3472526 348252


150 ;< (#)%*+),-,& /, 2>12
3425?6 34725?6 34825?





























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Multiplexers existentes sob a forma de CI
14

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
3.2.5 - Excertos de "data sheets" de alguns multiplexers existentes sob a forma de CI
157 "#$%&' (#)%*+),-,&. /, 012
342536 3472536 348253



"#$% 9'*. (#)%*+),-,&. /, 412
3425:6 34725:6 34825:


151 ;< (#)%*+),-,& /, =12
342526 3472526 348252


150 ;< (#)%*+),-,& /, 2>12
3425?6 34725?6 34825?





























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Expanso de Multiplexers
! A associao de 2 ou mais
multiplexers (existentes em
CI).
! O sinal STROBE existente nos
Cis multiplexers, serve para
facilitar a construo de
multiplexers com mais
entradas.
! EXEMPLO : Multiplexer 32:1
(usando o STROBE)
15

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.2.6 - Expanso de multiplexers
A multiplexagem de um nmero maior de sinais pode ser feita mediante a associao de 2 ou
mais multiplexers (existentes em CI).
Alias, o sinal STROBE existente nos CIs de multiplexers que vimos serve precisamente para
Iacilitar a construo de multiplexers com mais entradas.

EXEMPLO : Multiplexer 32:1 (usando o STROBE)



Notar: no 74150 a sada a negao da entrada seleccionada, pelo que necessrio compensar isto com
negaes adicionais nas entradas do OU.

Tambm existem multiplexers com sadas de 3 estados, em que a entrada STROBE, quando
asserida, coloca a sada em baixa impedncia e, quando deasserida coloca a sada em alta
impedncia.
Implementando este circuito de expanso com esses multiplexers, a porta OU de saida e
eliminada, bastando curto-circuitar as saidas dos 2 multiplexers.



0
1
2
74150
15
S
D C B A
W
S3 S2 S1 S0
32
entradas
Sada
S4
entradas de seleco
0
1
2
74150
15
S
D C B A
W
S3 S2 S1 S0
.
.
.
S4
.
.
.
.
.
.
.
Notar: no 74150 a sada a negao da
entrada selecionada, pelo que
necessrio compensar isto com
negaes adicionais nas entradas do OU.



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Multiplexer 32:1 (usando 2 andares de multiplexagem)
16

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !!
!"!#$%&! (")"#&"!

Outro metodo de expanso de multiplexers e o de construir uma "pirmide" de multiplexers
(tambem se diz "Iazer varios andares de multiplexagem") o que permite, em principio, Iazer
um multiplexer N:1 com N to grande quanto se queira.

EXEMPLO : Multiplexer 32:1 (usando 2 andares de multiplexagem)


Notar que neste exemplo so usados circuitos 74150, que tm a sada complementada. Mas
como so 2 andares em srie, as duas complementaes acabam por resultar numa sada final
sob a forma directa.


3.2.7 Utilizao de multiplexers na implementao de funes combinacionais

Um multiplexer pode servir para implementar uma funo combinatria directamente a partir
da sua tabela de verdade. Para cada linha da tabela de verdade (isto , para cada combinao
de valores das variveis de entrada) determina-se qual a entrada do multiplexer que
seleccionada quando essa combinao aplicada s entradas de seleco e aplica-se a essa
entrada o valor da funo que consta da tabela.



0
1
2
74150
15
S
D C B A
W
S3 S2 S1 S0
32
entradas
Sada
S4
entradas de seleco
0
1
2
74150
15
S
D C B A
W
S3 S2 S1 S0
.
.
.
.
.
.
0
1
Strobe
S
W



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Utilizao de multiplexers na implementao de funes
combinacionais
! Ex1: Determine o valor de F para cada uma das combinaes
das variveis A, B e C. Preencha a tabela de verdade.
17

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

1 Exemplo (funo de 3 variveis):
Dado o seguinte circuito, determine o valor de F para cada uma das combinaes das
variveis A, B e C. Preencha a tabela de verdade.

D0
D1
D2
D3
74153
S
S1 S0
W
Y
B A
F
C
Vcc


C B A Y0
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

2 Exemplo (funo de 3 variveis):
- supondo conhecida a tabela de verdade

X

Y

Z

F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

- a funo pode realizar-se directamente com um MUX 8:1, sem necessidade de lgica
adicional
D0
D1
D2
D3
D4
D5
D6
D7
74151
S
C B A
W
Y
X Y Z
+5V
F



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Exemplo 2: Conhecida a tabela de verdade, a funo pode-
se realizar diretamente com um MUX 8:1
18

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

1 Exemplo (funo de 3 variveis):
Dado o seguinte circuito, determine o valor de F para cada uma das combinaes das
variveis A, B e C. Preencha a tabela de verdade.

D0
D1
D2
D3
74153
S
S1 S0
W
Y
B A
F
C
Vcc


C B A Y0
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

2 Exemplo (funo de 3 variveis):
- supondo conhecida a tabela de verdade

X

Y

Z

F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

- a funo pode realizar-se directamente com um MUX 8:1, sem necessidade de lgica
adicional
D0
D1
D2
D3
D4
D5
D6
D7
74151
S
C B A
W
Y
X Y Z
+5V
F

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

1 Exemplo (funo de 3 variveis):
Dado o seguinte circuito, determine o valor de F para cada uma das combinaes das
variveis A, B e C. Preencha a tabela de verdade.

D0
D1
D2
D3
74153
S
S1 S0
W
Y
B A
F
C
Vcc


C B A Y0
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

2 Exemplo (funo de 3 variveis):
- supondo conhecida a tabela de verdade

X

Y

Z

F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

- a funo pode realizar-se directamente com um MUX 8:1, sem necessidade de lgica
adicional
D0
D1
D2
D3
D4
D5
D6
D7
74151
S
C B A
W
Y
X Y Z
+5V
F



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Exemplo 3: Conhecida a tabela de verdade, a funo pode-
se-ia realizar diretamente com um MUX 16:1 (74LS150), mas
vamos supor que conveniente usar o MUX 8:1, o 74LS151.
19

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!


3 Exemplo (funo de 4 variveis):
- supondo conhecida a tabela de verdade (a da direita e apenas a verso reduzida em ! da
tabela da esquerda)
X Y Z W F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1 X Y Z F
0 0 1 1 0 0 0 0 0
0 1 0 0 1 0 0 1 W
0 1 0 1 0 0 1 0 W
0 1 1 0 0 0 1 1 W
0 1 1 1 1 1 0 0 W
1 0 0 0 1 1 0 1 1
1 0 0 1 0 1 1 0 W
1 0 1 0 1 1 1 1 W
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

Embora esta Iuno pudesse ser directamente realizada com um MUX 16:1 (o 74150), sem
necessidade de recurso a logica adicional, para eIeitos deste exemplo vamos supor que e
conveniente usar um MUX de 8:1, o 74151.

A soluo e ento implementar a tabela reduzida (a reduo pode ser sobre uma qualquer das
variaveis), passando a Iornecer as entradas do multiplexer no so #s e $s, mas tambem a
variavel ! no estado directo e/ou complementado.
D0
D1
D2
D3
D4
D5
D6
D7
74151
S
C B A
W
Y
X Y Z
+ 5V
F
W
Tabela de
verdade
Tabela de
verdade
Reduzida

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!


3 Exemplo (funo de 4 variveis):
- supondo conhecida a tabela de verdade (a da direita e apenas a verso reduzida em ! da
tabela da esquerda)
X Y Z W F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1 X Y Z F
0 0 1 1 0 0 0 0 0
0 1 0 0 1 0 0 1 W
0 1 0 1 0 0 1 0 W
0 1 1 0 0 0 1 1 W
0 1 1 1 1 1 0 0 W
1 0 0 0 1 1 0 1 1
1 0 0 1 0 1 1 0 W
1 0 1 0 1 1 1 1 W
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

Embora esta Iuno pudesse ser directamente realizada com um MUX 16:1 (o 74150), sem
necessidade de recurso a logica adicional, para eIeitos deste exemplo vamos supor que e
conveniente usar um MUX de 8:1, o 74151.

A soluo e ento implementar a tabela reduzida (a reduo pode ser sobre uma qualquer das
variaveis), passando a Iornecer as entradas do multiplexer no so #s e $s, mas tambem a
variavel ! no estado directo e/ou complementado.
D0
D1
D2
D3
D4
D5
D6
D7
74151
S
C B A
W
Y
X Y Z
+ 5V
F
W
Tabela de
verdade
Tabela de
verdade
Reduzida



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! DESCODIFICADOR
! Um descodificador um circuito combinatrio com n entradas e
2
n
sadas.
! Do ponto de vista funcional, o descodificador um circuito que
ativa a linha de sada correspondente ao nmero que foi
apresentado na sua entrada. As linhas restantes ficam inativas.
! Smbolo Lgico de um descodificador hipottico DEC 3:8
20

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3 - Descodificadores/desmultiplexers
3.3.1 Descrio do descodificador
Um descodificador um circuito combinatrio com n entradas e 2
n
sadas. Do ponto de vista
funcional, o descodificador um circuito que activa a linha de sada correspondente ao
nmero que foi apresentado na sua entrada. As linhas restantes ficam inactivas. Na prtica, a
linha que activada tem um valor lgico diferente das restantes linhas.
No exemplo que se segue, se introduzirmos na entrada o valor binrio (ABC=010 , note
010
2
=2
10
), a sada 2 (Y2) ser activada a 1 e as restantes Y0, Y1, Y3, Y4, Y5, Y6 e Y7
ficaro desactivas 0.
Exemplo:
Um descodificador hipottico designa-se de 3 para 8 (abreviadamente DEC 3:8) porque
tem 3 entradas e 2
3
= 8 sadas. Cada sada ser activada (asserida) por uma das 2
3
combinaes
de valores lgicos que possvel aplicar nas entradas.

#$%&'(' (*+,-'









Na tabela de verdade do descodificador 3 por 8 (DEC 3:8), a entrada de seleco mais
significativa a C (esquerda) e a menos significativa a entrada A (direita).

C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1





Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
!"# %&'
entradas sadas
!"#$%
As sadas podem ser activadas a 0 em vez de 1 como no exemplo acima!
#$%&$ '(%) ( &(*$+( ,$ -$.,(,$ /0-$.&$ &),)% )% -(+).$% ,$ %(1,(!

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3 - Descodificadores/desmultiplexers
3.3.1 Descrio do descodificador
Um descodificador um circuito combinatrio com n entradas e 2
n
sadas. Do ponto de vista
funcional, o descodificador um circuito que activa a linha de sada correspondente ao
nmero que foi apresentado na sua entrada. As linhas restantes ficam inactivas. Na prtica, a
linha que activada tem um valor lgico diferente das restantes linhas.
No exemplo que se segue, se introduzirmos na entrada o valor binrio (ABC=010 , note
010
2
=2
10
), a sada 2 (Y2) ser activada a 1 e as restantes Y0, Y1, Y3, Y4, Y5, Y6 e Y7
ficaro desactivas 0.
Exemplo:
Um descodificador hipottico designa-se de 3 para 8 (abreviadamente DEC 3:8) porque
tem 3 entradas e 2
3
= 8 sadas. Cada sada ser activada (asserida) por uma das 2
3
combinaes
de valores lgicos que possvel aplicar nas entradas.

#$%&'(' (*+,-'









Na tabela de verdade do descodificador 3 por 8 (DEC 3:8), a entrada de seleco mais
significativa a C (esquerda) e a menos significativa a entrada A (direita).

C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1





Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A
B
C
!"# %&'
entradas sadas
!"#$%
As sadas podem ser activadas a 0 em vez de 1 como no exemplo acima!
#$%&$ '(%) ( &(*$+( ,$ -$.,(,$ /0-$.&$ &),)% )% -(+).$% ,$ %(1,(!
Inputs Outputs
Tem 3 entradas e 2
3
= 8 Sadas




























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Constituio interna do descodificador
! enable en=0 todas as sadas esto desativadas. Quando o
enable en=1 o circuito tem um comportamento normal.
21

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3.2 Constituio interna do descodificador
Internamente o descodificador implementado com portas AND e inversores segundo a
estrutura interna representada a seguir.

Note que,
para A
1
A
0
=00, D0=1 e as restantes linhas de sada estaro a 0.
para A
1
A
0
=11, D3=1 e as restantes linhas de sada estaro a 0.
EN
A
1
A
0
D
0
D
1
D
2
D
3
(b)
EN A
1
A
0
D
0
D
1
D
2
D
3
0
1
1
1
1
X
0
0
1
1
X
0
1
0
1
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
(a)

D0
D1
D2
D3
74155
en
A0
A1 1
1
0
1
0
0
1
74155
en
1
1
0
0
0
0
0
D0
D1
D2
D3
A0
A1


O circuito descodificador possuem geralmente uma ou vrias entradas de enable en. Neste
caso, quando a entrada de enable en=0 todas as sadas esto desactivadas. Quando o enable
en=1 o circuito tem um comportamento normal.


#$#$# &'()*+ ,-+.*/010.2/*)-+
Notar que o nmero de sadas de um descodificador no necessariamente igual a 2
N
, sendo
N o nmero de entradas: h p.ex. disponveis em CI descodificadores 'BCD para decimal' que
activam selectivamente uma de 7 sadas conforme um cdigo de entrada, BCD, de 4 bits (que
s suposto tomar valores de zero a dez).
!"# %&'(&%

#)*+,-. /0 %1*0230456*






























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Outros descodificadores
! CI descodificadores 'BCD para decimal' que ativam
seletivamente uma de 7 sadas conforme um cdigo de entrada,
BCD, de 4 bits
22

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3.2 Constituio interna do descodificador
Internamente o descodificador implementado com portas AND e inversores segundo a
estrutura interna representada a seguir.

Note que,
para A
1
A
0
=00, D0=1 e as restantes linhas de sada estaro a 0.
para A
1
A
0
=11, D3=1 e as restantes linhas de sada estaro a 0.
EN
A
1
A
0
D
0
D
1
D
2
D
3
(b)
EN A
1
A
0
D
0
D
1
D
2
D
3
0
1
1
1
1
X
0
0
1
1
X
0
1
0
1
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
(a)

D0
D1
D2
D3
74155
en
A0
A1 1
1
0
1
0
0
1
74155
en
1
1
0
0
0
0
0
D0
D1
D2
D3
A0
A1


O circuito descodificador possuem geralmente uma ou vrias entradas de enable en. Neste
caso, quando a entrada de enable en=0 todas as sadas esto desactivadas. Quando o enable
en=1 o circuito tem um comportamento normal.


#$#$# &'()*+ ,-+.*/010.2/*)-+
Notar que o nmero de sadas de um descodificador no necessariamente igual a 2
N
, sendo
N o nmero de entradas: h p.ex. disponveis em CI descodificadores 'BCD para decimal' que
activam selectivamente uma de 7 sadas conforme um cdigo de entrada, BCD, de 4 bits (que
s suposto tomar valores de zero a dez).
!"# %&'(&%

#)*+,-. /0 %1*0230456*






























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! TABELA Converso dum numero binrio de 4-bits para
display de 7 segmentos
23

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
!"#$%" '()*+,-.( /01 )01+,( 23)4,3( /+ 56237- 89,9 /3-8:9; /+ < -+=1+)7(-
w x y z a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 0 0 0 0 0 0 1
0 1 1 1 1 0 1 1 1 1 1
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 0 0 0 0 0 0 0
1 0 1 1 0 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0
1 1 0 1 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0

Pode-se obter as equaes na FMSP (sem minimizao neste caso):

! = wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz
" = wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz + wxyz
#=




NOTA: As equaes retiradas da tabela de verdade no foram objecto de minimizao, porque se pretende
apenas demonstrar o princpio de funcionamento. Numa possvel implementao, a minimizao
deve ser sempre considerada na perspectiva de optimizao do projecto.





























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Desmultiplexer
! Um desmultiplexer um circuito que permite encaminhar
seletivamente a informao aplicada numa nica entrada para
uma de vrias sadas.
! DEMUX simples 1:2
24

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina 50
!"!#$%&! (")"#&"!

3.3.4 O desmultiplexer
Um desmultiplexer, por sua vez, um circuito que permite encaminhar selectivamente a
informao aplicada numa nica entrada para uma de vrias sadas. Um desmultiplexer um
circuito que realiza a funo inversa de um multiplexer, o que melhor evidenciado com
relao aos equivalentes dos dois circuitos em termos de comutadores mecnicos:

Multiplexer simples 1:2
Yo
Y1
Sel
Entrada
Yo
Y1
Sel
Entrada


Multiplexer 4:1





Desmultiplexer 1:4



Exemplo:
Um desmultiplexer hipottico de 1 para 8 (abreviadamente DEMUX 1:8) permitir o
encaminhamento selectivo da informao aplicada a uma entrada para uma de entre oito
sadas. A seleco da sada que recebe a informao feita por intermdio de trs sinais de
controlo adicionais.

Smbolo lgico












Entradas Sada Entrada Sadas
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

N

!"#$%
'()
entrada
sadas
C B A
entradas de seleco



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Smbolo lgico e tabela de verdade de um demux 1:8

! Da observao das tabelas do DEC 3:8 e do Demux 1:8
facilmente se constata da simplicidade de combinao do
descodificador e do desmultiplexer num nico dispositivo.
! A soluo adoptada no mercado justamente a designao de
dispositivos descodificadores/desmultiplexers.
25

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

Tabela de Verdade (reduzida):

C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 N 1 1 1 1 1 1 1
0 0 1 1 N 1 1 1 1 1 1
0 1 0 1 1 N 1 1 1 1 1
0 1 1 1 1 1 N 1 1 1 1
1 0 0 1 1 1 1 N 1 1 1
1 0 1 1 1 1 1 1 N 1 1
1 1 0 1 1 1 1 1 1 N 1
1 1 1 1 1 1 1 1 1 1 N


Da observao das tabelas acima (do DEC 3:8 e do Demux 1:8) facilmente se constata da
simplicidade de combinao do descodificador e do desmultiplexer num nico dispositivo.
Essa a soluo adoptada nos dispositivos disponveis no mercado, justamente designados
por descodificadores/desmultiplexers.

3.3.5 Constituio interna do desmultiplexer
Desmultiplexer 1:4 genrico:


Note que a entrada N comum entradas de todas as portas AND.
Como se pode confirmar a constituio interna do desmultiplexer idntica ao descodificador
com a excepo desta entrada.




Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina 50
!"!#$%&! (")"#&"!

3.3.4 O desmultiplexer
Um desmultiplexer, por sua vez, um circuito que permite encaminhar selectivamente a
informao aplicada numa nica entrada para uma de vrias sadas. Um desmultiplexer um
circuito que realiza a funo inversa de um multiplexer, o que melhor evidenciado com
relao aos equivalentes dos dois circuitos em termos de comutadores mecnicos:

Multiplexer simples 1:2
Yo
Y1
Sel
Entrada
Yo
Y1
Sel
Entrada


Multiplexer 4:1





Desmultiplexer 1:4



Exemplo:
Um desmultiplexer hipottico de 1 para 8 (abreviadamente DEMUX 1:8) permitir o
encaminhamento selectivo da informao aplicada a uma entrada para uma de entre oito
sadas. A seleco da sada que recebe a informao feita por intermdio de trs sinais de
controlo adicionais.

Smbolo lgico












Entradas Sada Entrada Sadas
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

N

!"#$%
'()
entrada
sadas
C B A
entradas de seleco
Inputs
Outputs
Tabela de Verdade Reduzida



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Descodificadores/desmultiplexers existentes sob a forma de CI
26

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3.6 Excertos de folhas tcnicas (data sheets) de alguns descodificadores /
desmultiplexers existentes sob a forma de CI
155 "#$% "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& 345
657889 65:;788



"#$% <=-> "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& ?4@
657?@9 65:;7?@9 65;7?@



154 <=-> "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& 547A
657859 65:;7859 65;785


42 <=-> "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& 547B
655?C9 65:;53






























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Descodificadores/desmultiplexers existentes sob a forma de CI
27

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3.6 Excertos de folhas tcnicas (data sheets) de alguns descodificadores /
desmultiplexers existentes sob a forma de CI
155 "#$% "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& 345
657889 65:;788



"#$% <=-> "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& ?4@
657?@9 65:;7?@9 65;7?@



154 <=-> "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& 547A
657859 65:;7859 65;785


42 <=-> "&%'#($)$'*(#+&%,"&%-./0$1/&2&+ (& 547B
655?C9 65:;53






























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Expanso de Descodificadores
! Ex: DEC 3:8 realizado com DECs 2:4 DEC 4:16 realizado com DECs 2:4
28

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3.7 Expanso de descodificadores
Pretende-se construir um descodificador descodificador 3:8, mas apenas esto disponveis
vrios descodificadores 2:4 com uma entrada enable.

Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1 C1
C0
D0
D3
D1
D2 C2
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D4
D7
D5
D6


Exemplo:
DEC 4:16 realizado com DECs 2:4
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
C1
C0
D0
D3
D1
D2 C2
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D4
D7
D5
D6
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D8
D11
D9
D10
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D12
D15
D13
D14
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
C3
Vcc


Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!

3.3.7 Expanso de descodificadores
Pretende-se construir um descodificador descodificador 3:8, mas apenas esto disponveis
vrios descodificadores 2:4 com uma entrada enable.

Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1 C1
C0
D0
D3
D1
D2 C2
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D4
D7
D5
D6


Exemplo:
DEC 4:16 realizado com DECs 2:4
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
C1
C0
D0
D3
D1
D2 C2
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D4
D7
D5
D6
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D8
D11
D9
D10
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
D12
D15
D13
D14
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
C3
Vcc




























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Utilizao de descodificadores na implementao de funes
combinatrias
! Ex1:
! Ex2:
29

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !"
!"!#$%&! (")"#&"!
Exemplo:
DEC 8:256 realizado com DECs 4:16 e sadas activadas ou asseridas a zero (0)

3.3.8 Utilizao de descodificadores na implementao de funes combinatrias
As Iunes de saida dos descodiIicadores so os proprios mintermos (ou ento as negaes
dos mintermos - no caso de saidas

asseridas a 0) das variveis associadas s entradas de


seleco do descodiIicador.
Assim, utilizando as sadas de descodificadores aplicadas a uma porta OU faz-se a
implementao directa da funo a partir da forma cannica soma de produtos
,
ou da tabela
de verdade (que tem a mesma informao).
Exemplo (funo de 2 variveis):
Supondo que se pretende implementar a funo F= x.y + x.y

X Y F
0 0 0
0 1 1
1 0 1
1 1 0
Y0
Y1
Y2
Y3
DEC 2:4
enable
A0
A1
F
y
x

A
B
C
D
G
DEC 4:16
Y0
Y1
Y2
Y15
C3
C2
C1
C0
O0
O1
O2
O15
A
B
C
D
G
DEC 4:16
Y0
Y1
Y2
Y15
C3
C2
C1
C0
O16
O17
O18
O31
A
B
C
D
G
DEC 4:16
Y0
Y1
Y2
Y15
C3
C2
C1
C0
O240
O241
O242
O255
A
B
C
D
G
DEC 4:16
Y0
Y1
Y2
Y15
C7
C6
C5
C4

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !!
!"!#$%&! (")"#&"!

Exemplo (funo de 3 variveis):
Neste caso, pretende-se realizar um circuito para um elevador com 2 sadas. A primeira sada
indica se o andar em que estamos mpar. A segunda indica os andares de acesso restrito
ligando uma luz vermelha no caso do R/C ou um dos 2 pisos superiores: 0, 6, 7.

C2 C1 C0 S1 S2
!
0 0 0 0 1
#
0 0 1 1 0
$
0 1 0 0 0
%
0 1 1 1 0
&
1 0 0 0 0
'
1 0 1 1 0
(
1 1 0 0 1
)
1 1 1 1 1


Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
DEC 3:8
enable
A0
A1
A2
S1
C0
C1
C2
S2


Exemplo (funo de 4 variveis):
- supondo conhecida a tabela de verdade:

" $ % & '
0 0 0
0 0
0 0 0
1 0
0 0 1
0 1
0 0 1
1 0
0 1 0
0 1
0 1 0
1 0
0 1 1
0 0
0 1 1
1 1
1 0 0
0 1
1 0 0
1 0
1 0 1
0 1
1 0 1
1 1
1 1 0
0 0
1 1 0
1 1
1 1 1
0 1
1 1 1
1 0

(as sadas 0, 1, 3, 5, 6, 9, 12 no so utilizadas).

- pode recorrer-se a um DEC 4:16, o 74154. No
entanto, o 74154 tem como sadas os complementos
dos mintermos, pelo que ser necessrio utilizar um
OU com negaes nas entradas, que equivalente a um
NE.
D
C
B
A
G1
G2
74154
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
X
Y
Z
W
F
Supondo que se pretende
implementar a funo
F= x.y + x.y



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Funes de 4 variveis
Recorreu-se a um DEC 4:16 o 74154
O CI 74154 tem como sadas os complementos dos
mintermos, pelo que ser necessrio utilizar um
NAND.
30

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !!
!"!#$%&! (")"#&"!

Exemplo (funo de 3 variveis):
Neste caso, pretende-se realizar um circuito para um elevador com 2 sadas. A primeira sada
indica se o andar em que estamos mpar. A segunda indica os andares de acesso restrito
ligando uma luz vermelha no caso do R/C ou um dos 2 pisos superiores: 0, 6, 7.

C2 C1 C0 S1 S2
!
0 0 0 0 1
#
0 0 1 1 0
$
0 1 0 0 0
%
0 1 1 1 0
&
1 0 0 0 0
'
1 0 1 1 0
(
1 1 0 0 1
)
1 1 1 1 1


Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
DEC 3:8
enable
A0
A1
A2
S1 C0
C1
C2
S2


Exemplo (funo de 4 variveis):
- supondo conhecida a tabela de verdade:

" $ % & '
0 0 0
0 0
0 0 0
1 0
0 0 1
0 1
0 0 1
1 0
0 1 0
0 1
0 1 0
1 0
0 1 1
0 0
0 1 1
1 1
1 0 0
0 1
1 0 0
1 0
1 0 1
0 1
1 0 1
1 1
1 1 0
0 0
1 1 0
1 1
1 1 1
0 1
1 1 1
1 0

(as sadas 0, 1, 3, 5, 6, 9, 12 no so utilizadas).

- pode recorrer-se a um DEC 4:16, o 74154. No
entanto, o 74154 tem como sadas os complementos
dos mintermos, pelo que ser necessrio utilizar um
OU com negaes nas entradas, que equivalente a um
NE.
D
C
B
A
G1
G2
74154
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
X
Y
Z
W
F

Manuel F.M. Barros Departamento de Engenharia Electrotcnica/Informtica Pgina !!
!"!#$%&! (")"#&"!

Exemplo (funo de 3 variveis):
Neste caso, pretende-se realizar um circuito para um elevador com 2 sadas. A primeira sada
indica se o andar em que estamos mpar. A segunda indica os andares de acesso restrito
ligando uma luz vermelha no caso do R/C ou um dos 2 pisos superiores: 0, 6, 7.

C2 C1 C0 S1 S2
!
0 0 0 0 1
#
0 0 1 1 0
$
0 1 0 0 0
%
0 1 1 1 0
&
1 0 0 0 0
'
1 0 1 1 0
(
1 1 0 0 1
)
1 1 1 1 1


Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
DEC 3:8
enable
A0
A1
A2
S1
C0
C1
C2
S2


Exemplo (funo de 4 variveis):
- supondo conhecida a tabela de verdade:

" $ % & '
0 0 0
0 0
0 0 0
1 0
0 0 1
0 1
0 0 1
1 0
0 1 0
0 1
0 1 0
1 0
0 1 1
0 0
0 1 1
1 1
1 0 0
0 1
1 0 0
1 0
1 0 1
0 1
1 0 1
1 1
1 1 0
0 0
1 1 0
1 1
1 1 1
0 1
1 1 1
1 0

(as sadas 0, 1, 3, 5, 6, 9, 12 no so utilizadas).

- pode recorrer-se a um DEC 4:16, o 74154. No
entanto, o 74154 tem como sadas os complementos
dos mintermos, pelo que ser necessrio utilizar um
OU com negaes nas entradas, que equivalente a um
NE.
D
C
B
A
G1
G2
74154
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
X
Y
Z
W
F



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Circuitos Combinatrios
! Continua ...
31
Steve Jobs and Steve Wozniak first began Apple in a Silicon Valley garage. Steve Jobs sold
his VW van to help finance the venture. Their first computer went on sale in 1976 for $666.66.
To be continue ...



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Estudamos vrias ferramentas importantes para Lgica Digital
! Expresses lgicas
! lgebra de Boole
! Tabelas de verdade
! Diagramas Lgicos
! Mapas de Karnaugh
! Simplificao (tcnicas da lgebra de Boole)
! Ex1:
AB+A(B+C)+B(B+C) = AB + AB + AC + BB + BC
= AB+AC+ B +BC
= (A + 1 + C).B + AC = B + AC
32



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Simplificao (tcnicas da lgebra de Boole)
! Ex2: Simplique a expresso e verique o
resultado:
AB+A(B+C)+B(B+C) = AB + A(B.C) + B(B.C)
= AB + ABC + BBC
= AB + ABC = AB(1 + C) = AB
! Verificao
33
!"#$%"&"'()*+
!"#$%&%'()
*'+,-'.'/0# 2 #",$#334( 56758679:768679: #
;#$'.'/0# ( $#30-<2=()
56 7 58679: 7 68679: 56
!
>
>
>
>
?
?
?
?
"
>
>
?
?
>
>
?
?
#
>
?
>
?
>
?
>
?
$
>
>
>
>
?
?
>
>
!
>
>
>
>
?
?
?
?
"
>
>
?
?
>
>
?
?
#
>
?
>
?
>
?
>
?
$
>
>
>
>
?
?
>
>
! #$%&'#()
* +,- .$/
0&.(%(+1$ 2
!"#$%"&"'()*+
!"#$%&%'()
*'+,-'.'/0# 2 #",$#334( 56758679:768679: #
;#$'.'/0# ( $#30-<2=()
56 7 58679: 7 68679: 56
!
>
>
>
>
?
?
?
?
"
>
>
?
?
>
>
?
?
#
>
?
>
?
>
?
>
?
$
>
>
>
>
?
?
>
>
!
>
>
>
>
?
?
?
?
"
>
>
?
?
>
>
?
?
#
>
?
>
?
>
?
>
?
$
>
>
>
>
?
?
>
>



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Converso de uma expresso geral na forma soma-de-
produtos
! A(B + CD) = AB + ACD no est na forma padro
! .
! Transformar expresso na forma padro (cannica)
! SOP:
! POS:
34
!"#$%& () *+,#)&&-)& .""/)%0%&
!"#$%&'(" *% +,- %./&%''(" 0%&-1 /-&-
- 2"&,- *% '",-3*%3/&"*+4"'5
678 9 !:; < 68 9 6!:
1
.
2
3
4
76 9 8; 9 ! < 76 9 8;!
< 76 9 8;!
< 6! 9 8!
1
.
2
4
!"#$%& () *+,#)&&-)& .""/)%0%&
!"#$%&'(
)*+ - )* . )*+ - )*/+ - +0
. )*+ - )*+ - )*+
!"#$%& () *+,#)&&-)& .""/)%0%&
!"#$%&'(
)*+,+-.),+-+/.)*+,+-+/.
0)*+,+-. 2 *+,+-+//
2 )*+,+-+/.)*+,+-+/.
0),+-+/. 2 ,+-+/+**
2 )*+,+-+/.)*+,+-+/.
3'4'5 )*+,+-+/.)*+,+-+/.)*+,+-+/.
)*+,+-+/.)*+,+-+/.



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Ex3: Converta a seguinte expresso de SOP padro para uma
expresso equivalente POS padro.
! Sol:
35
!"#$%& () *+,#)&&-)& .""/)%0%&
!"#$%&'(
)'*+#,-. . 0#123*-# #"%,#004' 5# 0'$.65#6
%,'52-'0 %.5,4' %.,. 2$. #"%,#004' #723+.&#*-# 5#
%,'52-'65#60'$.0 %.5,4'(
89) : 89) : 89) :89) : 89)
)'$' #"30-#$ ; +.,3<+#30 *' 5'$=*3' 5#00.
#"%,#004'> #"30-# 2$ -'-.& 5# ? @A
;
B C'$D3*.EF#0
%'00=+#30G H0 -#,$'06%,'52-' .20#*-#0 04'(
I 89) ! 8 : 9 : )
I 89) ! 8 : 9 : ) @8:9:)B@8:9:)B@8:9:)B
I 89) ! 8 : 9 : )
,#02&-.5'
!"#$%& () *+,#)&&-)& .""/)%0%&
!"#$%&'(
)'*+#,-. . 0#123*-# #"%,#004' 5# 0'$.65#6
%,'52-'0 %.5,4' %.,. 2$. #"%,#004' #723+.&#*-# 5#
%,'52-'65#60'$.0 %.5,4'(
89) : 89) : 89) :89) : 89)
)'$' #"30-#$ ; +.,3<+#30 *' 5'$=*3' 5#00.
#"%,#004'> #"30-# 2$ -'-.& 5# ? @A
;
B C'$D3*.EF#0
%'00=+#30G H0 -#,$'06%,'52-' .20#*-#0 04'(
I 89) ! 8 : 9 : )
I 89) ! 8 : 9 : ) @8:9:)B@8:9:)B@8:9:)B
I 89) ! 8 : 9 : )
,#02&-.5'
!"#$%& () *+,#)&&-)& .""/)%0%&
!"#$%&'(
)'*+#,-. . 0#123*-# #"%,#004' 5# 0'$.65#6
%,'52-'0 %.5,4' %.,. 2$. #"%,#004' #723+.&#*-# 5#
%,'52-'65#60'$.0 %.5,4'(
89) : 89) : 89) :89) : 89)
)'$' #"30-#$ ; +.,3<+#30 *' 5'$=*3' 5#00.
#"%,#004'> #"30-# 2$ -'-.& 5# ? @A
;
B C'$D3*.EF#0
%'00=+#30G H0 -#,$'06%,'52-' .20#*-#0 04'(
I 89) ! 8 : 9 : )
I 89) ! 8 : 9 : ) @8:9:)B@8:9:)B@8:9:)B
I 89) ! 8 : 9 : )
,#02&-.5'
Os termos produtos
ausentes de um total
de 8 combinaes
RESULTADO:



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Minimizao de POS via Mapas de Karnaugh
! Para uma expresso de Produto-de-Somas na forma padro,
cada 0 colocado na clula correspondente ao valor de
termo- soma
! Ex: Para termo (A+B+C), um 0 colocado na clula 010.
36
!"#"$"%&'() +, -.)+/0)1+,12)$&3 4"&
!&5& +, 6&.#&/78
!"##$%&' ) *'+' ,# -'"$'./& %)0 ' 1#/.2$3# #4+"#115) ,# +"),.3)6,#6
1)0'1 +',"5)7
89:;:<:=>89:;:<:=>89:;:<:=>89:;:<:=>89:;:<:=>
??@@ ?@?? @@?@ ???? @@??
9 9
9 9
9
99
9:
::
:9
99 9: :: :9
;<
=>



























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Minimizao de POS via Mapas de Karnaugh
! Use um MK para minimizar a seguinte expresso de POS:
! SOL:
37
!"#"$"%&'() +, -.)+/0)1+,12)$&3 4"&
!&5& +, 6&.#&/78
!" $%&'($)*+,-" .* /01 &*"'2,$) +')$ *3(&*""4- .* "-)$5.*5
(&-.',-" 6'* 7 8%'$2 -' - .'$2 .$ *3(&*""4- -9,8.$ (*2-
$%&'($)*+,- .* /:1;
9 9
9 9
9 :
: :
99
9:
::
:9
9 :
;<
=
;
>< ? =@
A>;B<B=@ C ;D>< ? =@
;=
;<
A>;B<B=@ C ;D>< ? =@
Mininizao de Iiodulo-de-Sonas via
Mapa de Kainaugh
! #$%&'((% #)$) *+,+*+-)./% 0' 1*) '2#$'((/% 0'
#$%013%40'4(%*)( 5 6)(+&)*',3' % *'(*% 71' #)$) 1*)
'2#$'((/% 0' (%*)40'4#$%013%(8 '2&'3% 71' )9$1#)*%( %(
:;< #)$) #$%01-+$ 3'$*%(4(%*) *=,+*% '* >'- 0' )9$1#)$*%(
%( :?< ' #$%01-+$*%( 3'$*%(4#$%013% *=,+*%(@
Use un Mapa de Kainaugh paia nininizai a seguinle
expiesso de piodulo-de-sonas:
(A++C)(A++C)(A++C)(A++C)(A++C)
O O
O O
O
OO
O1
11
1O
O 1
A
C
A
( + C)
f(A,,C) = A.( + C)





























!""#$%"


ueparLamenLo de Lngenharla LlecLroLecnlca

rof. Ad[unLo: Manuel l.M. 8arros
!"#"$%&'" )#*#$'#"+
[LsLe con[unLo de aponLamenLos consLlLul uma das refernclas blbllogrflca prlnclpal de apolo a
cadelra de SlsLemas ulglLals. 1eve como base de lnsplrao a sebenLa de SlsLemas ulglLals do
ueparLamenLo de Lngenharla LlecLroLecnlca da lC1uC da unlversldade de Colmbra do Sr. rof.
Lduardo S MarLa. A elaborao desLes aponLamenLos Leve o conLrlbuLo dos meus colegas de
Lrabalho rof. aulo Coelho e do rof. Luls Almelda. Agradeo a Lodos os que com a apresenLao de
sugesLes preLendam conLrlbulr para uma melhor adequao da obra aos lnLeresses educaLlvos]
1 transstor - Bell Laboratories 1947
Museu Moores Law da Intel
Revises
! Minimizao de POS via Mapas de Karnaugh
! Use um MK para minimizar a seguinte expresso de POS:
! Sol:
38
!"#"$"%&'() +, -.)+/0)1+,12)$&3 4"&
!&5& +, 6&.#&/78
93, /$ !&5& +, 6&.#&/78 5&.& $"#"$"%&. & 3,7/"#0,
,:5.,33() +, 5.)+/0)1+,13)$&3;
<=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A
CCCC DCCC CCDC DCCD CDCC DDCC
C C
C
C
C C
CC
CD
DD
DC
CC CD DD DC
B=
?@
E<BF=F?F@A G <?>@A<B>=>?A<B>=>@A
<B>=>@A
<B>=>?A
<?>@A
!"#"$"%&'() +, -.)+/0)1+,12)$&3 4"&
!&5& +, 6&.#&/78
93, /$ !&5& +, 6&.#&/78 5&.& $"#"$"%&. & 3,7/"#0,
,:5.,33() +, 5.)+/0)1+,13)$&3;
<=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A
CCCC DCCC CCDC DCCD CDCC DDCC
C C
C
C
C C
CC
CD
DD
DC
CC CD DD DC
B=
?@
E<BF=F?F@A G <?>@A<B>=>?A<B>=>@A
<B>=>@A
<B>=>?A
<?>@A
!"#"$"%&'() +, -.)+/0)1+,12)$&3 4"&
!&5& +, 6&.#&/78
93, /$ !&5& +, 6&.#&/78 5&.& $"#"$"%&. & 3,7/"#0,
,:5.,33() +, 5.)+/0)1+,13)$&3;
<=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A
CCCC DCCC CCDC DCCD CDCC DDCC
C C
C
C
C C
CC
CD
DD
DC
CC CD DD DC
B=
?@
E<BF=F?F@A G <?>@A<B>=>?A<B>=>@A
<B>=>@A
<B>=>?A
<?>@A
!"#"$"%&'() +, -.)+/0)1+,12)$&3 4"&
!&5& +, 6&.#&/78
93, /$ !&5& +, 6&.#&/78 5&.& $"#"$"%&. & 3,7/"#0,
,:5.,33() +, 5.)+/0)1+,13)$&3;
<=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A<B>=>?>@A
CCCC DCCC CCDC DCCD CDCC DDCC
C C
C
C
C C
CC
CD
DD
DC
CC CD DD DC
B=
?@
E<BF=F?F@A G <?>@A<B>=>?A<B>=>@A
<B>=>@A
<B>=>?A
<?>@A