You are on page 1of 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

Titulo:

Sistemas Digitales Combinacionales Puertas Lgicas, Implementacin Funciones Lgicas, sumadores, Comparadores de magnitud.

1. OBJETIVOS: 1.1. 1.2. 1.3. 1.4. 1.5. Verificar, en base a la tabla de verdad elctrica, la tabla de verdad lgica para las compuertas lgicas bsicas: AND, OR. NOT, NAND, NOR, OR-EXCLUSIVO. Implementar circuitos combinacionales a partir de su expresin lgica. Resolver problemas bsicos usando circuitos lgicos combinacionales. Armar y probar circuitos sumadores. Armar y probar Comparador de magnitud de 4 bits

2. INFORMACION PREVIA: 2.1. En Anexo 1 se indican los elementos que componen la MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV y el diagrama frontal de sta. La MAQUETA DIGITAL cuenta, adems de lo indicado en el listado de componente s, con interruptores 1 y 0 lgico (+5V y 0V), para aplicar a la entrada, pulsadores con eliminador de rebote 1 y 0 lgico (+5V y 0V) y LED indicadores de 1 lgico (encendido) y 0 lgico (apagado) para conectar en salidas. Adems set de cables para realizar las conexiones que el usuario requiera. (Ver Anexo 1). 2.2. En Anexo 2 se encuentran las tablas bsicas de funciones Lgicas. En base a lo anterior el alumno tendr las opciones para realizar los diagramas lgicos que se solicitan en esta experiencia. PUERTAS LOGICAS BASICAS de la Maqueta DIGITAL

QUAD 2-INPUT AND GATE

AND SN54/74LS08

QUAD 2-INPUT OR GATE

OR 74LS32

QUAD 2-INPUT NAND GATE NAND SN54/74LS00

Pgina: 1 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

QUAD 2-INPUT NOR GATE NOR SN54/74LS02

HEX INVERTER NOT o INVERSOR SN54/74LS04

XOR 74LS86

2.3. El alumno deber conocer el funcionamiento terico de las compuertas lgicas y traer las tablas lgicas y diagramas correspondientes para el trabajo en laboratorio. 2.4. SUMADOR de 1 bit, con puertas lgicas DE LA MAQUETA ms otros componentes.

a.- SUMADOR COMPLETO de 1 bit


SUMADOR COMPLETO DE 1 BIT (Suma de 2 nmeros x,y de 1 bit c/u) TABLA DE VERDAD acarreo anterior Nuevo acarreo
xy 00 1 = Cn+1 = xy + ycn + xcn 1 1 MAPA DE KARNAUGH Cn 0 1

Cn
0 0 0 0 1 1 1 1

x
0 0 1 1 0 0 1 1

+
+ + + + + + +

y
0 1 0 1 0 1 0 1

=
= = = = = = = =

z
0 1 1 0 1 0 0 1

Cn+1
0 0 0 1 0 1 1 1

01

11

10

z = x

cn

Pgina: 2 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

SUMADOR DE 2 BITde 1 bit Diagrama COMPLETO lgico del sumador


ENTRADAS X Y 1 2 1/ de74LS86 4
XOR

3 1/ de74LS86 4 4 5
XOR

SALIDAS Z

Cn

2 1

1/ 4

3 1/ de 74LS32 4 6 1 2 3 1/ de 74LS32 4 4 5 6 Cn+1

74LS08

4 5

1/ 4

74LS08

9 10

1/ 4

8 OR

74LS08 AND

2.5. SUMADOR 4 bits, con C.I. 74LS83.

4-BIT BINARY FULL ADDER WITH FAST CARRY

Pgina: 3 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

2.6. COMPARADOR DE MAGNITUD de 4 bits 74LS85

4-BIT MAGNITUDE COMPARATOR

TABLA DE VERDAD

3. PRE INFORME

Usar solamente los elementos (puertas) disponibles en MAQUETA DIGITAL:


NOTA: Para usar adecuadamente cada circuito integrado ver y estudiar cada hoja de datos incluida en CD que se entrega a cada alumno. Desarrollar en pre informe los siguientes puntos 3.1 a 3.7 3.1. PUERTAS LOGICAS y Otros CIRCUITOS Digitales: Datos bsicos. a.- Detallar los de rangos de niveles de voltaje para 0 lgico y 1 lgico de la serie TTL 74LSxx, as como las corrientes mximas de entrada y salida. Se solicita tabla con valores mximos y mnimos de VIL, VIH, IIL, IIH, VOL, VOH, I0L e I0H.
Pgina: 4 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

b.- Indicar el rango de voltaje, en torno a los 5 VDC, que la lgica TTL serie 74LSxx exige para la fuente de alimentacin VCC c.- Qu se entiende por FAN IN?. d.- Cunto es el FAN IN de las puertas lgicas de la maqueta ElettronicaVenetta, Mod. E18/EV? e.- Qu se entiende por FAN OUT?. f.- Usando los datos de la puerta 74LS02 determinar el FAN OUT. 3.2. PUERTAS LOGICAS:Tablas de Verdad y datos elctricos. Para las puertas lgicas a hasta f, que siguen, indicar las tablas lgicas traer preparadas para la experiencia las hojas con las tablas lgicas y columnas en blanco para medir los voltajes correspondientes a 0 lgico y 1 lgico. Las puertas lgicas se implementaran en maqueta digital. a.b.c.d.e.f.3.3. AND ( C.I. 74LS08), OR ( C.I. 74LS 32) NAND ( C.I. 74LS00) NOR ( C.I. 74LS02) NOT (o INVERSOR) ( C.I. 74LS04) OR EXCLUSIVO (EX0R) ( C.I. 74LS86)

Funciones lgicas bsicas:

Usando solamente los elementos (puertas) disponibles en MAQUETA DIGITAL: que slo de 2 entradas por cada puerta y se
dispone de 4 puertas de cada tipo como mximo.

El alumno deber desarrollar y traer los diagramas lgicos para solucionar las funciones lgicas que se indican ms abajo. Si es factible, minimizar las funciones usando leyes de DeMorgan para obtener el diagrama lgico mnimo. a.b.-

F(A,B,C) = ( (A+B)C )
F(A,B,C,D) =(A+D)(BC)

En los diagramas lgicos se deber indicar las puertas lgicas y pines de stas a usar en cada caso.

3.4.

Funciones lgicas para resolver problemas bsicos:

En una empresa de 4 socios cada uno de ellos tiene distinta participacin de capital y por ello distinto peso para tomar decisiones:
Pgina: 5 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

Al asociarse han acordado que cualquier resolucin deber contar al menos con un 55% para ser aprobada. El peso porcentual de cada socio en la toma de decisiones es el siguiente Socio A Socio B Socio C Socio D = = = = 35% 25% 20% 20%.

Cada socio dispone de un botn con su peso asociado en la mesa del directorio, para votar SI o NO. Usando solamente los elementos (puertas) disponibles en la MAQUETA DIGITAL, disee un circuito combinacional mnimo, que detecte e indique cuando una resolucin es aprobada. INDICACIN: Asuma 1 cuando el socio vota SI y 0 cuando vota NO. Haga la tabla de las 16 combinaciones de A, B, C y D, asignando 1 a la funcin aprobacin cuando la suma sea igual o superior a la mayora requerida para aprobacin. Luego lleve la funcin al Mapa de Karnaugh y la minimiza: Determinar la funcin APROBACION minimizad, esto es:

F(A,B,C,D) =
3.5.

SUMADOR Completo de 1bit (Con puertas 74LS08, 74LS32 y 74LS86, Ver punto 2.4. de informacin previa

a.- Indicar porque se le llama sumador completo b.- Qu funcin cumple el acarreo anterior? c.- Qu funcin cumple el acarreo de salida Cn+1? 3.6. SUMADOR completo integrado (FULL ADDER) de 2 palabras digitales de 4 bits cada una. (C.I. 74LS83 ms otros elementos). Ver punto 2.5. de informacin previa Incluir en pre informe lo siguiente: a.- Descripcin de entradas y salidas del Diagrama LOGIC SYMBOL b.- Descripcin funcional de este C.I. c.- Diagrama lgico extrado del datasheet d.- Explicar la Tabla de verdad funcional de este C.I. Comparador de magnitud de 4 bits 74LS85. Ver punto 2.6. de informacin previa

3.7.

Incluir en pre informe lo siguiente: a.- Descripcin de entradas y salidas del Diagrama LOGIC SYMBOL
Pgina: 6 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

b.- Descripcin de las funciones que realiza este circuito integrado. c.- Diagrama lgico extrado del datasheet d.- Explicar las distintas opciones que se presentan en la TABLA DE VERDAD funcional de este C.I..

4. DESARROLLO EXPERIMENTAL: Usando la MAQUETA DIGITAL 4.1. Implementar los circuitos de punto 3.2 precedente a al f y comprobar la tabla de verdad lgica y elctrica (niveles de voltaje): a.- AND ( C.I. 74LS08), b.- OR ( C.I. 74LS 32) c.- NAND ( C.I. 74LS00) d.- NOR ( C.I. 74LS02) e.- NOT (o INVERSOR) ( C.I. 74LS04) f.- OR EXCLUSIVO (EX0R) ( C.I. 74LS86) 4.2. En base a puertas lgicas Implementar cada funcin lgica de punto 3.3 del preinforme y comprobar su resultado. a.b.4.3. F(a,b,c) F(a,b,c,d) = ? = ?

En base a puertas lgicas Implementar el diagrama lgico del preinforme para FUNCION APROBACION del punto 3.4 y comprobarla :

F(A,B,C,D)
4.4.

= ?

Armar y probar SUMADOR Completo de 1bit (Con puertas 74LS08, 74LS32 y 74LS86, ms otros elementos). Ver detalles en pgina 6. Armar y probar SUMADOR completo integrado (FULL ADDER) de palabra digital de 4 bits (C.I. 74LS83 ms otros elementos). Armar y probar comparador de magnitud 74 LS85 ANALIZAR LOS RESULTADOS en indicar conclusiones parciales de cada punto 4.1 a 4.6 del trabajo experimental. Tambin hacer conclusiones finales sobre la experiencia INCLUIR EN INFORME Todo este anlisis.

4.5.

4.6. 4.7.

Pgina: 7 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

4. COMPONENTES e INSTRUMENTOS: MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV, Cables y conectores de la maqueta digital, Multitester.

5. INFORME:

Entregar y analizar todos los resultados, punto por punto, del trabajo experimental (puntos 4.1 a 4.6). Dar conclusiones particulares de cada caso probado Analizar la experiencia en forma global y dar conclusiones generales. (punto 4.7 de trabajo experimental)

6. BIBLIOGRAFIA 7.1. Apuntes y bibliografa de asignatura SISTEMAS DIGITALES, del mismo nivel que la presente asignatura de Laboratorio. Apuntes de materias entregadas por profesor de la asignatura Laboratorio de Electrnica. Datos de MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV,

7.2. 7.3.

Pgina: 8 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

ANEXO 1 Elementos de maqueta digital, ElettronicaVenetta, Mod. E18/EV.


El mdulo didctico E18 (fig. 1) est constituido por un circuito impreso en el que estn montados los circuitos lgicos digitales (TTL y CMOS) que realizan las funciones siguientes: - 6 Inversores ................................... - 4 Puertas AND de 2 entradas .................... - 4 Puertas NAND de 2 entradas ................... - 4 Puertas OR de 2 entradas ..................... - 4 Puertas OR de 2 entradas .................... - 4 Puertas EX-OR de 2 entradas .................. - 2 Interfaces TTL-CMOS y CMOS-TTL ............... - 4 Flip-Flop J-K ................................ - 1 Full Adder de 4 bit .......................... - 1 Shift Register a 4 bit ....................... - 1 Contador BCD sncrono ........................ - 1 Decodificador BCD y Display-Driver ........... - 1 Visualizador de 7 segmentos .................. - 1 Sync up/down counter ......................... - 1 9 bit parity generator ....................... - 1 Monoestable .................................. - 1 Multiplexador ................................ - 1 Demultiplexador .............................. - 1 BCD to decimal decoder ....................... - 1 Encoder ...................................... - 1 Three state buffer ........................... - 1 Latch ........................................ - 1 Comparador de 4 bits ......................... - 1 Preselector de 4 bits ........................ - 1 Generador de reloj (1 Hz, 10 KHz) ............ - 2 Pulsadores ................................... - 8 Interruptores ................................ - 10 Led ......................................... - 4 Puertas NAND de dos entradas CMOS ............ - 2 zcalos de 20 pin 74LS04 74LS08 74LSOO 74LS32 74LS02 74LS86 MM74C906 74LS76 74LS83 74LS95 74LS160 74LS247 HDSP5301 74LS192 74LS280 74LS221 74LS153 74LS155 74LS42 74LS147 74LS125 74LS75 74LS85 PICO-D-137-AK-1 74LS14 4/6417 4/7201 TIL210 CD4011

Pgina: 9 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

ANEXO 1(continuacin)
MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV FOTO PANEL FRONTAL

Pgina: 10 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

ANEXO 1(continuacin)
IDENTIFICACION DE CIRCUITOS EN PANEL FRONTAL

Pgina: 11 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

ANEXO 1(continuacin
MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV Switches de 1 y 0 para entradas (I0 a I7) Pulsadores con eliminacin rebote (P0 y P1) LED indicadores Entradas o Salidas (LD0 a LD9)

Pgina: 12 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

ANEXO 2
FUNCIONES LOGICAS BASICAS

Pgina: 13 de 14

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A Todas las Coordinaciones

EXPERIENCIA N 7
1er Semestre 2013.PROFESOR: Hctor Lira A.

Pgina: 14 de 14