You are on page 1of 25

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES


Perfecta Combinacin entre Energa e Intelecto


1


Diseo y Construccin de un Sistema
Electrnico para Visualizacin de la Seal
Electrocardiogrfica

Andersson Nicols Snchez Gil 2102164, Julin Alexander Velandia Surez 2100142
William Razvan Castro Jaluba. 15 de octubre de 2013.

Abstracten este documento se presenta el diseo y construccin de un sistema de adquisicin y acondicionamiento de
seal electrocardiogrfica, inicialmente se abordan aspectos tericos de diseo, luego se procede al diseo en si teniendo en
cuenta aspectos tcnicos de importancia para el funcionamiento del dispositivo; con el fin de facilitar la construccin del
circuito se realiza su simulacin y el montaje para probar el circuito, finalmente se disea y construye el circuito impreso.

I ndex Terms Amplificador De Instrumentacin, Anlisis En El tiempo, Anlisis En La Frecuencia, Amplificador
Operacional, Circuito Impreso, ECG, Electrocardiograma, Electrodos, Filtros Activos, Filtros Butterworth, Seal
Electrocardiogrfica, Rechazo De Modo Comn, Simulacin.
I. INTRODUCCIN
OS sistemas electrnicos que tienen como objetivo el anlisis de fenmenos fsicos presentan etapas iniciales
como lo son la adquisicin de seal y su posterior acondicionamiento, realizadas mediante transductores y
diversos elementos de circuitos analgicos respectivamente. En el desarrollo del curso de dispositivos electrnicos,
como proyecto final de la materia se trabaj en el diseo y construccin de un sistema de visualizacin de seal
electrocardiogrfica. En este documento se presenta un informe detallado de las diferentes etapas de diseo y
construccin del mismo, as como las eventualidades surgidas durante este proceso, el cual es resultado de un arduo
trabajo en equipo hecho mediante los recursos humanos del grupo utilizando los recursos tecnolgicos que son
provistos por la universidad.
II. OBJETIVOS
- Disear el circuito de adquisicin y acondicionamiento de una seal electrocardiogrfica.
- Investigar los diversos aspectos de ingeniera involucrados en la adquisicin y acondicionamiento de una seal
electrocardiogrfica.
- Obtener la respuesta en frecuencia del circuito mediante simulacin.
- Realizar el montaje del circuito y comparar los datos obtenidos de la simulacin.
- Disear y construir el circuito impreso.
III. MARCO TERICO
- Sistemas de monitoreo biofsicos
Los sistemas de adquisicin de datos mdicos del cuerpo humano presentan algunas consideraciones prcticas que se
deben tomar en cuenta a la hora de realizar el diseo de los circuitos de medicin. Uno de los aspectos que se deben
tener en cuenta es la necesidad de realizar mediciones de pequeas seales elctricas en presencia de altas tensiones
de modo comn (respecto a la seal que se requiere medir) y la presencia de ruido. Las mediciones de seales
elctricas biofsicas incluyen seales de tipo elctrico y mecnico para monitoreo, diagnstico y fines cientficos,
tanto en ambientes clnicos, como no clnicos.

- El ECG, consideraciones de diseo
La accin del potencial creado por la contraccin de las paredes del corazn produce corrientes desde el corazn que
se propagan a travs del cuerpo, estas corrientes que se propagan crean diferencias de potencial en distintos puntos
del cuerpo que pueden ser medidas mediante electrodos puestos sobre la piel, utilizando entonces transductores de
seales biolgicas hechos de metales y distinto tipos de sales conductoras. Estas seales son tensiones de AC con un
ancho de banda de 0.05[Hz] hasta 100[Hz], algunas veces hasta 1[KHz], generalmente tienen una amplitud
aproximada de 100[V] a 2[mV] pico a pico, en presencia de una gran cantidad de ruido.
L

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


2


El ruido est compuesto por interferencia de 60[Hz] (debida a las lneas comerciales de alimentacin de AC), las
componentes de alta frecuencia del ruido son debidas a interferencia en modo normal (seales que se mezclan con la
seal del electrodo) y seales de modo comn, (tensiones comunes a todas las seales de los electrodos).
El modo comn est compuesto por dos partes: la interferencia de 60[Hz] y la tensin de offset de los electrodos.
Otras fuentes de ruido de altas frecuencias en el ancho de banda de las seales biofsicas se deben a movimiento de
los electrodos, la contraccin muscular, picos, la respiracin, interferencia electromagntica, y ruido proveniente de
otros artefactos electrnicos.
Algunas componentes del ruido se pueden suprimir utilizando un amplificador que tenga una impedancia de entrada
grande, la cual elimina el ruido comn a las entradas, y amplifica las seales restantes. Para lograr un mayor rechazo
de la seal de 60[Hz], un amplificador operacional se debe conectar como inversor, para invertir la seal de modo
comn y retornarla hacia la persona mediante otro electrodo (rechazar el modo comn).
En el caso particular del diseo del ECG, se deben tomar en cuenta los estndares que se utilizan tanto en diagnstico
como en monitoreo para este tipo de seales. El estndar que se utiliza para el caso de monitoreo, para el ancho de
banda de -3[dB] es de 0.05[Hz] hasta 30[Hz], y para el caso de diagnstico es 0.05[Hz] hasta 100[Hz] o ms. La
salida anloga debe estar acoplada en AC para eliminar la tensin de offset de los electrodos.
Teniendo en cuenta las consideraciones hechas hasta el momento se plantea el diseo del ECG de la siguiente
manera:
1. Etapa de adquisicin: compuesta por los electrodos, y sus respectivos cables
2. Etapa de amplificacin: en esta etapa se debe contar con un amplificador capaz de hacer que la seal se
amplifique hasta valores en los que se aproveche al mximo el rango de las tensiones de saturacin disponibles
para el amplificador.
3. Etapa de rechazo de modo comn: esta etapa es la encargada de tomar la seal de modo comn, invertirla y
retornarla hacia la persona.
4. Etapa de filtrado: se debe fijar el rango de frecuencias en el que analizar la seal, en este caso se piensa trabajar
con el estndar de frecuencias para diagnstico (0.05[Hz] hasta 100[Hz] o ms), adems se debe incluir un filtro
adicional que elimine los remanentes de la seal de 60[Hz] que no sean eliminados por el amplificador
encargado del rechazo de modo comn.

- El rechazo de modo comn
El rechazo de modo comn, (en ingls common-mode rejection, CMR), es uno de los parmetros de desempeo ms
importantes para sistemas ECG. Los estndares internacionales fijados por organizaciones como la asociacin para
avance de la instrumentacin mdica (Association for the Advancement of Medical Instrumentation , AAMI), la
comisin electrotcnica internacional ,(International Electrotechnical Commission ,IEC) y varias organizaciones
mdicas de distintos pases especifican las diferentes pruebas que se deben seguir para la implementacin de
sistemas ECG.

Figura N1. Representacin de un sistema ECG. C
2
y C
T
representan las capacitancias de acople a travs de la
piel, C
C
representa la capacitancia de acople de la fuente, C
B
la capacitancia de acople al sistema de proteccin y
C
CB
representa las capacitancias de acople de las lneas de distribucin elctricas comerciales.


UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


3


En un sistema ECG una gran cantidad de interferencia electromagntica (EMI) se acopla a travs de la piel de la
persona, esto se representa mediante capacitancias de acople, mediante los cables de los sensores del sistema debido
a la fuente de alimentacin y a los sistemas de proteccin del circuito; tambin se presenta interferencia debido a las
fuentes de corriente alterna de las lneas de alimentacin comerciales, las cuales se acoplan a los cables de los
sensores.
De acuerdo al lugar geogrfico en el que se est trabajando existen diferentes valores de frecuencia para los cuales
existir mayor EMI, las fuentes de alimentacin tpicamente son de 50[Hz] o 60[Hz], por ejemplo si se estuviera
trabajando en Europa del este se debera tener en cuenta la frecuencia de 16 2/3 [Hz] utilizada en la alimentacin de
los trenes elctricos, al igual que la frecuencia de 25[Hz] si se trabajara en Australia.


Figura N2. CMR debido a disparidad entre componentes. El valor de R y C se pueden encontrar distribuidos a
travs de la seal de entrada con diferencias R o C en la entrada diferencial del sistema, esto se debe a la
tolerancia inherente al proceso de fabricacin de los dispositivos.

La conversin de la seal de modo comn a una seal diferencial es el resultado de la combinacin de disparidades
en las impedancias de los electrodos, impedancia en los cables (como parmetros distribuidos), y elementos de
proteccin del circuito a la entrada diferencial del amplificador. Para simplificar el modelo se considera un sub-
sistema ECG no aislado (la tierra de la fuente AC y la tierra del sistema estn en corto), con un filtro RC en la
trayectoria de la seal de entrada. Para una fuente de seal de AC, la tensin que aparecer en el cuerpo de la persona
ser:
S
G
G
P
V
sC
Z
Z
V
2
1
+
=
Donde Z
G
representa la impedancia vista desde el cuerpo de la persona a tierra, su valor es aproximadamente:
(

|
.
|

\
|
+
|
|
.
|

\
|
~
C s
sRC
sC
Z
T
G
2
1 ||
1

La seal V
P
es la seal de modo comn del sistema, si los valores de R y C se modelan perfectamente distribuidos en
la seal diferencial, entonces el sistema tendr un alto valor de CMR. Si se asumen variaciones en la distribucin de
R o de C, R o C, el CMR del sistema se puede calcular mediante:
|
|
.
|

\
|
+ |
.
|

\
|
+ =
c
f
f
Log
C
C
R
R
Log CMR 20 20
o o

Donde f
C
es la frecuencia de corte del filtro RC. Si se utilizan componentes con 1% de precisin, el ancho de banda
del filtro RC es de aproximadamente 6[kHz], entonces el sistema tendr 74[dB] de CMR a 60[Hz]. Este es un

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


4


modelo bastante simplificado, en el ambiente real el filtro RC no es de primer orden, se deben incluir las
impedancias de los electrodos y de los cables, lo cual origina filtros de tercer orden. Si se tiene en cuenta todo esto, el
CMR aporta un gran porcentaje de energa adicional a la seal de entrada, aportando no menos de 60[dB] a 60[Hz].
Debido a que se piensa utilizar componentes con una tolerancia del 5% es de esperarse que el CMR aumente.
Existen distintas maneras de mejorar el comportamiento del CMR, para este diseo se piensa usar la tcnica de
rechazo del modo comn a travs del cuerpo de la persona.

- El Amplificador de Instrumentacin
Un amplificador de instrumentacin es un dispositivo creado a partir de amplificadores operacionales. Est diseado
para tener una alta impedancia de entrada y un alto rechazo al modo comn (CMRR). Se puede construir a base de
componentes discretos o se puede encontrar encapsulado. La operacin que realiza es la resta de sus dos entradas
multiplicada por un factor. Su implementacin es comn en aparatos que trabajan con seales muy dbiles, tales
como equipos mdicos para minimizar el error de medida.

Figura N3. Esquema bsico de un amplificador de instrumentacin. La estructura de este amplificador est
conformada por dos etapas, una en la que se adquieren las seales y otra en la que se suman las seales
adquiridas.
La resistencia R
Gain
, permite controlar la ganancia del amplificador de instrumentacin, y cuando este se encuentra
como encapsulado, esta resistencia se conecta externamente para que el usuario controle la ganancia. Debido a que el
fabricante garantiza ciertos valores sobre algunos parmetros importantes para estos amplificadores, se prefiere el
amplificador encapsulado al hecho con componentes discretos.
- Filtros activos, Filtros Butterworth
Un filtro es un circuito diseado para dejar pasar una banda de frecuencias especificadas mientras atene todas las
seales fuera de la banda. Los circuitos de filtros pueden ser pasivos, en los que los componentes son resistores,
capacitores e inductores, y activos en los que se emplean transistores o amplificadores operacionales ms resistores,
capacitores e inductores. Los filtros activos presentan la ventaja que no toman energa de la seal en sus diferentes
etapas, lo cual permite un hacer un tratamiento de la seal sin prdidas e inclusive permiten que la seal tenga
ganancia al pasar de una etapa a otra. En los filtros activos se evita el uso de inductancias debido a que estos
elementos son voluminosos, costosos y pueden tener valores de resistencia altos.

Cuando se desea que la ganancia en las etapas de filtrado sea igual a 1, se utilizan los llamados filtros Butterworth,
los cuales presentan diferentes configuraciones que cambian el orden de cada filtro. El orden de un filtro se
determina a partir de la atenuacin por dcada o por octava, entre mayor sea el orden del filtro mayor ser la
atenuacin del mismo, en el caso que concierne al diseo del ECG, se utilizarn filtros de segundo orden, que
presentan atenuacin de -40[dB/dcada] o 12[dB/octava].


UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


5


- Filtro pasa-bajas

Figura N4. Respuesta en frecuencia de un filtro Butterworth pasa-bajas de segundo orden. Se puede observar
que la frecuencia de corte
c
se ubica 3[dB] por debajo del valor mximo de salida del filtro, en este caso la
ganancia del filtro es igual a 1.

- Filtro pasa-altas


Figura N5. Respuesta en frecuencia de un filtro Butterworth pasa-altas de segundo orden. Se puede observar que
la frecuencia de corte
c
se ubica 3[dB] por debajo del valor mximo de salida del filtro, en este caso la ganancia
del filtro es igual a 1.

- Filtro supresor de banda (NOTCH)

Figura N6. Respuesta en frecuencia de un filtro Butterworth supresor de banda de segundo orden. Tambin
recibe la denominacin de filtro de muesca, se busca atenuar una frecuencia especfica, al tratar de hacer esto las
frecuencias cercanas tambin sufren cierta atenuacin en un intervalo denominado ancho de banda. Diseo del
Circuito

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


6


IV. DISEO DEL CIRCUITO
- Amplificadores operacionales
Es necesario pensar que tipo de amplificadores operacionales se implementarn en cada etapa que se necesiten, se
requieren amplificadores que tengan alto rechazo de modo comn, que operen en el ancho de banda del circuito, que
tengan bajo ruido y corrientes de alimentacin pequea, se pens inicialmente en usar el OPA228 fabricado por
Burr-Brown, pero presentaron altos niveles de ruido la realizar las pruebas.

I magen N1. OPA228 conectado como seguidor de tensin. La seal de salida (ch.2) se encuentra distorsionada
respecto a la seal de entrada (ch.1), debido a esto se descart la implementacin de estos amplificadores
operacionales.

Se opt entonces por implementar los amplificadores OPA227, que se encuentran en la misma hoja de datos del
OPA228, pero no presentan el problema del ruido, las principales caractersticas suministradas por el fabricante son:
o Low Noise: 3[nV/Hz]
o Wide Bandwidth: 8[MHz], 2.3[V/s]
o Settling Time: 5[s] (significant improvement over OP-27)
o High CMRR: 138[dB]
o High Open-Loop Gain: 160[dB]
o Low Input Bias Current: 10[nA] mx.
o Low Offset Voltage: 75[V] mx.
o Wide Supply Range: 2.5[V] to 18[V]
o Single, Dual, and Quad Versions.

Estos amplificadores sern necesarios para la fuente de alimentacin, los filtros y el rechazo de modo comn, las
simulaciones se realizan con el modelo del OPA228, suministrado por Texas Instruments, los amplificadores
presentan caractersticas bastante similares por lo cual se acepta el uso de este modelo. El encapsulado de estos
amplificadores permite su ubicacin en el circuito de manera superficial y de manera tradicional, ya que no se
cuenta con mucha experiencia en el manejo de circuitos con componentes superficiales se opta por el montaje
tradicional, lo que adems permite realizar el montaje preliminar del circuito en protoboard.

- Fuente de alimentacin
La fuente de alimentacin debe ser dual, ya que la seal de entrada es una seal de AC, ya que unos de los
parmetros de diseo del circuito es que este debe ser alimentado por bateras, se contemplan diferentes opciones
para realizar la fuente de alimentacin. Se pens en hacer un divisor de tensin con dos resistencias y tomar como
referencia el nodo comn entre ambas, esto sin carga funcionara, pero al conectar la carga se presentara una cada
de potencial debida a la impedancia de carga, la solucin se obtuvo mediante la implementacin de un diodo zener
en serie con una resistencia de polarizacin. Para evitar que la corriente de polarizacin del diodo fuera insuficiente

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


7


al conectar la carga y mantener la tensin constante, se implement un amplificador operacional conectado como
seguidor al punto que se tomara como referencia.

Figura N7. Simulacin de la fuente de alimentacin. En este caso se realiza la simulacin con una fuente de
alimentacin de 6[V], el diodo zener es de 3.1 [V] y se escoge un valor para la resistencia para que exista la
corriente necesaria para la polarizacin del diodo, se toma como referencia la salida del seguidor de tensin.


Figura N8. Fuente de alimentacin dual. Al realizar el anlisis en el dominio del tiempo se puede observar que
aparecen diferencias de potencial con signo contrario respecto a la referencia, el rango de operacin de la fuente
dual se encuentra limitado por el valor de la fuente principal.

Ya que para el diseo se alimentar con una batera de 9[V], se implement un diodo zener de 4.1[V] en serie con
una resistencia de 500[], de tal manera que existe la corriente necesaria para la polarizacin del diodo 10[mA], la
fuente de alimentacin qued establecida para operar de -4.1[V] hasta 4.9[V].

- Etapa de amplificacin
Se requiere un amplificador que tenga una baja tensin de offset, corrientes de entrada de orden muy pequeo, alta
ganancia, que opere en un rango de tensin acorde con la alimentacin (9[V]), que sea de bajo consumo de corriente
y que tenga un alto rechazo de modo comn. Basados en estas condiciones se escogi el circuito integrado INA 128,
fabricado por Burr-Brown, las caractersticas ofrecidas por el fabricante se muestran a continuacin:
o Low offset voltage: 50[v] (mx).
o Low drift: 0.5[v/c] (mx).
o Low input bias current: 5[nA] (mx).
o High CMR: 120[dB] (mn)
o Inputs protected to: 40[V]
o Wide supply range: 2.25[V] to 18[V]
o Low quiescent current: 700[A]
o 8-pin plastic dip, so-8

De acuerdo a lo que se conoce de la etapa de adquisicin la seal de entrada tendr un rango de 100[V] a 2[mV], y
debido a que la tensin de alimentacin del amplificador opera entre -4.1 [V
pp
] y 4.9[V
pp
] es necesario tener en
V1
6Vdc
R1
1k
D1
1N4683
1
2
++
-
OPA228
U1
0
V
V
Time
0.50s 0.55s 0.60s 0.65s 0.70s 0.75s 0.80s 0.85s 0.90s 0.95s 1.00s
V(U1:+V) V(D1:A)
-4.0V
-2.0V
0V
2.0V
4.0V

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


8


cuenta estos valores de tensin, ya que ser para los cuales se sature el amplificador. Teniendo en cuenta lo anterior
se procede a calcular el valor de R
G
tomando como mximo valor posible de saturacin 4.1[V]:


Figura N9. Diagrama de bloques del amplificador de instrumentacin I NA128. Este amplificador se basa en la
configuracin de 3 amplificadores operacionales, cuenta con proteccin por sobrecarga en sus entradas y la
ganancia se ajusta mediante un valor apropiado de la resistencia R
G.


] [ 24 2050
1 . 4 10 * 2 ] [ 2
] [ 22 . 1 41000
1 . 4 10 * 100 ] [ 100
] [ 50
1
3
6
O = s
s =
O = s
s =
O
+ =
+
+
G
IN IN
G
IN IN
G
R G
G mV V V
R G
G V V V
R
k
G


Para el caso en que la seal de entrada es de 100[V
pp
], se toma el valor mnimo permitido para R
G
(5[], tomado de
la hoja de datos), lo cual garantiza que la seal se amplifique aproximadamente a 1[V
pp
], si se toma R
G
=10[] la
seal de salida ser de 500[mV
pp
], lo cual se puede considerar como un valor aceptable. En la prctica los valores de
entrada de la seal electrocardiogrfica varan, de una persona a otra, por lo que es necesario implementar una
resistencia variable en serie con el R
G
de tal manera que se pueda controlar el valor de la salida de acuerdo a la
intensidad de la seal de entrada.

- Etapa de rechazo de modo comn
La funcin del amplificador de rechazo de modo comn es fijar un modo comn para las corrientes de polarizacin y
las corrientes de entrada, adems de reducir el ruido de modo comn en las entradas del amplificador de
instrumentacin.
El amplificador de modo comn se configura como un integrador que invierte su seal de entrada al mismo potencial
aplicado en la entrada no inversora. Al hacerlo, el amplificador de modo comn asegura que el valor de la tensin
promedio en las entradas, (tensin de modo comn), permanece fijo. Este amplificador se polariza de manera
correcta cuando su entrada no inversora se polariza a una tensin de (V
REF
/2), para lograr estos se conecta su entrada
a un punto medio virtual entre las dos entradas del amplificador de instrumentacin; para este caso, el punto medio
de las entradas se fija a travs de dos resistencias conectadas en serie, de valor grande (comparado con la resistencia
de ganancia del amplificador de instrumentacin R
G
), que forman un paralelo con R
G,
de tal forma que el efecto de
los resistores RG1 sobre la ganancia es despreciable.
.

Debido a que el amplificador de rechazo de modo comn es un integrador, la constante del circuito se encuentra dada
por los valores de RR1 y CR1, esta combinacin asegura que el camino dominante para la realimentacin se hace a
travs del mismo, haciendo el sistema estable. Sin esta combinacin, el camino de realimentacin se hace en
direccin del amplificador de instrumentacin, haciendo el sistema inestable.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


9



Figura N10. Amplificador de rechazo de modo comn. Se puede observar que el ruido que se suma a la seal
diferencial, aparece en el divisor de tensin formado por los resistores RG1, de tal forma que el amplificador de
modo comn lo amplifica, lo filtra y lo invierte para volverlo a sumar a la entrada.

Se procede entonces a disear la etapa de rechazo de modo comn, con base en una configuracin que fue
encontrada repetidas veces en distintos ejemplos de diseo de sistemas ECG:

Figura N11. Simulacin en el dominio de la frecuencia. La fuente de tensin se fija del orden de un orden
pequeo ya que se est usando la ganancia en lazo abierto del amplificador, el amplificador se encuentra
polarizado con los valores de la fuente de alimentacin del circuito.

Segn el anlisis en frecuencia el amplificador de rechazo de modo comn se comporta como un filtro pasa-bajas,
con una frecuencia de corte de 257[Hz], lo cual es aceptable, ya que las frecuencias de ruido que se quieren atenuar
presentan valores de frecuencias pequeos (por ejemplo la de 60[Hz]), la ganancia de este circuito es muy grande,
aprovecha la ganancia que puede dar el amplificador, cosa que es necesaria ya que segn la hoja de datos del
INA128 a una ganancia de G=1000 se tiene un CMR de 120[dB], lo que indica que se tienen tensiones de entrada del
orden de 1[V] y se requiere de una alta ganancia para equiparar esta tensin a la tensin de ruido que se quiere
atenuar.

R4
10k
R5
1meg
0
+ +
-
OPA228
U2
0
0
V8
4.1Vdc
V9
4.9Vdc
C1
100n
V10
1E-6
0Vdc
0

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


10



Figura N12. Anlisis en el dominio de la frecuencia. Se obtiene un filtro pasa-bajas con una frecuencia de corte
de 257[Hz], la ganancia para este caso es bastante alta (220[dB] aprox.) debido a que se est usando la ganancia
enlazo abierto del amplificador.

- Etapa de filtrado
Con ayuda del programa FilterPro de Texas Instruments se disearon las distintas etapas de filtrado del circuito. Es
importante tener en cuenta que los valores comerciales para capacitores cermicos de tipo lenteja van desde algunos
picofaradios hasta 0.1[F], se utilizan estos capacitores debido a que el espacio que ocupan es bastante reducido
respecto a otros tipos de capacitores, la simulacin se realiza aproximando los valores calculados por el FilterPro a
valores comerciales de resistencias, que sern las implementadas en el montaje del circuito.

Debido a que la frecuencia de corte del amplificador de rechazo de modo comn es de 257[Hz], se busca que para el
filtro pasa bajas atene las seales con frecuencias mayores a esta.

Figura N13. Filtro pasa-bajas. El filtro de encuentra polarizado con la respectiva tensin de polarizacin de todo
el circuito, los valores de resistencia del montaje en fsico tienen una tolerancia del 5%, por lo que se espera que
el comportamiento del filtro vare ligeramente.
R25
22k
R32
47k
C17
40n
+ +
-
OPA228
U12
Vdd10
4.9Vdc
Vss11
4.1Vdc
R27
47k
C20
10n
0
0
0
0
V1
1Vac
0Vdc
0
V

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


11



Figura N14. Anlisis en frecuencia del filtro pasa-bajas. El valor de la frecuencia de corte se halla mediante un
cursor ubicado sobre la interseccin entre -3[dB] el valor mximo de salida y la salida misma, la frecuencia de
corte es de 246[Hz]

El diseo del filtro pasa altas presenta el inconveniente que requiere valores de capacitancia y de resistencia muy
altos para lograr la frecuencia deseada (0.05[Hz]), al final se opt por dejar la frecuencia de corte en un valor un
poco ms grande para facilitar la adquisicin de los elementos del circuito.

Figura N15. Filtro pasa-altas. Este filtro presenta valores de capacitancia y resistencia elevados debido a que la
frecuencia de corte tiene un valor muy pequeo, la entrada de este filtro se encuentra conectada a la salida del filtro
pasa-bajas, de tal manera que se limita el ancho de banda del circuito con estos dos filtros conectados en serie.

R33
5.6MEG
C18
100n
Vss10
4.9Vdc
C19
200n
Vdd8
4.1Vdc
+ +
-
OPA228 U14
R31
22.5meg
C14
100n
0
0
0
0
V1
1Vac
0Vdc
0
V

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


12



Figura N16. Respuesta en frecuencia del filtro pasa-altas. La frecuencia de corte se determina de la misma forma
que para el filtro pasa-bajas, le interseccin de las dos lneas est cerca de 0.01[Hz], este valor se considera
aceptable si se tiene en cuenta que la frecuencia original a que se deseaba disear el circuito era de 0.05[Hz].

El amplificador supresor de banda se disea para que el ancho de banda quede centrado en 60[Hz], y con un ancho
de 10[Hz].

Figura N17. Filtro NOTCH. Se encuentra compuesto por dos etapas, la primera etapa es un filtro pasa-banda,
cuya respuesta se suma con la entrada, atenuando las frecuencias que se aceptaban en la primera etapa, la entrada
de este filtro se encuentra conectada a la salida del filtro pasa-altas. En la implementacin fsica fue necesario dejar
la resistencia R29=2.21[k], como una resistencia en serie con un restato para poder centrar la frecuencia de
atenuacin.

R28
320k
R35
10k
R29
2.21k
Vss9
4.9Vdc
R26
160k
C16
100n
C15
100n
R30
10k
+ +
-
OPA228 U15
Vdd11
4.1Vdc
Vss8
4.9Vdc
+ +
-
OPA228 U13
Vdd9
4.1Vdc
R34
10k
0
0
0
0
0
0
0
V1
1Vac
0Vdc
0
V

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


13




Figura N18. Respuesta en frecuencia del filtro NOTCH. Segn la simulacin, la atenuacin a 60[Hz] es
completa, en el montaje real el valor que esta componente de frecuencia aporte a la seal debera ser muy pequeo
respecto a la seal en s
V. SIMULACIN DEL CIRCUITO, RESPUESTA EN FRECUENCIA
- Modelo de la impedancia de entrada.
El cuerpo humano se modela como un conductor que une el brazo derecho con el brazo izquierdo, y la pierna
derecha, permitiendo una trayectoria cerrada para la seal que retorna a travs del amplificador de rechazo de modo
comn. Los electrodos, tpicamente construidos con Ag o Ag-Cl se modelan como una impedancia compuesta por
una resistencia en paralelo con una capacitancia, tambin se puede incluir una pequea fuente de tensin en los
electrodos, la cual se debe a condiciones externas; idealmente su valor es de 0[V], de tal manera que no se tendr en
consideracin.

Figura N19. Amplificador de rechazo de modo comn. Se puede observar que el ruido que se suma a la seal
diferencial, aparece en el divisor de tensin formado por los resistores RG1, de tal forma que el amplificador de
modo comn lo amplifica, lo filtra y lo invierte para volverlo a sumar a la entrada.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


14


- La fuente de seal
Es necesario construir una fuente de seal de entrada para el ECG, de tal forma que sea posible determinar el
comportamiento del circuito en el dominio del tiempo, la fuente se construye utilizando la fuente
VPLW_RE_FOREVER de PSpice, la cual genera una seal peridica a partir de un conjunto de pares de puntos, en
la tabla se muestran sus valores.
Tiempo[s] Tensin[V]
0 0
0.008 0.000015
0.016 0.00004
0.024 0.000055
0.032 0.00007
0.04 0.000075
0.048 0.00007
0.056 0.000055
0.064 0.00004
0.072 0.000025
0.08 0.00001
0.088 0
0.096 0
0.104 0
0.112 0
0.12 0
0.128 0
0.136 0
0.144 0
0.152 0
0.16 0
0.17 -0.000015
0.18 -0.00003
0.19 -0.000045
0.215 0.00075
0.23 -0.00015
0.245 0
0.385 0
0.403 0.000015
0.421 0.00005
0.439 0.00008
0.457 0.000095
0.475 0.0001
0.493 0.000095
0.511 0.00008
0.529 0.00005
0.547 0.000015
0.565 0
0.605 0
0.615 0.0000075
0.625 0.0000015
0.635 0.0000075
0.645 0
0.725 0
Tabla N1. Valores para la seal de entrada para la simulacin. Los valores de entrada se ubican como pares de
puntos, que representan una seal cuya tensin vara en el tiempo, debido al tipo de fuente escogida este valor
presenta un periodo que es igual al ltimo tiempo de entrada.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


15



Figura N20. Seal electrocardiogrfica para la simulacin. Los valores de tensin de entrada son muy pequeos
con el fin de mostrar la ganancia del amplificador de instrumentacin, la seal est pensada para que sus
componentes de la serie de Fourier queden en el ancho de banda del circuito, de tal forma que la seal debera
pasar completamente.

- Simulacin en el tiempo


Figura N21. Esquemtico de la simulacin en el dominio del tiempo. Las fuentes de seal electrocardiogrfica se
ponen en la entrada diferencial del INA128, se incluye una fuente de 60 [Hz] entre el nodo comn de las dos fuentes
y la salida del amplificador de rechazo de modo comn, simulando ruido en el sistema.
Time
0s 0.1s 0.2s 0.3s 0.4s 0.5s 0.6s 0.7s 0.8s 0.9s 1.0s
V(V2:+)
-200uV
0V
200uV
400uV
600uV
800uV
V12
FREQ = 60
VAMPL = 1
VOFF = 0
AC = 1
V+
V
V-
Rg
Rg
+
+
_
Ref
U1 INA128
V6
4.1Vdc
V7
4.9Vdc
0
0
0
R1
50.05
R2
20k
R3
20k
R4
10k
R5
1meg
0
+ +
-
OPA228
U2
0
0
V8
4.1Vdc
V9
4.9Vdc
C1
100n
R28
320k
R25
22k
R32
47k
R33
5.6MEG
R35
10k
R29
2.21k
Vss9
4.9Vdc
C17
40n
R26
160k
R36
52k
+ +
-
OPA228 U12
R37
52k
C16
100n
R38
52k
C21
47n
Vdd10
4.9Vdc
C22
47n
C15
100n
C23
47n
C18
100n
Vss10
4.9Vdc
Vss11
4.1Vdc
R27
47k
C19
200n
C20
10n
R30
10k
+ +
-
OPA228 U15
Vdd11
4.1Vdc
Vss8
4.9Vdc
+ +
-
OPA228 U13
Vdd8
4.1Vdc
+ +
-
OPA228 U14
Vdd9
4.1Vdc
R31
22.5meg
C14
100n
R34
10k
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


16




Figura N22. Seal de salida en el dominio del tiempo. La seal conserva la misma morfologa de la seal de
entrada, se puede notar la presencia de ruido en la parte siguiente al pico ms alto de tensin, esto se debe a la
fuente de 60[Hz] que simula la presencia de ruido en el sistema. En el montaje real, el ruido en el circuito tiene ms
componentes de frecuencia, por lo que es probable que este tenga un mayor aporte a la seal de salida.

- Respuesta en frecuencia

Figura N23. Respuesta en frecuencia del circuito. El ancho de banda del circuito comprende el rango de
frecuencias desde 0.1 [Hz] hasta 55[Hz] y desde 65[Hz] hasta 247[Hz]. Las frecuencias superiores a 65[Hz] sufren
cierta atenuacin, pero sus valores son mayores al valor de aceptacin en las frecuencias de corte, por lo que se
aceptan.




Time
0s 0.2s 0.4s 0.6s 0.8s 1.0s 1.2s 1.4s 1.6s 1.8s 2.0s
V(U13:OUT)
-0.5V
0V
0.5V
1.0V
1.5V

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


17


- Rechazo de modo comn

Figura N24. Anlisis del rechazo de modo comn. Se pone una fuente de 60[Hz] comn a las dos entradas, de tal
forma que idealmente la diferencia de potencial en la entrada del INA128 sea cero, luego se realiza un anlisis en el
dominio del tiempo en diferentes partes del circuito.

Figura N25. Seal de ruido. El ruido de entrada (verde) representa la fuente de 60[Hz] referida a tierra, la seal
de salida del amplificador de rechazo de modo comn (azul), se puede ver que ambas seales se encuentran
desfasadas 180, de tal forma que al sumarse de nuevo a la entrada se atena el ruido.

Rg
Rg
+
+
_
Ref
U1 INA128
V6
4.1Vdc
V7
4.9Vdc
0
0
0
R1
50.05
R2
20k
R3
20k
R4
10k
R5
1meg
0
+ +
-
OPA228
U2
0
0
V8
4.1Vdc
V9
4.9Vdc
C1
100n
R28
320k
R25
22k
R32
47k
R33
5.6MEG
R35
10k
R29
2.21k
Vss9
4.9Vdc
C17
40n
R26
160k
+ +
-
OPA228 U12
C16
100n
Vdd10
4.9Vdc
C15
100n
C18
100n
Vss10
4.9Vdc
Vss11
4.1Vdc
R27
47k
C19
200n
C20
10n
R30
10k
+ +
-
OPA228 U15
Vdd11
4.1Vdc
Vss8
4.9Vdc
+ +
-
OPA228 U13
Vdd8
4.1Vdc
+ +
-
OPA228 U14
Vdd9
4.1Vdc
R31
22.5meg
C14
100n
0
R34
10k
0
0
0
0
0
0
0
0
0
0
0
0
0
0
V10
FREQ = 60
VAMPL = 1
VOFF = 0
AC = 1
V
V
V
V V
Time
0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms 180ms 200ms 220ms 240ms 260ms
V(U1:1) V(U2:OUT)
-0.5V
0V
0.5V
1.0V
1.5V

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


18



Figura N26. Seal de modo comn en el amplificador de instrumentacin. El orden de amplitud de la seal es de
1[V], esta seal se mide en la resistencia de ganancia del INA128.

Figura N27. Seal de salida en el amplificador de instrumentacin. Idealmente la salida debera ser cero, ya que
la entrada del INA128 est conectada al mismo potencial, pero esto no sucede debido a la tolerancia de los circuitos
internos del amplificador de instrumentacin, esta inherente al proceso de fabricacin.

Figura N27. Seal de salida en el amplificador de instrumentacin. Idealmente la salida debera ser cero, ya que
las entradas del amplificador se encuentran referidas al mismo potencial, pero debido a la fuente de AC que simula
el ruido aparece una seal senoidal de aproximadamente 50[V] de salida ms una tensin DC de offset.
Time
0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms 180ms 200ms 220ms 240ms 260ms
V(U1:1) V(U2:OUT) V(R2:1)
-2.0uV
-1.0uV
0V
1.0uV
2.0uV
Time
0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms 180ms 200ms 220ms 240ms 260ms
V(U1:1) V(U2:OUT) V(R2:1) V(U1:5)
-300uV
-250uV
-200uV
-150uV
Time
0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms 180ms 200ms 220ms 240ms 260ms
V(U1:1) V(U2:OUT) V(R2:1) V(U1:5) V(U13:OUT)
-57.85mV
-57.80mV
-57.75mV

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


19


VI. MONTAJE DEL CIRCUITO

I magen N2. Montaje en protoboard del circuito. En la parte izquierda se observa el amplificador de
instrumentacin, luego est el amplificador de rechazo de modo comn, implementado con uno de los
amplificadores de un OPA4227, y finalmente la etapa de filtrado, est ltima etapa presenta la mayor densidad de
componentes.
VII. PRUEBA DEL CIRCUITO

I magen N3. Etapa de adquisicin y posicin de los electrodos. La etapa de adquisicin est compuesta por los
electrodos y el cable de conexin, se utiliz cable de micrfono para este fin con la tierra conectada a su
revestimiento para mejorar la calidad de la seal, el electrodo de la entrada + del INA128 se ubic cercano al
corazn, el rechazo de modo comn es el electrodo de la zona inferior izquierda.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


20



I magen N4. Prueba del circuito con fuente dual. La seal de salida se observa en el osciloscopio, esta tiene cierta
similitud con la simulada, en la fuente de tensin se observa el consumo de corriente del circuito, aproximadamente
30[mA], este valor de consumo de corriente es aceptable si se tiene en cuenta que los fabricantes de bateras de
9[V] hacen bateras de 2000[mA-hora] a 2500[mA-hora].


I magen N5. Seal de salida del circuito. De acuerdo a los parmetros especificados para presentar el proyecto, la
tensin de salida debe ser de aproximadamente 1[V
PP
], esta tensin depende de la intensidad de la seal de entrada,
la cual cambia de una persona a otra, por lo que esta se fija mediante un restato conectado en serie con una
resistencia R
G
, que determina la ganancia mxima del amplificador de instrumentacin.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


21


VIII. DISEO DEL CIRCUITO IMPRESO

I magen N6. Diseo del circuito impreso. El diseo del circuito impreso se realiz con Eagle, debido a que el
tamao del circuito es pequeo se dibujaron las pistas una por una, se opt por usar bases para los circuitos
integrados ya que esto permite su reemplazo en caso de alguna posible avera.


I magen N7. Circuito impreso listo para termo transferencia. Se realizaron dos versiones del circuito impreso,
inicialmente se us papel termotransferible pero debido a que las versiones iniciales del impreso no fueron exitosas
se cambi a papel propalcote, el cual es mucho ms econmico y de fcil consecucin, la termo transferencia se
realiz mediante una plancha elctrica a temperatura media.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


22



I magen N8. Versin de circuito impreso fallida. Al usar excesiva calor durante el proceso de termo transferencia
se super el punto de fusin de la baquelita, lo cual gener burbujas arruinando esta versin.

I magen N9. Versin final del circuito impreso. Esta versin del circuito impreso result exitosa, una temperatura
apropiada es la clave para lograr una buena termo transferencia.


I magen N10. Fundicin del circuito impreso. Las dos versiones del circuito se encuentran en una solucin de
cido con el fin de retirar las porciones de cobre sobrantes, luego de esto se perforaron los agujeros de los
componentes y se realiz el proceso de soldadura.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


23



IX. PRUEBAS FINALES

I magen N11. Circuito impreso listo para ser probado. El puente con cable que se observa en la parte inferior es
necesario para poder centrar la frecuencia del filtro NOTCH a 60[Hz], en este caso mediante un potencimetro
debido a que en el momento no se contaba con el restato del valor apropiado, esta frecuencia se debe centrar
manualmente debido a la tolerancia en los valores de los componentes.


I magen N12. Prueba del circuito impreso con batera de 9[V]. Esta prueba se realiza con el fin de comprobar que
la batera proporcione la corriente necesaria para el funcionamiento del circuito, adems de observar la calidad la
seal con este tipo de alimentacin.

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


24



I magen N12. Seal obtenida alimentando con batera de 9[V]. La seal presenta menos ruido que al alimentar
con la fuente dual del laboratorio, el ruido que se observa en la parte derecha de la seal es debido al dispositivo
electrnico con el que se tom la foto.

Figura N28. Ejemplo de electrocardiograma de diagnstico. La seal obtenida por el circuito es similar en a una
obtenida de un electrocardigrafo con filtros de mayor orden que abarcan circuitos ms complejos que hasta os que
ac se han estudiado, se podra decir que el dispositivo creado obtiene una buena seal.





UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA Y DE TELECOMUNICACIONES
Perfecta Combinacin entre Energa e Intelecto


25


X. CONCLUSIONES
- La seal obtenida es bastante similar a la obtenida por un electrocardiograma con circuitos ms avanzados,
aunque apenas se utilizaron filtros de segundo orden, el resultado obtenido es bastante aceptable respecto a l que
se esperaba.
- Se debe tener especial cuidado en la etapa de adquisicin para evitar la presencia de ruido en la seal, durante
las pruebas se observ que loa electrodos deben permanecer mecnicamente en reposo, adems se incluy un
tipo de cable especial para evitar interferencia en la seal.
- El rechazo de modo comn es muy til para este tipo de sistemas, ya que permite la reduccin del ruido de la
seal al restar parte de este a la seal de entrada.
- El anlisis de frecuencia del circuito final se encuentra dentro de un rango aceptable para los parmetros de
diseo que se consideraron al comienzo, parmetros de diagnstico 0.05[Hz] hasta 100[Hz] o ms, en este caso
se tiene desde 0.1 [Hz] hasta 247[Hz].
- La simulacin para estos casos ahorra mucho tiempo ya que permite predecir el comportamiento del circuito
segn se varen diversos parmetros de entrada o componentes del sistema.
- El diseo y la fabricacin del circuito impreso es una tarea que requiere bastante dedicacin, esfuerzo y tiempo,
a diferencia del montaje del circuito en protoboard, este no admite ningn posible error, la revisin minuciosa es
muy importante en esta parte del diseo.
- La planeacin y el trabajo en grupo son factores de gran influencia en el desarrollo de este tipo de proyectos, una
buena gestin de los recursos humano y tecnolgicos disponibles
XI. PRESUPUESTO

REFERENCIAS
[1] Coughlin. Robert F., Driscoll Frederik F., Amplificadores operacionales y Circuitos integrados Lineale, Ed.
Prentice Hall, 1993.
[2] Sedra Adel S., Smith Kenneth C., Circuitos Microelectrnicos , Ed. Oxford University Press Inc, 1998.
[3] Hann Mathew W., TI Precision Designs: Verified DesignUltra Low Power,18 bit Precision ECG Data
AcquisitionSystem, 2013, disponible en http://www.ti.com/solution/ecg_electrocardiogram
[4] Texas Instruments,TI Health Tech, 2013 disponible en
http://www.ti.com/lsds/ti/apps/healthtech/fitness/overview.page
[5] Acharya Venkatesh, Improving Common-Mode Rejection Using the Right-Leg Drive Amplifier, 2011,
disponible en http://www.ti.com/solution/ecg_electrocardiogram