You are on page 1of 23

Transistor MOSFET.

Indice
– VII.1 Unión Metal-Semiconductor VII.1 Unión Metal Semiconductor
– VII.2 Estructura MIS
• Dispositivos acoplados por carga CCD
– VII.3 Transistor MOS
• Zona Lineal y de Saturación
• Circuito equivalente Circuito equivalente
– VII.4 Aplicaciones
• Amplificadores
Electrónica I VII –Transistor MOS 1
Dispositivos Bipolares
P
Unión PN Diodo Rectificante
N
P
i
Unión PiN
P-intrínseco-N
Dispositivos Opticos
N
P
P
N
Transistor BJT
Uniones PNP
Amplificador
Electrónica I VII –Transistor MOS 2
Dispositivos Unipolares
ó
Metal
Semiconductor
Unión
MS
Diodo Rectificante
Contacto Óhmico
Metal
Metal
Aislante
Condensador
Semiconductor
Aislante
Semiconductor
Aislante
Unión
MIS
Condensador
MIS
Transistor MIS
Semiconductor
Aislante
CCD
Electrónica I VII –Transistor MOS 3
Unión Metal-Metal
Diagrama de bandas para formar el equilibrio en dos metales.
e|
m2
e|
m1
d
E
F1
V
b
=|
m2
- |
m1
Efecto
tunel
E
F2
F1
o
E
F
o
• Se toma como referencia el nivel de vacío. La diferencia entre E
F
y vacío u
m F
y
m
(función de trabajo)
• No existe GAP en metales. No hay huecos, los portadores son solo electrones
• No puede haber campo electrostático en un conductor p p
• El exceso de electrones o su defecto (estados no ocupados bajo el nivel de
Fermi) está contenido en la distancia de una capa atómica : es esencialmente
carga superficial
Electrónica I VII –Transistor MOS 4
Unión Metal-Semiconductor en equilibrio |
M
> |
S
Equilibrio: se forma una zona de
vaciamiento de portadores
Posición original de
las bandas para un
material tipo n con
-I
MS
e
-
por energía térmica
pasan la barrera u o tunel
|
M
> |
S
pasan la barrera u
B
, o tunel
-I
SM
e
-
por energía térmica
pasan la barrera V
b
-I
SM
-I
MS
S
e_
M
e|
B S M
e e | _ | = ÷ ) (
b S M
eV e = ÷ ) ( | |
M
|
E
FS
E
FM
B S M
| _ | ) (
E
F
o
E
e- pasan del
semiconductor al metal
dejando una zona vacía
Electrónica I VII –Transistor MOS 5
dejando una zona vacía
Unión Metal-Semiconductor en equilibrio |
M
< |
S
Si |
M
< |
S
se forma una zona de |
M
|
S
acumulación de portadores
Posición original de
las bandas para un
t i l ti
-I
SM
-I
MS
material tipo n con
|
M
< |
S
Pasan sin barrera
b M S
eV e = ÷ ) ( | |
S
e_
M
e|
B S M
e e | _ | = ÷ ) (
E
FS
E
FM
E
F
E
e- pasan del metal al
semiconductor
d d l
Electrónica I VII –Transistor MOS 6
donde se acumulan
Unión Metal-Semiconductor polarizada
Directa Inversa
+ V
Directa Inversa
- V
R
+
) (
F b
V V e ÷
B
e|
+ V
F
-
) (
R b
V V e +
B
e|
V
B
V
F
V
R
Aumenta la barrera Disminuye la barrera
Unión Rectificante
y
Electrónica I VII –Transistor MOS 7
Unión Metal-Semiconductor polarizada
Directa Inversa
+ V
O
-
-I
- V
O
+
I -I
Unión No Rectificante (Contacto Ohmico)
Electrónica I VII –Transistor MOS 8
Estados Superficiales Superficie-Metal
eV
S
+
+
+
EF
e|
0
EF
S +
+
e|
0
Estados superficiales
Estados superficiales
NO equilibrio
p
En equilibrio potencial
superficial
Electrónica I VII –Transistor MOS 9
Estados Superficiales Semiconductor-Metal
o
d
e
m
|
e
|
B
+
e
s
_
e
m
|
+
+
EFm
EFs
EFm
EFs
ó Tensión de Flat-Band :V
FB
Tensión externa para Bandas
Planas.
V =0 si interfaz limpia y
Q
d
Q
M
Q
SS
V
FB
=0 si interfaz limpia y
funciones de trabajo iguales
Electrónica I VII –Transistor MOS 10
MIS Ideal: Equilibrio
SiO
2 p-Si
- Funciones de Trabajo
del M y Sc Iguales.
E
c
M I S - tipo P
del M y Sc Iguales.
- Superficie “Limpia”.
E
FM
E
FS
E
i
V=0 ¢
S
=0
“Flat-Band”
E
v
FS
0
0
exp
i F
p i
E E
p n
kT
÷
| |
=
|
\ .
Electrónica I VII –Transistor MOS 11
MIS Ideal: Polarizado (Acumulación)
V<0 ¢
S
<0

c
- e V
I
Acumulación
E
FM
E
c
V =V
I

S
E
S
E
i
E
c
-eV >0
- e¢
S
- e¢
B
0
0
( ) ( )
i i
B F i
e x E x E
e E E
¢
¢
÷ = ÷
÷ = ÷
E
v
E
FS
¢
S
=¢(x=0)
¢
S
Diferencia de Potencial
en el semiconductor
0
( )
0
( )
0
( )
( )
T
T
B F i
x V
p p
x V
n x n e
p x p e
¢
¢
¢
÷
=
=
¢
S
¢( )
0
( )
p p
p x p e
0 x
-d
µ
Electrónica I VII –Transistor MOS 12
MIS Ideal: Polarizado (Vaciamiento)

c
V>0
a) ¢
B

S
M I Sc - tipo P
- e V
I
a) ¢
B
¢
S
¢
S
>0
Vaciamiento
E
E
i
E
c
-e¢
S -e¢
B
E
v
E
FS
E
FM
-eV <0
¢
S e¢
B
µ
0 x
µ
Electrónica I VII –Transistor MOS 13
MIS Ideal: Polarizado (Inversión)

c
Inversión
b) ¢
B

S
E
E
i
-e¢
B
e
E
FM
-eV <0
E
FS

B
-e¢
S
regiónde inversión
zona de vaciamiento
FM
región de inversión
µ
-d 0 x
t
Electrónica I VII –Transistor MOS 14
-Q
n
-Q
S
=Q
m
-eN
A
x
t
MIS: … Carga, Campo y Potencial
µ
Q
m
-d 0 x
t
c(x)
-Q
n
-eN
A
x
t
( )
|Qs| /c
i
¢(x
)
¢
s
V
i
V
-d 0 x
t
x
Electrónica I VII –Transistor MOS 15
d 0
t
Análisis Cuantitativo: Ecuación de Poisson
( )
0
( )
T
x V
n x n e
¢
=
En el semiconductor
( ) ( ) ( )
p p A
x p x n x N µ
÷
= ÷ ÷
0
( )
0
( )
( )
T
p p
x V
p p
n x n e
p x p e
¢ ÷
=
( ) ( )
( ) ( ) V V
0 0 A p p
N p n
÷
= ÷
Lejos de la unión:
( ) ( )
( ) ( )
0 0
( ) 1 1
T T
x V x V
p p
x p e n e
¢ ¢
µ
÷
= ÷ ÷ ÷
- Ecuación de Poisson: Ecuación de Poisson:
2
2
d d d d d
dx dx d dx d
¢ ¢ µ
¢ ¢ c
c c c
c = ÷ = ÷ = ÷ =
s
dx dx d dx d ¢ ¢ c
Electrónica I VII –Transistor MOS 16
Análisis Cuantitativo: Campo en el Semiconductor
E l tit d l ió d l d id d d i t d En la que sustituyendo la expresión de la densidad de carga e integrando,
miembro a miembro, se obtiene:
( ) ( )
2
0 0
0
1 1
2
T T
V V
p p
s
q
p e n e d
¢
¢ ¢
¢
c
c
' ' ÷
(
' ÷ = ÷ ÷ ÷
¸ ¸
}
El resultado de esta integral es:
2
0 0
2
,
T p p
e V p n
F ¢ c
| |
|
|
\ .
=
0 s p
p c
|
\ .
1/2
| | ¦ ¹
1/2
0 0
0 0
, 1 1
T T
p p V V
p T p T
n n
F e e
p V p V
¢ ¢
¢ ¢
¢
÷
| | ¦ ¹
| | | |
¦ ¦
= + ÷ + ÷ ÷
|
´ ` | |
|
¦ ¦ \ . \ .
\ . ¹ )
Electrónica I VII –Transistor MOS 17
Análisis Cuantitativo: Carga en el Semiconductor
Introduciendo la longitud de Debye,
s T
D
ep
V
L
c
=
0 p
ep
n
V
| |
El campo eléctrico se puede escribir como:
0 1/2
0
( ) 2 ( ),
p
T
D p
n
V
x F x
L p
¢ c
| |
=
|
|
\ .
La carga por unidad de superficie, en el
semiconductor, vendrá entonces dada por: sup
( 0)
s S
Q x c c c = = =
1/2
0 V V
n
¢ ¢
¦ ¹
| | | |
¦ ¦
0
0
1 1
S T S T
p V V
S S
S
T p T
n
Q e e
V p V
¢ ¢
¢ ¢
÷
¦ ¹
| | | |
¦ ¦
· + ÷ + ÷ ÷
´ ` | |
¦ ¦ \ . \ .
¹ )
Electrónica I VII –Transistor MOS 18
Carga en el Semiconductor
1000
exp(-¢
S
/ V
T
)
¢
S
/ V
T
( )/
0
T
x V
p p
Acumulación
p p e
¢ ÷
=
100
(n
p0
/ p
p0
) exp(¢
S
/ V
T
)
0
1/2
p p
p p
Vaciamiento
| |
Q
s
2

[
u
.
a
]
1/2
2
S
A t t S
A
Q N x x
eN
c
¢
| |
= =
|
\ .
10
Q
( )/
0
T
x V
p p
Inversión
n n e
¢
=
-0.5 -0.4 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
1
¢
S
[v]
1/2
0
1 1
S T S T
p V V
S S
S
n
Q e e
V V
¢ ¢
¢ ¢
÷
¦ ¹
| | | |
¦ ¦
· + ÷ + ÷ ÷
´ ` | |
¦ ¦ \ . \ .
Electrónica I VII –Transistor MOS 19
0
S
T p T
V p V
´ ` | |
¦ ¦ \ . \ .
¹ )
MIS: Carga
Carga en el Semiconductor
Potencial en el Semiconductor
10
0
1.0
Si tipo P
Na
+
=5.10
15
cm
-3
10
-2
10
-1
Inversión
Vaciamiento
Inversión
Fuerte
Acumulación
o
s
/
m
2
]
0.6
0.8
]

B
10
-3
10
2
Débil
Vaciamiento

B
Q
S
[
C
u
l
o
m
b
i
o
0.2
0.4
¢
S

[
v
SiO
2
d=50Å
d=100Å
d=500Å
-0.5 0.0 0.5 1.0 1.5
10
-5
10
-4
0.0 0.5 1.0 1.5 2.0
0.0
V [v]
d 500Å
V
th
0.5 0.0 0.5 1.0 1.5
¢
S
[Voltios]
Electrónica I VII –Transistor MOS 20
Aproximación Oxido Delgado
Carga en el Semiconductor
10
0
Potencial en el Semiconductor
10
-1
10
0
Inversión
Acumulación
/
m
2
]
0 8
1.0
Si tipo P
Na
+
=5.10
15
cm
-3
10
-3
10
-2
Inversión
Débil
Vaciamiento
Fuerte

B
S
[
C
u
l
o
m
b
i
o
s
/
0 4
0.6
0.8
S

[
v
]
SiO
2
2
¢
B
10
-5
10
-4
Q
S
0.0
0.2
0.4
¢
S
2
d=50Å
d=100Å
d=500Å
-0.5 0.0 0.5 1.0 1.5
10
5
¢
S
[Voltios]
0.0 0.5 1.0 1.5 2.0
0.0
V [v]
V
th
ó d l d
Q eN x
Aproximación Oxido Delgado
Existe canal V>V
th
Si existe canal 2
S B
¢ ¢ =
2 2
4
2
S A t
th i S B B
i i
S A B
Q eN x
V V
C C
eN
¢ ¢ ¢
c ¢
= + = + = +
Electrónica I VII –Transistor MOS 21
2
S A B
B
i
C
¢
¢ = +
MIS: Capacidad
Capacidad del Dispositivo
-0.2 0.8 0.6 0.4 0.2 0
¢
S
¢ =0
C
0.8
1.0
C
FB
¢
S
=0
=
C
i
SiO
2 p-Si
0.6
¢
S

B
¢
S
=2¢
B
C
min
C'
min
C
/
C
i
C
S
Q c c
-3 -2 -1 0 1 2 3 4
0.2
0.4
S i
S i
C C
C C
C
+
=
ox S
i S
Q
C C
d V
c c
= =
c
-3 -2 -1 0 1 2 3 4
V [Voltios]
V
th
2 2
S A t
h i S B B
Q eN x
V V ¢ ¢ ¢ = + = + = + 2 2
4
2
th i S B B
i i
S A B
B
V V
C C
eN
C
¢ ¢ ¢
c ¢
¢
+ + +
= +
0 5 0 0 0 5 1 0 1 5
Electrónica I VII –Transistor MOS 22
B
i
C
¢
-0.5 0.0 0.5 1.0 1.5
¢
S
[Voltios]
Tipo de carga
AQ
Vaciamiento
AQ
Inversión
Carga
“Superficial”
x
t
d
Carga
“Superficial”
x
t
aislante
÷A Q
d
aislante
Carga Ligada
Carga Ligada
Carga Libre
÷A Q
Generación de pares (t)
Huecos desplazados por el campo
Carga Libre
Capacidad
En función Huecos desplazados por el campo
Quedan los electrones
En función
De la
frecuencia
Electrónica I VII –Transistor MOS 23
Bandas y potencial. Respuesta a un pulso
V
t 0 =
t ÷ ·
0 t

c
E -eV
i
-eV
i
E
FS
E
i
E
c
+
eV
i
E
FS
E
i
E
c
i
E
v
-eV
+
+
+
+
+
+
÷e¢
S0
-e¢
S
E
v
E
FS
-eV
+
+
+
+
+
+
+
E
FM
E
FM
V V
¢
S0
y
¢
y
¢
S∞
¢
¢
S
Electrónica I VII –Transistor MOS 24
¢
S0
Bandas y potencial. Introducción de Q
externa
V
V
+
0 t =
V
0 t
¢
S∞
¢
¢
S
t 0 =

c
-eV
i
E
c
Q
sig
E
i
E
c
-eV
i
+
+
E
v
E
FS
E
i
÷e¢
S
E
v
E
FS
i
-eV
+
+
+
+
+
+
÷e¢
S0
E
-eV
+
+
+
+
+
+
+
+
E
FM
+
+
Electrónica I VII –Transistor MOS 25
E
FM
CCDs Transferencia de carga (tres fases)
V
a
V
b
V
V
a
V entre dos niveles
V ñ l “b j ’’
V
c
V
1
V
0
V
0
señal “baja’’
V
1
señal “alta’’
V
1
>V
th
l b l
a b c a’ b’ c’
tt
V
b
mayor que el umbral
de fuerte inversión
V
0
<V
th
t=0
-
a b c a’ b’ c’
V
1
V
0
t
V
V
c
t=T/3
t
0 T/3 2T/3 T
V
1
V
0
t
0 T/3 2T/3 T
a b c a’ b’ c’
Electrónica I VII –Transistor MOS 26
tt
t=2T/3
Registros Paralelos y Serie
CCI (Charge Coupled Imager)
Electrodo de Transferencia
Areas
Registro Horizontal (Serial) con CCDs
Areas
fotosensibles
Registro Vertical (Paralel) con CCDs
Fuente n
+
Flotante
V
Amplificador
MOSFET
Registro Vertical (Paralel) con CCDs
Flotante
V
out
Electrónica I VII –Transistor MOS 27
MOSFET: Estructura
Puerta Puerta
(G)
V
G
>V
th
Fuente (S)
V
S
=0
Drenador (D)
V
D
M t l
n
+
n
+
Metal
Oxido
S b t t P
Zona de Vaciamiento
Zona de Inversión
l
n
n
Semiconductor
Substrato P
Canal n
Electrónica I VII –Transistor MOS 28
MOSFET: Principios de Funcionamiento
V
S
=0
V
D
Bajo
Z Li l
V
G
>V
th
I
D
Zona Lineal
V
S
=0
V
D
=V
sat
V
D
I
D
Pinch off
V
I
Dsat
V
c o
V
S
=0
V
D
>V
sat
I
I
D
Saturación
V
Dsat
V
D
P
V
Dsat
I
Dsat
V
D
Electrónica I VII –Transistor MOS 29
Análisis MOSFET
;
S
Q
V V V ¢ +
V
G
>V
th
V
S
=0
V
D
;
2
;
G o S o
o
ox s
S
V V V
C
C w
¢
c c
¢
= + =
= =
n
+
n
+
S
;
o S
A
C w
d eN
¢
n n
dy
Q
n
(y)
Q
B
(y)
| |
( ) ( ) ( ) ( )
S n B G S o
Q y Q y Q y V y C ¢ = + = ÷ ÷
( 0) 0
( ) 2 ( )
( )
S
S B
D
V y V
y V y
V y L V
¢ ¢
= = =
¦
= +
´
= =
¹
| |
( ) 2 ( ) 2
B A A B
Q y eN w e N V y c ¢ = ÷ = ÷ +
Electrónica I VII –Transistor MOS 30
| | | |
( ) ( ) 2 ( ) 2
n G S o A B
Q y V y C e N V y ¢ c ¢ = ÷ ÷ + +
Análisis MOSFET
1
i i
dy dy
dR
x Z x Z
µ
o
= =
Canal
( )
( ) ( )
i i
n
n n
i
Q y
y qn y
x
o µ µ = =
Z
Q
n
(y)
D
D
n n n n
I dy dy
dR dV I dR
Z Q Z Q µ µ
= ¬ = =
x
i
I
D
2
2
D
G B D
V
V V
Z
¢
¦ ¹
(
÷ ÷ ÷
¦ ¦
(
¸ ¸
¦ ¦
dV
dy
V
( ) ( )
3/2 3/2
2
2
2 2
3
D n o
A
D B B
o
Z
I C
L e N
V
C
µ
c
¢ ¢
¸ ¸
¦ ¦
=
´ `
¦ ¦
(
+ ÷
¦ ¦ ¸ ¸
¹ )
y
2
D
D G th D
V
I V V V |
| |
= ÷ ÷
|
\ .
Si oxido muy delgado
Electrónica I VII –Transistor MOS 31
2
D G th D |
\ .
y g
Análisis MOSFET
Zona Lineal
Zona de Saturación
( )
2 (2 )
D G th
A B
V V V
e N c ¢
<< ÷
( )
2 2
( ) 0
2 1 1 /
n
Dsat G B G
Q L
V V K V K ¢
=
= ÷ + ÷ +
0
2 (2 )
(2 )
A B
th B
e N
V
C
c ¢
¢ = +
A
o
e N
K
C
c
=
V
| |
( )
D G th D
I V V V | = ÷
Conductancia
2
( )
2
Dsat G th
I V V
|
= ÷
2
D
D G th D
V
I V V V |
| |
= ÷ ÷
|
\ .
( )
G
D
D G th
D
V kte
I
g V V
V
|
=
c
= = ÷
c
Conductancia
0
D
g =
D
D
m D
G
V kte
I
g V
V
|
=
c
= =
c
Transconductancia
( )
2
m G th
g V V
|
= ÷
Electrónica I VII –Transistor MOS 32
Transconductancia
Características MOSFET
V
th
=1.5v
Electrónica I VII –Transistor MOS 33
Tipos de MOSFETs
n-chanel
enhancement
I
D
>0
Normalmente OFF
VG>Vthparaabrir canal n
D
G
enhancement VG>Vth para abrir canal n
V
G
+; V
D
>0 I
D
>0
S
n-chanel
depletion
Normalmente ON
canal n existe V
D
=0
V
G
± ; V
D
>0 I
D
>0
p-chanel
Normalmente OFF
VG<Vth b i l
Sustrato
enhancement
VG<Vth para abrir canal p
V
G
- ; V
D
<0 I
D
<0
p-chanel
depletion
Normalmente ON
canal p existe V
D
=0
V
G
± ; V
D
<0 I
D
<0
Electrónica I VII –Transistor MOS 34
G
;
D D
Circuito equivalente
V
G V
S
=0
V
D
C
g
C
gd
C
gs
n
+ g
m
v
g
r
d
r
s
n
+
d
g
d
s
CC
gd
ds d gs m d
v g v g i + =
v
ds
g
ds
v
gs
C
gs
g
m
v
gs
Electrónica I VII –Transistor MOS 35
Polarización MOS
V
CC
R
D
R
1
Circuito de Polarización
i
o
R
D
R
i
i
R
2
R
L
v
i
R
S
v
o
C
Circuito Equivalente de baja señal
R
G
=R
1
||R
2
C
GD
i
L
i
i
R
L
rcu t Equ a nt aja ña
G 1
||
2
G
D
R
D
v
gs
g
m
v
gs
R
G
C
GS
r
ds
R
L
v
0
Electrónica I VII –Transistor MOS 36
S
Amplificadores MOS
i
L
i
i
R
L
Frecuencias Intermedias
R
D
v
gs
g
m
v
gs
R
G
r
ds
R
L
v
0
| | | |
0
0
; || || || ||
V m gs ds D L V m ds D L
v
A v g v r R R A g r R R
v
= = ÷ = ÷
A
V
gs
v
v i
V
0
;
||
L
I L m gs
g ds D
v i
A i g v
i r R
= = ÷ ÷
A
I
( )
1
||
L
I m G
R
A g R
r R R
| |
= ÷ +
|
|
+
\ .
Electrónica I VII –Transistor MOS 37
( )
||
ds D L
r R R
|
+
\ .
Amplificadores MOS
D
G
v
i
g
m
v
gs
r
ds
R'
L
R
G
S
v
02
Si la fuente no desacoplada
R
S
L
v
01
D
G
i
i
i
o
ds gs m
S i gs
r v g
i iR v
iR v v
=
¦
`
¹
÷ =
÷ =
'
g
m
v
gs
r
ds
r
ds
R'
+

i
o
ds L S
S
L
r R R
i
iR v
iR v
+ +
=
¦
)
`
=
÷ =
'
01
02
v
i
R'
L
v
01
R
G
S
v
02
Electrónica I VII –Transistor MOS 38
R
S
01
Ganancias A
V
A
I
S ds m ds L S
L ds m
S gs
L
i
V
R r g r R R
R r g
iR v
iR
v
v
A
+ + +
÷
=
+
÷
= =
'
' '
02
2
A
S m
L m
V L S ds
R g
R g
A R R r
+
÷
= >>
1
'
' ,
2
A
V2
S ds m ds L S
S ds m
S gs
S
i
V
R r g r R R
R r g
iR v
iR
v
v
A
+ + +
=
+
= =
'
01
1
S m
S m
V L S ds
S ds m ds L S S gs i
R g
R g
A R R r
g
+
= >>
1
' ,
1
A
V1
0 G m ds G
i iR g r R i
A
÷ ÷ ÷
= = = =
/ '
, '
I
i i G gs S S L ds m ds S
m G
ds S L I
A
i v R v iR R R r g r R
g R
r R R A
= = = =
+ + + +
÷
>> =
A
I
Electrónica I VII –Transistor MOS 39
,
1
ds S L I
m S
g R +
CMOS
10
12
nMOS (2)
pMOS (1)
Vin=1V
V
DD
pMOS (1)
-
V
GS1
6
8
10
Vi 3V
Vin=2V
Vin=6V
Vin=5V
]

=

I
1

=

-
I
2
V V
I I
+
-
V
DS1
+
0
2
4
Vin=5V
Vin=4V
Vin=3V
Vin=4V
Vin=3V
I

[
m
A
]
Vin=2V
V
out
V
in
+
-I
2
=I
1
+
V
DS2
0 1 2 3 4 5 6 7 8
0
V
out
=V
DS2
=V
DS1
+V
DD
nMOS (2)
-
+
V
GS2
4
5
6
t
-8 -6 -4 -2 0
4
-2
0
V
DS1
V
GS1
=V
in
-V
DD
-2V
-1V
IN OUT
0 1
1 0
0 1 2 3 4 5 6
0
1
2
3
V
o
u
t
-10
-8
-6
-4
I
2

-3V
-4V
Electrónica I VII –Transistor MOS 40
0 1 2 3 4 5 6
Vin
-12 pMOS (2) V
GS1
=-5V
Transistores de nanotubos
• AyerInfineon Technologies anunció que ha logrado desarrollar el transistor de AyerInfineon Technologies anunció que ha logrado desarrollar el transistor de
nanotubo que mide solo 18 nanometros.

• Para lograr este nuevo avance en nanotecnología, los científicos cultivaron en un
proceso controlado nanotubos de carbón con un diámetro cada uno de 0,7 a 1,1
t U l h 100 000 á t t b nanometros. Un pelo humano es 100.000 veces más grueso que estos nanotubos.
Electrónica I VII –Transistor MOS 41
Transistores de nanohilos orgánicos
Electrónica I VII –Transistor MOS 42
SAM-TFTs
NATURE |VOL 431 | 21 OCTOBER 2004 |www.nature.com/nature
Low-voltage organic transistors with an amorphous
molecular gate dielectric
Electrónica I VII –Transistor MOS 43
MOS vs SET (Single Electron Transistor)
Puerta V
G
>V
th
Fuente
Drenador
Drenador
Fuente
Puerta
Condensador
Substrato P
Fuente
Drenador
Canal de inversión
Barreras tunel
Isla
Punto Cuántico
0.6µm 20nm
MOS convencional SET
Electrónica I VII –Transistor MOS 44
SET Molecular
A single-molecular implementation of single-electron transistor A single molecular implementation of single electron transistor
(a) the molecules that provided the SET-like characteristics shown in panel.
[J. Park et al., Nature 417 (2002) 722-725.]:
Electrónica I VII –Transistor MOS 45