You are on page 1of 3

Taller Repaso Electrnica Digital DOCENTE: Vladimir Trujillo-Olaya Sistemas Programables: periodo Feb-Jun 2014 Universidad Autnoma de Occidente

Lunes Febrero 17- 2014 1. Convertir los siguientes nmeros a hexadecimal. a) (23, 45)10 b) (136, 037)8 c) (1011001, 11011001)2 d) (2212)3 2. Si A = (92)10 y B = (37)10 , calcule AB , A+B , AB suponiendo un sistema numrico de complemento a dos (C2) y que trabaja con 8 bits. Verique para cada operacion el resultado mediante aritmtica decimal. Explique resultados extraos. 3. Al depsito de la gura acceden 4 canales cuyos caudales se muestran en la gura. Del depsito salen otros cuatro canales cuyos caudales se muestran tambin. Teniendo en cuenta que en la entrada solo pueden estar hasta dos canales abiertos al mismo tiempo, disear un circuito que gobierne las electrovlvulas de salida para que, dependiendo de las electrovlvulas de entrada que estn abiertas, el caudal de entrada sea igual al de salida.

a) Elaborar la Tabla de Verdad para el circuito combinacional b) Simplicar usando el metodo mas conveniente c) Dibujar el circuito 4. Simplicar las siguientes expresiones y dibuje para cada una el circuito usando solo compuertas NOR: a) F (A, B, C, D) = AB + ABCD + BACD + DABC + ABCD b) F (A, B, C, D) = (A + B + C + D)(A + B + C + D)(A + B + C + D)(A + B + C + D)(B + C )(B + C + D) 5. En un bus de 8 bits (D7 . . . D0 ) se transmiten dos nmeros de 4 bits cada uno, A= (D7 . . . D4 ) y B= (D3 . . . D0 ). Realice un circuito que sea capaz de detectar nmeros que no sean BCD en alguno de los dos nmeros que se transmiten por el bus. La salida del circuito de deteccin se activa con nivel alto. Para ello, emplee:

a) Dos DECO 4:16 con las salidas activas a nivel bajo y una sola compuerta lgica adicional (considere el nmero de entradas que le haga falta a esta compuerta ). Considere que la seal de activacin /EN se activa tambin a nivel bajo. b) Dos MUX 8:1, cada uno con una compuerta lgica adicional. 6. Dado el circuito de la gura, se pide realizar la misma funcin lgica utilizando un multiplexor 8:1 y el mnimo nmero de compuertas lgicas necesarias.

7. Una alarma contra robos esta diseada de tal modo que recibe cuatro lineas de entrada (A, B, C, D). La entrada A es de un interruptor secreto, la entrada B es de un sensor de presion bajo una caja fuerte que se encuentra ubicada dentro de un gabinete cerrado. La entrada C es de un reloj y la entrada D esta conectada a un interruptor en la puerta cerrada del gabinete. Las siguientes acciones producen un valor logico 1 en cada linea de entrada: - A: el interruptor secreto cerrado - B: la caja esta en su posicion normal en el gabinete - C: el reloj marca entre las 1000 y las 1400 horas - D: la puerta del gabinete esta cerrada - El timbre de la alarma suena cuando la caja se mueve y el interruptor secreto esta cerrado; o cuando el gabinete esta abierto con el interruptor secreto abierto; o cuando el gabinete se abre antes o despues de las horas programadas por el reloj. a) Elabore la tabla de verdad b) Implementar la forma cannica SOP usando un DECO 4:16 con salidas activas bajas c) Implementar la forma cannica POS usando un MUX 8:1 8. Disee un circuito que realice la operacion A B en un sistema que trabaja con 4 bits y con una representacion de complemento a uno. Solo use 3 FAs y 5HAs.

Page 2

9. Del circuito de la siguiente gura obtener: a) Ecuaciones de entrada del ip-op y salida de la maquina. b) Ecuacion de transicin. c) Tabla de transicin y salidas
CLK

0 1

d) Tabla de estados e) Diagrama de estados f) Mostrar la respuesta de la FSM a la secuencia de entrada X=01101000

Tabla de estados Estado Estado 10. Dada la tabla de estados adjunta, calcular las ecuaciones de excitacin si se Actual Prximo utilizan Flip-Flops JK para implementar el circuito. Asuma A (0), B(1). A B/0 A/0 B B/0 A/1

11. Disear un circuito secuencial de Mealy que detecte una secuencia completa de tres bits consecutivos en la entrada X en funcin de una seal de control S; si S = 0 la secuencia a detectar es 100, si S = 1 la secuencia a detectar es 101. Cuando se detecta una secuencia vlida debe comenzar la bsqueda nueva sin tener en cuenta la secuencia anterior. La salida es Z=1 cuando se detecta la secuencia. La nomenclatura a seguir es: SX / Z. Realizar unicamente diagrama de estados. 12. Un circuito secuencial tiene una entrada X de datos serie sincronizados con una seal de reloj CLK. La salida Z del circuito debe ser 1 cuando se detecte las secuencias 1100 o 1001 y pueden ser traslapadas. Dibuje el diagrama de estados Moore y la tabla de estados. + KQ Ecuacion Carateristica FF-JK: Q = J Q
Tabla de entrada FF-JK Transicion Entradas de Estado J K Q Q J K 0 0 0 d 0 1 1 d 1 0 d 1 1 1 d 0

Page 3