You are on page 1of 64

TEMA 9.

MEMORIAS SEMICONDUCTORAS

http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS


INTRODUCCIN Memoria: elemento fundamental de todo sistema microordenador Almacenamiento datos instrucciones de programa variables de trabajo o datos de inters para el proceso Unidad de memoria: dispositivo electrnico capaz de almacenar informacin, de modo que el elemento que se sirva de ella pueda acceder a la informacin solicitada en cualquier momento

http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS


INTRODUCCIN: CONCEPTOS BSICOS
8x8 16 x 4 4 bits 64 x 1 1 bit

Punto de memoria Capacidad de la memoria : N Organizacin: N = m x n1 Palabra : m Longitud de la palabra: n1 Seleccin o direccionamiento: m= 2n2 Tiempo de acceso Tasa de lectura y escritura Caudal
8 posiciones

8 bits

16 posiciones

64 posiciones

: :

Punto de memoria
Matriz de almacenamiento de 64 celdas (64 bits), organizada de tres formas diferentes: Matriz 8 X 8 (a), matriz 16 X 4 (b) o Matriz de 64 X 1 (c).
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 4

TEMA 9. MEMORIAS SEMICONDUCTORAS


INTRODUCCIN: CLASIFICACIN DE MEMORIAS

JERARQUA DE MEMORIAS EN UN SISTEMA MICROORDENADOR

VELOCIDAD Registros de operacin Memoria principal (RAM y ROM) Memoria secundaria o auxiliar Mxima Alta Baja

CAPACIDAD Baja Media-Baja Muy Alta

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS


INTRODUCCIN: CLASIFICACIN DE MEMORIAS

DESDE EL PUNTO DE VISTA DE SU FABRICACIN Dependiendo de la realizacin fsica de la celda de memoria: Memorias estticas Acceso por impulsos elctricos: biestables (RAM estticas) Acceso por haces luminosos Memorias dinmicas Informacin en movimiento: memorias CCD Soporte en movimiento: Cintas magnticas y discos
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 6

TEMA 9. MEMORIAS SEMICONDUCTORAS


INTRODUCCIN: CLASIFICACIN DE MEMORIAS

SEGN SEA EL TIPO DE ACCESO A LA MEMORIA

Memorias de acceso aleatorio, directo o selectivo El tiempo de acceso no depende de la localizacin de la celda de memoria. Memorias de acceso secuencial o serie Se llega a la localizacin deseada a travs de una secuencia que depende de la posicin de la misma.

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO: Random-Access-Memory Tiempo de acceso independiente de la posicin
Direccin

n2
1

Control de Lectura/escritura

Memoria de acceso aleatorio (RAM)

Entrada de informacin

n1 n1
Salida de informacin

1 Orden de ciclo 1
D. Pardo, et al. 2006

Inhibicin de Lectura/escritura

Diagrama lgico de memoria RAM

Bus de datos, bus de direcciones y bus de control Ejemplos bus de direcciones.


Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 9

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Ejemplo de operacin de lectura: 1. Cdigo binario del registro de direcciones al bus de direcciones - Decodificacin de ese cdigo 2. Orden de lectura 3. Copia del bit (no destructiva) se carga al registro de datos

Floyd, T. 2000

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

10

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Organizacin de la memoria: 2D o lineal
Posicin 1 Conjunto de clulas Bit

-Un nico decodificador


1
Decodificador

Bit 1

Bit 2

n1

n1
Posicin i Bit 2

- Terminales de salida del decodificador = m

Variables de direccin

n2

Bit 1

Bit

n1

n1
Posicin 2 Bit 1 Bit 2
n 2

Bit

n1

n1
D. Pardo, et al. 2006

Terminales de entrada o salida de informacin

Control de lectura/escritura

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

11

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Organizacin de la memoria: 3D o por coincidencia - 2 Decodificadores
Decodificador
x1 xi

Posicin 1
Bit 1 Bit

Conjunto de clulas
Bit 1 Bit

n1

n1

n2/2

Bit 1

Bit

n1

Bit 1

Bit

n1

n2

/2

Variables de direccin
y1

Decodificador

Posicin 2
Bit 1 Bit

n2/2

n1

Bit 1

Bit

n1

n2

/2

n1
S. Dormido, et al. 2000

D. Pardo, et al. 2006

Terminales de entrada o salida de informacin

Control de lectura/escritura

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

12

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Ejemplo organizacin 3D
Floyd, T. 2000

Diagrama lgico y Configuracin de la matriz de memoria SRAM de 32 K x 8.

NOTA: El bus de datos tiene buffers triestado (permiten que las lneas de datos acten como entrada y como salida)

NOTA: tenemos tres lneas de control activas por bajo: CS (chip select), WE (write enable), OE (output enable)

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

13

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Ejemplo organizacin 3D
215 (32K) lneas de direccin: 8 lneas van al decodificador de filas: 256 filas 7 lneas van al decodificador de columnas: 128.

Floyd, T. 2000

Diagrama de bloques 3D de la memoria SRAM de 32 K x 8. NOTA: los decodificadores van dentro de la pastilla de memoria
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 14

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS 64Kb 8Kx8 Static RAM CY7C185-20PXC

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

15

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS 64Kb 8Kx8 Static RAM CY7C185-20PXC

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

16

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS 64Kb 8Kx8 Static RAM CY7C185-20PXC

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

17

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Memorias activas: atendiendo a la forma de realizar la lectura y la escritura: Escritura y lectura no simultneas

Direccin

n2
1

Control de Lectura/escritura

Memoria de acceso aleatorio (RAM)

Entrada de informacin

n1 n1
Salida de informacin

1 Orden de ciclo 1
D. Pardo, et al. 2006

Inhibicin de Lectura/escritura

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

18

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Memorias activas: Escritura y lectura simultneas: necesita dos buses de direcciones
Direccin de escritura

n2
Control de escritura 1 Direccin de lectura

n1

n2
Control de lectura 1

Memoria de acceso aleatorio (RAM)

Entrada de informacin n1 Salida de informacin

D. Pardo, et al. 2006

La gran complejidad de la realizacin fsica hace que slo existan en circuitos de pequea capacidad: almacenamiento de resultados en ALUs
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 19

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Memorias activas: Escritura y lectura de acceso mltiple
Control de escritura A Direccin A 1
D. Pardo, et al. 2006

Salida A

n2 n2
Direccin B

Memoria de acceso aleatorio (RAM)

n1 Salida B n1 n1 Entrada A Control de lectura B

Control de lectura A

Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los cuales el B slo se puede utilizar para lectura.
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 20

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO: CLASIFICACIN PERSISTENCIA DE LA INFORMACIN El parmetro permanencia o persistencia de la informacin, que se mide de forma cualitativa por la diferencia entre el tiempo de lectura y escritura, permite clasificar las memorias de acceso aleatorio en: Memorias activas (RAM): tiempos R/W del mismo orden de magnitud. Voltiles: la informacin desaparece con la tensin de alimentacin Dependiendo del tipo de celda, se dividen en RAM ESTATICA: SRAM RAM DINAMICA: DRAM Memorias pasivas (ROM): tiempos W mucho mayores No voltiles
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 21

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS DE PUNTOS DE MEMORIA RAM ESTATICA SRAM (Static Random Access Memory) Se compone de celdas formadas por flip-flops (biestables) construidos generalmente con transistores MOSFET.
VDD

T3 T5 Q I T1 Q

T4 T6 I T2

Clula de memoria RAM esttica


Lnea de seleccin

a)
D. Pardo, et al. 2006

Mantiene los datos siempre y cuando est alimentada.

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

22

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS DE PUNTOS DE MEMORIA RAM DINAMICA DRAM (Dinamic Random Access Memory) Se compone de celdas de memoria construidas con condensadores. Las celdas de memoria son de fabricacin ms sencillas en comparacin a las SRAM, lo cual permite construir memorias de gran capacidad.

http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

23

TEMA 9. MEMORIAS SEMICONDUCTORAS

Memoria
SRAM

Ventajas
La velocidad de acceso es alta. Para retener los datos solo necesita estar polarizada. Son mas fciles de disear. Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.

Desventajas
Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia. La velocidad de acceso es bajar. Necesita recargar de la informacin (refrescar) almacenada para retenerla. Diseo complejo.

DRAM

Debido al alto coste de fabricacin de la SRAM y a su alta velocidad, su uso ms comn est en la memoria cach de los ordenadores.

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

24

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Memorias pasivas (no voltiles): Memorias totalmente pasivas (Read Only Memory, ROM)
-La escritura se realiza en el proceso de fabricacin

Memorias pasivas programables (PROM): Solo lectura (Programmable Read Only Memory, PROM)
-nico proceso de programacin : hilos fusibles

Memorias pasivas programables (Erasable Programmable Read Only Memory, UV-EPROM)


- Disposicin circuital especial y escritura con tensiones elevadas

Memorias programables de slo lectura borrables elctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM) Memorias FLASH

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

25

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Memorias programables de slo lectura borrables elctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM)

http://en.wikipedia.org/wiki/File:Eprom.jpg

(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. )

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

26

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA: ROM

Floyd, T. 2000

Floyd, T. 2000

Celda de una ROM

Matriz ROM de 16 x 8 bits


Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 27

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO Una memoria FLASH

http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

28

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

29

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO: expansin de memorias BLOQUES FUNCIONALES Integracin de memorias en bloques de una cierta capacidad Combinacin de bloques para lograr el nmero de posiciones y bits de posicin deseado

CMO COMBINAR LOS BLOQUES?

http://en.wikipedia.org/wiki/File:Pair32mbEDO-DRAMdimms.jpg

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

30

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NMERO DE BITS POR POSICIN
RAM 2 2 x n1
n1
n

n1

RAM 2 2 x n1 Variables de direccin


n

n1

Entrada de informacin
n1

n2
Control de lectura/escritura Inhibicin de lectura/escritura
n1

Salida de informacin

RAM 2 2 x n1
n

n1

D. Pardo, et al. 2006

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

31

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NMERO DE BITS POR POSICIN: Ejemplo

Floyd, T. 2000

Utilizacin de dos memorias SRAM de 1 M X 4, para crear una SRAM de la misma capacidad y doble nmero de bits: 1 M X 8
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 32

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO

AUMENTAR EL NMERO DE POSICIONES

Floyd, T. 2000

Utilizacin de dos memorias RAM de 524k X 4, para crear una RAM de 1 M X 4


Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 33

TEMA 9. MEMORIAS SEMICONDUCTORAS


Bloque 1 RAM 2 2 x n1
n

MEMORIAS DE ACCESO ALEATORIO

Bloque 2 RAM 2 2 x n1
n

Variables de direccin
(bits menos significativos)

Entrada de informacin n1

n2 Control de lectura/escritura Bloque2 Inhibicin de lectura/escritura RAM 2 2 x n1


n

AUMENTAR EL NMERO DE POSICIONES

n1
n' 2

Salida de informacin

Entrada de inhibicin

Decodificador n'2 entre 2


n' 2

D. Pardo, et al. 2006

Variables de direccin
(bits ms significativos)

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

34

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO AUMENTAR EL NMERO DE POSICIONES Y EL NMERO DE BITS: 1K x 8
Variables de direccin
(A0 a A7)

8 R/W

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

4 4 Bus de entradasalida de informacin

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

RAM 1K 256 x 4

Entrada de inhibicin

Decodificador 2 entre 4
D. Pardo, et al. 2006

A8

A9

Variables de direccin

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

35

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO ALEATORIO: expansin de memorias MODULOS SIMM y DIMM Tarjetas de circuito impreso donde se montan las memorias con las conexiones a un terminal de borde Van insertadas en zcalos Mdulos SIMM: Single In-line Memory Module
30 contactos (256kb, 1Mb,.., 16Mb) y n1= 8 bits 72 contactos (1 Mb, 2Mb, ., 32 Mb, 64 Mb) y n2= 32 bits Mdulos DIMM: Dual In-line Memory Module: 64 bits y mayor capacidad Contactos elctricos separados en cada lado del mdulo http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 36

TEMA 9. MEMORIAS SEMICONDUCTORAS

- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

37

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL Tiempo que tarda en leerse o grabarse una posicin depende de su situacin fsica en el interior de la memoria

http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg

http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg

PERO TAMBIN MEMORIAS DE SEMICONDUCTOR!

Entradas de informacin

MEMORIA SERIE

Salidas de informacin
D. Pardo, et al. 2006

rdenes de desplazamiento

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

38

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL: ORGANIZACIN de la informacin Bit a bit: Se colocan en serie las posiciones y los bits de cada posicin nico terminal de entrada y otro de salida Terminal de control: desplazamiento
D. Pardo, et al. 2006

1 Entrada de informacin

MEMORIA SERIE

1 Salida de informacin

rdenes de desplazamiento Posicin 1 Entrada Bit 1 Bit Bit n1 1 Posicin 2 Bit n1 Bit 1 Posicin 2
n 2

Bit n1

Salida

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

39

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL

Posicin a posicin: Se colocan en serie las posiciones y los bits de cada posicin se colocan en paralelo.
n1 MEMORIA SERIE n1 Salidas de informacin

n1 memorias serie de un nico terminal de entrada y otro de salida colocadas en paralelo.

Entradas de informacin

rdenes de desplazamiento
D. Pardo, et al. 2006

Clasificacin segn las ordenes de W/R sobre el desplazamiento: Registros de desplazamiento Memorias FIFO Memorias LIFO
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 40

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL Registros de desplazamiento: una orden R/W desplaza la informacin una posicin en la memoria Estticos:
- Pueden anularse los pulsos de desplazamiento - Constituidos por biestables sncronos y conectados en serie.

Dinmicos:
anularse pues desaparece la informacin recirculacin en el interior del registro - Se necesita contador para leer/escribir en una posicin de memoria - Clulas bsicas sencillas
D. Pardo, et al. 2006

- Los impulsos no pueden

n1

REGISTRO DE DESPLAZAMIENTO DINMICO

n1

Generador de impulsos

Contador

n2

Direccin de memoria

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

41

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL
Pos. Pos. Pos. Pos. 2 1 Salida de 3 informacin

Memorias FIFO (First-In-FirstOut) Ejemplo de operaciones de lectura y escritura

Entrada de 2 informacin

n 2

Memoria vaca I1 I1 1 operacin de escritura I2

I2 2 operacin de escritura

I1

I3

I3

I2

I1

3 operacin de escritura I1 I2

I3
D. Pardo, et al. 2006

1 operacin de lectura

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

42

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL Memorias FIFO (First-In-First-Out)
Floyd, T. 2000

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

43

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL

Diferencias entre registro de desplazamiento y memoria FIFO

Floyd, T. 2000

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

44

TEMA 9. MEMORIAS SEMICONDUCTORAS


MEMORIAS DE ACCESO SECUENCIAL
Entrada Pos. Pos. Pos. 1 2 3 Pos. 22
n

Memorias LIFO (Last-In-First-Out)

Salida Memoria vaca Entrada Salida Entrada I2 I2 I1 2 operacin de escritura Entrada I3 I3 Salida 3 operacin de escritura Entrada I2 Salida I3 1 operacin de lectura I1 I2 I1 I1 I1 1 operacin de escritura

Seccin de la RAM se usa como pila (Stak) en la que no se desplazan los registros sino que se mueve el tope de pila: StackPointer

Salida

D. Pardo, et al. 2006

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

45

TEMA 9. MEMORIAS SEMICONDUCTORAS

EN RESUMEN, EN UN PC TENEMOS

CPU: Registros y cach (SRAM) ROM PRINCIPAL: RAM (DDR2 SDRAM) SECUNDARIA: Disco Duro

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

46

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS DRAM 16 Meg x 4 bit

http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

47

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS DRAM 16 Meg x 4 bit

http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

48

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS

UV EPROM 8 Kb x 8 bit

http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

49

TEMA 9. MEMORIAS SEMICONDUCTORAS


EJEMPLOS PRCTICOS

UV EPROM 8 Kb x 8 bit

http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

50

TEMA 9. Anexo: MEMORIAS SEMICONDUCTORAS

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

51

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA Clulas de memoria activas Clula bsica bipolar: se basa en la interconexin de dos inversores (circuito de Eccles-Jordan). Configuracin 2D
VCC

R
D. Pardo, et al. 2006

Q T1

T2

Q L1 Salida de informacin L2

La lnea de seleccin activa la salida de informacin, de modo que el dgito almacenado puede ser ledo En escritura, se activan las entradas de informacin y con la lnea de seleccin activa se almacena el dgito elegido en el circuito

Lnea de seleccin E1 E2

Control de escritura

Entrada de informacin

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

52

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA Tambin puede realizarse con una configuracin 21/2D
VCC

A otras clulas

A otras clulas

Lnea de datos ED EY EX X Y
D. Pardo, et al. 2006

Lnea de datos T1 T2 ED EY' EX'

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

53

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA Clulas de memoria activas Clulas MOS estticas
VDD

T3 T5 Q I T1 Q

T4 T6 I T2

La lnea de seleccin acta de manera similar al caso de la clula bipolar Un 1 en dicha lnea activa la conduccin en los transistores laterales y extrae la informacin hacia las lneas de datos

a)
Lnea de seleccin
D. Pardo, et al. 2006

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

54

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA Clulas de memoria activas Clulas MOS dinmicas
Lnea de seleccin

Seleccin de lectura Entrada de informacin Clula MOS dinmica (3 transistores) Seleccin de escritura
T

Salida de informacin

D T5 T1 I

D T6 T3

Seal de control
C1 C2
D. Pardo, et al. 2006

D. Pardo, et al. 2006

Requieren menos transistores que las estticas menos superficie y mayor capacidad La informacin se almacena en la capacidad puerta-fuente de los transistores (C1 y C2 capacidades parsitas) Es necesario refrescarlas (regrabado) peridicamente amplificador Ral Rengel Estvez: raulr@usal.es
Mara Jess Martn Martnez : mjmm@usal.es

55

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA
Variables de direccin n V+ V+ V+ V+ Posicin 2 x0 Decodificador V+ V+ V+ V+ Posicin 1

Clulas de memoria pasivas Slo pueden ser ledas Son no voltiles Pueden ser tambin realizadas con transistores MOSFET, eliminando aquellos en los que se quiera almacenar un 1 lgico (espesor de xido mayor) Las EPROM tienen un transistor adicional de puerta aislada, que si est cargado conduce (almacena un cero) y si no est en corte y almacena un 1

x1

x2n-1 V+ V+ V+ V+

Bit1 Terminales de salida Bit4

Posicin 2n R1 T R2
D. Pardo, et al. 2006

R1 T R2

R1 T R2

R1 T R2

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

56

ANEXO: CLULAS DE MEMORIA


VDD

TIPOS DE CLULAS DE MEMORIA Ejemplo EPROM


TC
D. Pardo, et al. 2006

Salida de informacin

TC

TC

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

TL

TP

X0 Decodificador X1 TL X2n/2 -1 Y0 Y1
n/2

TP

TL

TP

TL

TP

Y2n/2 -1

Variables de direccin

n/2

Decodificador

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

57

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA Memorias de acceso serie Registros de desplazamiento estticos
J Entradas en serie T K S Q' Entradas en paralelo asncronas

J T

Q Q'

J T

Q Q' Salidas en serie

K S

K S

Desplazamiento hacia la derecha

Impulsos de desplazamiento

Salidas en paralelo

D. Pardo, et al. 2006

D T

Q Q'

D T

Q Q'

D T

Q Q'

D T

Q Q'

Desplazamiento hacia la izquierda

Impulsos de desplazamiento

Salida en serie

Entrada en serie

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

58

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA: RAM ESTATICA: SRAM

http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg

Clula tpica de almacenamiento de una RAM esttica, que muestra smbolos simplificados de transistor

Floyd, T. 2000

Matriz bsica de la memoria SRAM


Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

59

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: DRAM
Floyd, T. 2000

Floyd, T. 2000

Floyd, T. 2000

Celda de una RAM dinmica MOS

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

60

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: DRAM

Proceso de lectura en una Celda de una RAM dinmica MOS


http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png

Proceso de escritura en una Celda de una RAM dinmica MOS


http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

61

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: DRAM

Floyd, T. 2000

Ral DINAMICA Rengel Estvez: raulr@usal.es Diagrama de bloques de una RAM de 1Mx1

Mara Jess Martn Martnez : mjmm@usal.es

62

ANEXO: CLULAS DE MEMORIA


TIPOS DE CLULAS DE MEMORIA: ROM

Floyd, T. 2000

Floyd, T. 2000

Celda de una ROM

Matriz ROM de 16 x 8 bits


Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 63

Agradecimientos Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada. Universidad de Salamanca. Referencias Pardo Collantes, Daniel; Bailn Vega, Lus A., Fundamentos de Electrnica Digital.Universidad de Salamanca. Ediciones Universidad de Salamanca. 2006. http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000) http://en.wikipedia.org/wiki/File:Eprom.jpg http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. ) http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf Dormido, Sebastin; Canto, M Antonia; Mira, Jos; Delgado, Ana E., Estructura y tecnologa de computadores, Ed. Sanz y Torres (2000) http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es

64