FACULTE DES SCIENCES ET TECHNIQUE TANGER

MULTISIM
Prise en main et réalisation de quelques circuits de base
Réalisé par
Mohamed HOUSNI
Noufou DAKUYO
Encadré par
Pr Mohamed JBILOU
01/05/2011

MULTISIM est un logiciel de conception et de simulation électronique, nous verrons dans ce
document comment s’en servir pour créer des additionneurs, soustracteurs, transcodeurs,
multiplexeurs, et démultiplexeur , etc: circuits de base de l’électronique numérique.

1

SOMMAIRE
Introduction ....................................................................................................................................................................4
Interface .......................................................................................................................................................................4
Prise en main de MULTISIM.................................................................................................................................4
Demi-additionneur .......................................................................................................................................................5
Table de vérité et équations.................................................................................................................................5
Création d’un bloc demi-additionneur ............................................................................................................5
Additionneur complet .................................................................................................................................................6
Création d’un additionneur à partir de deux demi-additionneurs ......................................................6
Manipulation ..............................................................................................................................................................6
Additionneur 4 bits à retenue propagée .............................................................................................................7
Manipulation ..............................................................................................................................................................7
Schéma ..........................................................................................................................................................................7
Demi-soustracteur ........................................................................................................................................................8
Table de vérité et équations.................................................................................................................................8
Création d’un bloc demi-soustracteur .............................................................................................................8
Schéma ..........................................................................................................................................................................8
Soustracteur complet ..................................................................................................................................................9
Création d’un soustracteur à partir de deux demi-soustracteur ..........................................................9
Schéma ..........................................................................................................................................................................9
Soustracteur 4 bits à retenue propagée...............................................................................................................9
Manipulation ........................................................................................................................................................... 10
Additionneur 4 bits à retenue anticipée ........................................................................................................... 10
Calcul de la retenue anticipée .......................................................................................................................... 10
Schéma ....................................................................................................................................................................... 11
Additionneur soustracteur 4 bits à retenue anticipée ................................................................................ 12
Utilisation d’un additionneur comme soustracteur ................................................................................ 12
Schéma ....................................................................................................................................................................... 12
Transcodeurs DCB-DCB exc3 et DCB exc3-DCB ............................................................................................ 12
manipulation ........................................................................................................................................................... 13
Schéma ....................................................................................................................................................................... 13
DEMULTIPLEXEUR A 2 SORTIES ......................................................................................................................... 13
schéma ....................................................................................................................................................................... 14
Transcodeur binaire naturel vers Gray............................................................................................................. 14
Transcodeurs Gray vers binaire naturel........................................................................................................... 14
Convertisseur binaire vers DCB ........................................................................................................................... 15
Démultiplexeur a 4 sorties ..................................................................................................................................... 16
Schéma ....................................................................................................................................................................... 16
Multiplexeur a 2 entrées ......................................................................................................................................... 16

2

...................................................................................... 18 Comparateur 4 bits ........................................................................ decimal............................................... 17 Décodeurs DCB vers Octal........................ 21 COMPTEUR MODULO 8 ...............Schéma .................................................................................................................................. 27 COMPTEUR MODULO 24....................................................................................................................................................................................................................................................... 29 Conclusion ....................................... 28 Registre à décalage ......................................................................... 23 decompteur modulo 8 ...................................................... 17 Codeurs octal............................ 26 COMPTEUR MODULO 60............................................................................................................................................................................................................................................................................................................. hexadecimal vers dcb ..................................................................................... 25 COMPTEUR MODULO 10................................................ 16 Multiplexeur à 4 entrées .................................................................................. 27 HORLOGE NUMERIQUE ............................................................................................................................. 20 Additionneur BCD ..................................... 29 3 ........ 19 Comparateur 4 bits récursif........................................................................................................ 29 ENTREE parallele sortie serie ................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................ décimal et hexadécimal .............................................................................................. 16 Schéma ............................................................................................................................................................................................................................................................................................................... 24 COMPTEUR MODULO 6 ........................................... 17 DCB vers Octal ........................................................................................ 29 Entree série sortie parallèle ........................................................................

démultiplexeur décodeurs et codeurs : circuits de base de l’électronique numérique. INTERFACE PRISE EN MAIN DE MULTISIM Alt+p+n: Alt+p+h : F5 : F6 : F8 : F9: Alt+v+f: Alt+v+g : Ctrl+s: Alt+p+m : Ctrl+s: 4 créer un nouveau bloc ouvrir un bloc simuler pause simulation zoom in zoom out plein écran montrer/cacher la grille enregistrer placer un commentaire enregistrer . et démultiplexeur. multiplexeurs. soustracteurs. nous verrons dans ce document comment s’en servir pour créer des additionneurs.INTRODUCTION MULTISIM est un logiciel de conception et de simulation électronique. transcodeurs.

cliquer sur . on lui attribut un nom (halfadder). insérer une porte XOR et une porte AND . Ok. ainsi qu’aux entrées A et B du bloc. TABLE DE VERITE ET EQUATIONS A 0 0 1 1 B 0 1 0 1 D 0 1 1 0 C 0 0 0 1  = ̅ + . le bloc apparait. IO3=D et IO4=C: Double cliquer dessus.  ⟶ Une porte AND CREATION D’UN BLOC DEMI-ADDITIONNEUR On commence par créer un bloc hiérarchique ( alt+p+n). Raccorder les entrées de la porte XOR à celles de la porte AND. le nombre d’entrées (2) et le nombre de sorties (2).  =  ⊕  ⟶ Une porte XOR  = .DEMI-ADDITIONNEUR Un demi-additionneur est un circuit possédant deux entrées A et B et deux sorties C et D. et C est la retenue. D est le résultat de l’addition. une nouvelle fenêtre apparait. on remplace IO1=A. IO2=B. raccorder la sortie de XOR à D et la sortie de AND à C de la manière suivante : 5 .

ADDITIONNEUR COMPLET Un additionneur complet possède en plus des entrées A et B une entrée Cp représentant la retenue du bloc précédent soit 3 entrées. 6 .$  !"# . en effet : &"'" . Double cliquer dessus.$    ( . le bloc est ainsi créé.$   = ( ⊕ ) ⊕ % ) !"# . vous pouvez désormais l’insérer dans un circuit (alt+p+h).A). et génère deux sortie D le résultat et C la retenue.A. raccorder les C des deux D. on lui attribut un nom (fulladder). Raccorder le D du 1er D. C vaut 1 si au moins deux entrées sont à 1. vous pouvez désormais l’insérer dans un circuit (alt+p+h). cliquer sur .$ = ) &"'" . le nombre d’entrées (3) et le nombre de sorties (2). et une porte OR.A aux entrées de la porte OR. % ⟶ 1 porte OR MANIPULATION Créer un bloc hiérarchique ( alt+p+n). CREATION D’UN ADDITIONNEUR A PARTIR DE DEUX DEMI-ADDITIONNEURS D vaut 1 si une entrée est à 1 les deux autres à 0. le bloc est ainsi créé. On peut réaliser directement un additionneur complet à partir de deux demiadditionneurs (D.  + ( ⊕ ). une nouvelle fenêtre apparait.Enregistrer. de la manière suivante : Enregistrer. insérer deux bloc demi-additionneurs (alt+p+h).A à l’entrée A du 2ème D. ou bien les trois entrée soient à 1.

* . insérer 4 A.& . il possède 8 entrées et 5 sorties dont une représente la retenue C.C. On peut réaliser directement un additionneur 4 bits à partir de 4 additionneurs complets (A.C à l’entrée Cp du 3ème A.  = (* & ! + ) et  = (* & ! + ).C à l’entrée Cp du 4ème A. les 4 restantes représentent le résultat . Raccorder ensuite les entrées A et B de chaque bloc avec les entrées correspondantes Ai et Bi. relier l’entrée Cp du 1er A. relier sa retenue à l’entrée Cp du 2ème A.! . et pour sorties S0 et une retenue intermédiaire C0 qui sera affecté à l’A. en effet. MANIPULATION Créer un nouveau bloc (alt+p+n) . et la retenue du 3ème A. le 4ème A.ADDITIONNEUR 4 BITS A RETENUE PROPAGEE Un additionneur 4 bits permet de calculer la somme de deux nombre binaire de 4 bits.C va donc générer S3 et la retenue finale C. 8 entrées.C. ainsi de suite. 5 sorties.C (alt+p+h). 7 . Ainsi.C aura pour entrées A=A0 et B=B0 et Cp=0.C suivant.C à la masse. le 1er A. = (.+ ). SCHEMA Double cliquer dessus.C. relier la retenue du 2ème A.C).

D est le résultat de l’addition. et C est la retenue.DEMI-SOUSTRACTEUR Un demi-soustracteur est un circuit possédant deux entrées A et B et deux sorties C et D. créer un bloc. 8 . TABLE DE VERITE ET EQUATIONS A 0 0 1 1 B 0 1 0 1 D 0 1 1 0 C 0 1 0 0  =  ⊕  → 1 porte XOR  = ̅.  → 1 porte NOT et 1 porte AND CREATION D’UN BLOC DEMI-SOUSTRACTEUR De même. et double cliquer dessus : SCHEMA Insérer les composants et raccorder les de la manière suivante : Enregistrer.

il possède 8 entrées et 5 sorties dont une représente la retenue C.$ = ) &"'" . On peut réaliser directement un soustracteur 4 bits à partir de 4 soustracteurs complets (S. en effet : &"'" . et pour sorties S0 et une retenue intermédiaire C0 qui sera affecté à l’S.C va donc générer S3 et la retenue finale C. SOUSTRACTEUR 4 BITS A RETENUE PROPAGEE Un soustracteur 4 bits permet de calculer la différence de deux nombre binaire de 4 bits. et génère deux sortie D le résultat et C la retenue. les 4 restantes représentent le résultat .  + (  ⊕ ).C suivant. en effet.& .SOUSTRACTEUR COMPLET Un soustracteur complet possède en plus des entrées A et B une entrée Cp représentant la retenue du bloc précédent soit 3 entrées.0  !"# .S).! .C aura pour entrées A=A0 et B=B0 et Cp=0.$     (  ̅.+ ). % ⟶ 1 porte OR Créer un bloc à 3 entrées 2 sorties.0   = ( ⊕ ) ⊕ % ) !"# . = (. Ainsi. le 1er S. 9 .C). ainsi de suite. le 4ème S.  = (* & ! + ) et  = (* & ! + ). CREATION D’UN SOUSTRACTEUR A PARTIR DE DEUX DEMI-SOUSTRACTEUR C 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 D 0 1 1 0 1 0 0 1 C 0 1 0 0 1 1 0 1 Table de vérité On peut réaliser directement un soustracteur complet à partir de deux demi-soustrateur (D.* . et double cliquer dessus : SCHEMA Enregistrer.

CALCUL DE LA RETENUE ANTICIPEE Le calcul de la retenue anticipée se fait à l’aide de deux quantité Pi (pour retenue propagée). Pi. elles sont données par : Pi=Ai+Bi Gi=AiBi La retenue Ci+1 est donc donnée par : Ci+1= Gi+ PiCi Pour un additionneur 4bits. Gi (pour retenue générée). ce qui peut rendre la machine très lente. ADDITIONNEUR 4 BITS A RETENUE ANTICIPEE L’additionneur et le soustracteur 4 bits à retenue propagée présente un temps de propagation important pour le calcul de la retenue. ajouter 4 soustracteurs complets. et raccorder les de la manière suivante : Enregistrer. et Gi 10 . alors on opte pour une solution à retenue anticipée.MANIPULATION Créer un bloc avec 8 entrées et 5 sorties : Double cliquer dessus. la retenue anticipée est donnée par : C=G3+P3G2+P3P2G1+P3P2P1G0 sachant que C0=0 Commencer par créer qui calcule Si.

ajouter les composants.C A B S G P Double cliquer dessus. à 8 entrées et 5 sorties A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C Intégrer dessus les composants nécessaires au calcul de C. et raccorder les de la manière suivante : SCHEMA A0 A1 C A B S G P C A B S G P A2 A3 B0 S1 B1 S2 B2 S3 B3 Enregistrer. et raccorder les de la manière suivante : C S A G B P Ensuite on crée un nouveau bloc. 11 S0 C A B S G P C A B S G P C .

UTILISATION D’UN ADDITIONNEUR COMME SOUSTRACTEUR Sachant que :  −  =  + (23456é489: à 2 =8 ) =  +  + 1 Soit O l’entrée correspondante au choix de l’opération (O=1 soustraction. l’entrée C du premier bloc est relié avec l’entrée opération. si O=1 soustraction). selon la commande opération : si O=0 addition. utiliser le schéma précédent de l’additionneur 4 bits à retenue anticipée. Créer un bloc à 9 entrées et 5 sorties. et les B sont asservis par l’entrée O de telle façon qu’ils soient inversés si O=1. O=0 addition). cliquer sur EDIT HB/SC et compléter le schéma comme cidessous : SCHEMA O A0 C A B S G P C A B S G P A1 A2 A3 S0 B0 S2 B1 B2 B3 S3 C A B S G P C A B S G P TRANSCODEURS DCB-DCB EXC3 ET DCB EXC3-DCB 12 S1 C .ADDITIONNEUR SOUSTRACTEUR 4 BITS A RETENUE ANTICIPEE Un additionneur soustracteur 4 bits à retenue anticipée permet de faire soit l’addition ou bien la soustraction de deux nombres binaire de 4 bits. O A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C Cliquer dessus deux fois. soit B⊕O.

sinon c’est un transcodeur DCB exc3 → DCB.Un transcodeur DCB → DCB exc3 permet de correspondre à un chiffre décimale compris entre 0 et 9 un équivalent incrémenté de 3. intégrer dedans un bloc additionneur soustracteur. si O=0 il s’agit d’un transcodeur DCB → DCB exc3. et raccorder le comme indiqué ci dessous: SCHEMA O S0 O A0 S1 A1 A2 A3 A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C S2 S3 DEMULTIPLEXEUR A 2 SORTIES 13 . soit le tableau suivant : (DCB)10 (DCB)2 (DCB exc3)10 (DCB exc3)2 0 0000 3 0011 1 0001 4 0100 2 0010 5 0101 3 0011 6 0110 4 0100 7 0111 5 0101 8 1000 6 0110 9 1001 7 0111 10 1010 8 1000 11 1011 9 1001 12 1100 Table de conversion (A3A2A1A0)DCB=( A3A2A1A0+0011)DCB exc3 On peut réaliser ces transcodeurs à partir d’un additionneur soustracteur. et 4 sorties: O A0 A1 A2 A3 S0 S1 S2 S3 Double cliquer dessus. Un transcodeur DCB exc3 → DCB permet de correspondre à un chiffre décimale compris entre 3 et 12 un équivalent décrémenté de 3. MANIPULATION Créer un bloc à 5 entrées don’t une est l’opération O. en effet. le (B3B2B1B0) étant fixé à (0011).

ainsi. A3=S3 14 . pour 2 sorties. et 2 sorties S0.3 = 3 Créer un bloc à 4 entrées et 4 sorties : A0 A1 A2 A3 S0 S1 S2 S3 Y insérer le circuit comme suit : A0 S0 A1 S1 A2 S2 A3 S3 TRANSCODEURS GRAY VERS BINAIRE NATUREL Ce transcodeur fait l’opération inverse.1 = 1 ⊕ 2. . .1 = .2 = 2 ⊕ 3. et compléter le schéma de la manière suivante : SCHEMA D S0 A S1 TRANSCODEUR BINAIRE NATUREL VERS GRAY Soit N=(A3A2A1A0) son équivalent en code Gray S= N=(S3S2S1S0) est donné par : S= 2N⊕N 2 Ainsi : . .0 = 0 ⊕ 1. S1 : D A S0 S1 Avec . on trouve les équations suivantes : A0=S0⊕S1⊕S2⊕S3. l’autre l’adresse A. en utilisant des simplifications par tableaux de Karnaugh. A1= S1⊕S2⊕S3.0 = ̅. le bus adresse comporte un seul bit qui valant 0.  Double cliquer dessus. A2= S2⊕S3. une la donnée D. active la première sortie et valant 1 active la deuxième. du transcodeur précédent. Créer un bloc à 2 entrées.Un démultiplexeur permet de choisir la sortie à activer en fonction de son adresse.  et .

si C=1. 15 . si le C=0 l’afficheur des unités va afficher A. et celui des dizaine va afficher 0.Créer un bloc 4 entrées et 4 sorties : S0 S1 S2 S3 A0 A1 A2 A3 Y insérer le circuit suivant : S0 S1 A0 S2 S3 A1 A2 A3 CONVERTISSEUR BINAIRE VERS DCB Sachant que C est la retenue de l’adition A+6. l’afficheur des unités va afficher (A-10) et celui des dizianes va afficher 1.

B et D avec A et B pour les lignes d’adressage et D la donnée.DEMULTIPLEXEUR A 4 SORTIES Créer un bloc à 3 entrées (a partir du précédent à 2 entrées). n lignes d’adressage et une seule sortie. Créer un bloc à 6 entrées et une sortie. On a : A B X0 X1 X2 X3 16 S .On a : SCHEMA D S0 A B D A D A S0 S1 S0 S1 S1 S2 D A S0 S1 S3 Enregistrer. et une sortie S : A D1 D2 S Double cliquer et on y insère le circuit suivant : SCHEMA A D1 S D2 MULTIPLEXEUR A 4 ENTREES Le multiplexeur à 4 entrées est obtenu en utilisant trois du multiplexeur à 3 entrées cidessus. MULTIPLEXEUR A 2 ENTREES Le multiplexeur possède 2n entrées.On va donc créer un bloc a 3 entrées D1 et D2(pour les données) et A pour la l’adresse. D A B S0 S1 S2 S3 Double cliquer pour inserer 3 exemplaires de demultiplexeur a 2 sorties.A.

DECIMAL ET HEXADECIMAL Un décodeur. DCB VERS OCTAL D 0 0 0 0 0 0 0 0 C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A L0 L1 L2 L3 L4 L5 L6 L7 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 Table de vérité ഥ ഥ ഥ ഥ ഥ . etc L0= Réaliser un bloc à 4 entrées et 8 sorties. comme suit : A B C Et on y insère le schéma suivant : 17 L0 L1 L2 L3 L4 L5 L6 L7 . est un circuit qui permet d’activer une seule sortie en fonction de l’entrée. L1=A ഥ ഥ .On y insère le circuit suivant : SCHEMA A A D1 D2 B S S X0 A D1 D2 X1 A D1 D2 X2 S S X3 DECODEURS DCB VERS OCTAL.

CODEURS OCTAL.L0 A L1 L2 B L3 C L4 L5 L6 L7 De la même façon. DECIMAL. créer les décodeurs DCB-décimal. HEXADECIMAL VERS DCB Le codeur fait l’opération inverse du décodeur. L0 L1 L2 L3 L4 L5 L6 L7 D 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 C 0 0 0 0 1 1 1 1 Table de vérité A=L1+L3+L5+L7. B=L2+L3+L6+L7 etc Créer un bloc à 8 entrées et 4 sorties : L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 Et on y insère le schéma suivant : 18 A B C D B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 . et 16 pour le deuxième. DCB-hexadécimal. avec 10 sorties pour le premier.

COMPARATEUR 4 BITS Soient A=(A3A2A1A0) et B=(B3B2B1B0) deux nombres binaires à 4 bits. തതതതതതതതതതതത A2 ⊕ B2. A2 ⊕ B2. തതതതതതതതതതതത A2 ⊕ B2. തതതതതതതതതതതത A2 ⊕ B2. തതതതതതതതതതതത A1 ⊕ B1. créer les autres codeurs. on montre que :    Veg =  A3 ⊕ B3. A2 A3 ⊕ B3. A1 ⊕ B1. തതതത B2A2 + തതതതതതതതതതതത A3 ⊕ B3. A1 A3 ⊕ B3. A0 Vinf=3 തതതതA3+തതതതതതതതതതതതത തതതതA1 Vsup=3 A3 ⊕ B3. A0 ⊕ B0 തതതതB2 + തതതതതതതതതതതത തതതതB1 + തതതതതതതതതതതത തതതതB0 തതതതB3+തതതതതതതതതതതത A3 ⊕ B3. Vinf=A<B. തതതതതതതതതതതത A1 ⊕ B1. et soient les fonctions suivantes : Veg=A=B. B0 Créer un bloc à 8 entrées et 3 sorties: A0 A1 A2 A3 B0 B1 B2 B3 Vinf Vsup Veg Y insérer le circuit suivant (voir la page suivante) : 19 . et Vsup=A>B. തതതതതതതതതതതത A2 ⊕ B2.L0 A L1 B L2 C L3 D L4 L5 L6 L7 De la même façon. B1 തതതതA0 + തതതതതതതതതതതത A3 ⊕ B3.

Peg). ̅. (E8F. C ത . Vsup=(a. D). EG9H Créer un bloc à 5 entrées et 3 sorties: 20 .(ELM5 C. Dത )) Vinf=((C ത .b തതതതതതത). D. E8F). Veg=((E8F.A0 A1 A2 A3 B0 Veg B1 B2 Vinf B3 Vsup COMPARATEUR 4 BITS RECURSIF Comparer Ai 0 0 1 1 0 0 1 1 0 0 1 1 Bi 0 1 0 1 0 1 0 1 0 1 0 1 Pinf 0 0 0 0 1 1 1 1 0 0 0 0 Psup Peg Vinf 0 1 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 1 0 0 Table de vérité Vsup 0 0 1 0 0 0 0 0 1 1 1 1 Veg 1 0 0 1 0 0 0 0 0 0 0 0 On a les équations suivantes : തതതതതതതതതതതതതതതതതതതതതത തതതതതതതതതതതതതതതതതതതതതതത തതതതതതതതതതതതതതതതതതതതതതതതതതതതതത തതതതതത).

la sortie et la retenue d’un additionneur 4 bits en binaire naturel. avec une retebue d’entrée on peut aller de 0 à 19.a b Pinf Psup Peg Vinf Vsup Veg On y intègre le circuit suivant : a b Pinf Veg Psup Peg Vinf Vsup ADDITIONNEUR BCD Pour deux chiffres DCB A et B la somme A+B va de 0 à 18. On note Z et rs. S et rb la sortie et la retenue de l’additionneur BCD. A+B 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 21 Z rs S rb 0 0 0 0 1 0 1 0 2 0 2 0 3 0 3 0 4 0 4 0 5 0 5 0 6 0 6 0 7 0 7 0 8 0 8 0 9 0 9 0 10 0 0 1 11 0 1 1 12 0 2 1 13 0 3 1 14 0 4 1 15 0 5 1 0 1 6 1 1 1 7 1 2 1 8 1 3 1 9 1 .

NAND(Z3.Z2).On montre que : rb=NAND3(NL O . 22 . A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 On y insère deux des additionneurs ci-dessus comme suit.NAND(Z3.Z1)) Créer un bloc à 8 entrées et 5 sortie comme suit : X0 X1 X2 X3 Y0 Y1 Y2 Y3 Z0 Z1 Z2 Z3 rs On y intègre le circuit suivant : A B Cp D C A B Cp D C A0 A1 A2 S1 A3 S2 B0 B1 S0 S3 A B Cp D C A B Cp D C C B2 B3 Pour la réalisation de l’additionneur BCD on créé un nouveau bloc de 8 entrées et 4 sorties .

S0 S1 A0 A1 A2 A3 B0 B1 B2 B3 A0 A1 A2 A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C S0 S1 S2 S3 C S2 S3 A3 B0 B1 B2 B3 IO13 COMPTEUR MODULO 8 On réalise le compteur modulo 8 à partir de 3 bascules J-K qu’on relie de la manière suivante : G T A B C D SET J SET Q J ~Q K CLK K J ~Q K CLK RESET Ce qui donne les chronogrammes suivants : 23 SET Q RESET Q CLK ~Q RESET .

Voir la figure ci-dessous : G T A B C D SET J SET Q CLK K SET Q CLK ~Q RESET Ce qui donne les chronogrammes suivants : 24 J K Q CLK ~Q RESET J K ~Q RESET .DECOMPTEUR MODULO 8 On réalise le décompteur modulo 8 de la même façon en prenant cette fois les sorties complémentaires des bascules.

COMPTEUR MODULO 6 Les bascules dont la sortie est égale à 1 doivent être RESETer à la valeur correspondant à 6 soit 110. Ce compteur est réalisé à partir 3 bascules J-K qui sont branchés comme suit : G T A B C D SET J SET Q CLK K SET Q CLK ~Q RESET Ce qui donne les chronogrammes suivants : 25 J K Q CLK ~Q RESET J K ~Q RESET .

COMPTEUR MODULO 10 De la même façon à la valeur 10=1010 les bascules sont RESETées. Voir le schéma suivant : G T A B C D SET J SET Q CLK K SET Q CLK ~Q RESET J K SET Q CLK ~Q RESET Ce qui donne les chronogrammes suivants : 26 J K Q CLK ~Q RESET J K ~Q RESET .

qu’on raccorde de la façon suivante : SET SET SET J Q SET J CLK Q J CLK K ~Q K RESET ~Q J Q ~Q K RESET SET Q J ~Q K CLK CLK K RESET J SET Q CLK K RESET ~Q SET Q J ~Q K CLK SET Q J ~Q K CLK RESET SET Q J ~Q K CLK RESET Q CLK RESET ~Q RESET RESET COMPTEUR MODULO 24 On utilise un compteur modulo 4 et un compteur modulo 3. qu’on raccorde de la façon suivante : SET SET J SET Q CLK K 27 SET Q CLK ~Q RESET J K K J Q CLK ~Q RESET J SET Q CLK ~Q RESET J K K ~Q RESET SET Q CLK SET Q CLK ~Q RESET J K SET Q CLK ~Q RESET J K Q CLK ~Q RESET J K ~Q RESET .COMPTEUR MODULO 60 On utilise un compteur modulo 10 et un compteur modulo 6.

qu’on relie comme suit : SET SET SET J Q SET J CLK Q CLK K ~Q J CLK K ~Q RESET Q Q ~Q Q ~Q SET Q CLK Q CLK K ~Q Q J CLK K RESET ~Q Q ~Q Q ~Q Q CLK K CLK ~Q RESET K J ~Q K Q J Q CLK ~Q K RESET ~Q RESET K SET Q CLK CLK ~Q RESET J K J SET Q CLK ~Q RESET ~Q RESET 01 :02 :44 28 Q K RESET J SET Q CLK ~Q RESET SET J CLK K RESET ~Q SET Q RESET SET J SET J ~Q RESET SET Q Q K RESET CLK K K RESET SET J ~Q RESET CLK CLK K RESET J CLK K SET J SET J Q RESET SET J ~Q RESET ~Q SET J CLK K SET SET J Q CLK K K RESET SET J CLK CLK K RESET SET J SET J K SET Q CLK ~Q RESET J K Q CLK ~Q RESET J K ~Q RESET .HORLOGE NUMERIQUE On réalise l’horloge numérique à partir de deux compteurs modulo 60 et un compteur modulo 24.

REGISTRE A DECALAGE ENTREE SERIE SORTIE PARALLELE SET SET D Q CLK SET D ~Q Q CLK RESET SET D ~Q Q CLK RESET D ~Q Q CLK RESET ~Q RESET ENTREE PARALLELE SORTIE SERIE SET SET D Q CLK ~Q RESET SET D Q CLK ~Q RESET SET D Q CLK ~Q RESET D Q CLK ~Q RESET CONCLUSION Partis d’un logiciel (MULTISIM) qui nous était totalement inconnu ces différents Travaux pratiques avec ce logiciel nous ont permis de concevoir des circuits de base de l’éléctronique numérique. A partir de ces circuits de base nous avons pu concevoir des circuits complexes et qui peuvent ètre utilisé pour concevoir d’autres circuits bien plus complexes. 29 .