You are on page 1of 7

30

Circuito de Manejo de Compuerta de Bajo Costo para MOSFET e IGBT
G. Ceglia, V. Guzmán, M. I. Giménez, J. Walter
especialmente en situaciones de sobrecorriente. Adicionalmente, es imprescindible que estos circuitos estén incluidos en un circuito impreso que contenga también todas las fuentes de alimentación y los componentes de interfaz necesarios, para minimizar las inductancias y capacidades parásitas y facilitar el armado del sistema de potencia. Para cumplir los objetivos arriba descritos, se han propuesto una serie de soluciones [2, 3], algunas de las cuales se ofrecen ya como productos comerciales completamente integrados, tales como los de las compañías Concept [4] y Powerex [5]. El problema de estas soluciones es su alto costo, lo que hace su uso económicamente poco eficiente en circuitos de potencias bajas y medias. Otros fabricantes, como I.R. y H.P., ofrecen circuitos integrados que contienen algunas de las funciones básicas de un circuito de manejo de compuerta; estos integrados son económicos pero no pueden ser conectados directamente a los dispositivos de potencia. Es necesario construir fuentes de tensión de alimentación independientes con aislamiento de tierra y proporcionar las funciones faltantes de protección o de interfaz aislada con el controlador. En cuanto a las soluciones discretas propuestas, el problema es su complejidad cuando se implementan todas las funciones en una sola tarjeta. Un elemento difícil de incluir es el transformador requerido por el conjunto de fuentes aisladas que se necesitan en el circuito de manejo de compuerta genérico. El transformador presentado en [2] se construye en el mismo circuito impreso. Esto reduce el número de componentes discretos a insertar en la tarjeta, pero es una solución que difícilmente se puede generalizar, dada la complejidad del diseño del transformador y su pobre coeficiente de acople magnético. En [3] se propone un circuito de manejo de compuerta que asegura la conmutación del dispositivo de potencia bajo una secuencia de pulsos bien sincronizados, colocado en la compuerta del dispositivo. El inconveniente principal de esta aproximación es que el algoritmo de control debe estar en concordancia con estos pulsos, lo que lo hace inútil como solución de uso general. En este trabajo se presenta un diseño basado en el uso de circuitos integrados de mediano nivel de complejidad, complementados con otros circuitos de propósitos generales para sintetizar las demás funciones. El circuito de manejo de compuerta genérico para IGBT así diseñado tiene las siguientes características:

Resumen-- Este trabajo presenta el diseño y construcción de un circuito de manejo de compuerta de bajo costo y de propósitos generales para dispositivos electrónicos de potencia de compuerta aislada, tales como MOSFET e IGBT. Se ilustra en detalle la construcción de dicho circuito de manejo de compuerta y se presentan los resultados y formas de onda de las pruebas realizadas con un circuito troceador con IGBT controlado mediante el circuito de manejo de compuerta prototipo.

Palabras clave: Circuito de disparo, circuito actuador, IGBT, MOSFET.
Abstract--This work presents the design and implementation of a general purpose low cost drive circuit for insulated gate electronic power devices such as MOSFET and IGBT. The proposed drive circuit implementation is explained in detail and the results and waveforms obtained when the drive circuit is used in a chopper circuit with IGBT are presented.

Keywords: Drive circuit, IGBT, MOSFET. I. INTRODUCCIÓN En todo sistema electrónico de control de potencia se requieren circuitos especializados para controlar la actuación de los dispositivos conmutadores de potencia [1]. Estos circuitos de manejo de compuerta (drivers), deben cumplir las siguientes funciones básicas: 1- Proporcionar aislamiento entre los circuitos de control y los altos niveles de tensión y corriente manejados por los dispositivos electrónicos de control de potencia. 2- Generar las formas de onda de voltaje y corriente necesarias para que los dispositivos de potencia operen hasta en las condiciones máximas de voltaje y corriente definidas por el fabricante. 3- Proporcionar protección local contra fallas,
Manuscrito enviado el 15 de febrero, 2005. Este trabajo ha sido realizado en el Grupo de Sistemas Industriales y Electrónica de Potencia, con el apoyo del Decanato de Investigación y Desarrollo, Universidad Simón Bolívar. Gerardo Ceglia es profesor del Dpto. Electrónica, Universidad Simón Bolívar, Caracas 1080-A, Venezuela (phone: 58-212-9063682, fax: 58-2129063631, e-mail: gceglia@usb.ve). Víctor Guzmán es profesor titular del Depto. Electrónica, Universidad Simón Bolívar, Caracas 1080-A, Venezuela (phone: 58-212-9063676, fax: 58212-9063631, e-mail: vguzman@usb.ve.). María I. Giménez es profesora titular del Depto. Electrónica, Universidad Simón Bolívar, Caracas 1080-A, Venezuela (e-mail: mgimenez@usb.ve). Julio Walter es profesor del Depto. Electrónica, Universidad Simón Bolívar, Caracas 1080-A, Venezuela (e-mail: jwalter@usb.ve).

Circuito básico de prueba de carga de compuerta. En el circuito base de prueba se considera nula la inductancia parásita del cableado. El IGBT es un dispositivo de potencia que puede ser modelado por dos componentes discretos fundamentales: un MOSFET de canal N en la entrada y un transistor PNP en la salida [6]. Dado que la tensión de compuerta está indisolublemente relacionada con la corriente de colector por las características de transferencia intrínsecas del IGBT (región activa).Facilidad de prueba para verificación de funcionamiento. +VDD tensión en esta capacidad es insignificante comparado con el cambio de tensión entre los terminales de la capacidad CGE (Fig. El período t2 – t3 representa es el tiempo necesario para acumular la carga QCG en la “capacidad de Miller” CCG. El período t0 – t1 es el tiempo necesario para acumular la carga QGE en la capacidad CGE En t2. forzada por el circuito. ya que la tensión de compuerta permanece constante. CCG G CGE VIN E Fig. CCG.Protección contra corto circuito en la carga del dispositivo controlado con conmutación suave. En la Fig. y tanto la tensión de compuerta como la corriente de colector son cero. En t3 el efecto “Miller” termina. el IGBT soporta toda la tensión VDD entre sus terminales de colector y emisor. 1 muestra el circuito de prueba básico de carga de compuerta y la Fig. 3. En t0 se inicia el proceso de encendido. comienza a cargarse. para el tiempo anterior a to. la tensión de compuerta es ahora constante.Capacidad de aislamiento para alto dv/dt. 1. VG(th). 6. y el diodo de libre conducción conmuta al estado de apagado. permanece constante y el voltaje de colector empieza a decrecer. Esto se debe a la reducción de la tensión de colector causada por un aumento en la capacidad CCG. 1). el cambio de A partir de t2. por lo que concluye el proceso de conmutación. Curvas básicas de carga de compuerta.Fácilmente adaptable a operar en un sistema con microprocesadores. La corriente de colector no fluye hasta que la tensión de compuerta-emisor no alcance el voltaje de umbral. 2. VDD. 2. la corriente de colector alcanza el valor de IC. 2. 4. 7.Bajo costo. 5. En t4 la tensión de compuerta alcanza su valor final. CONSIDERACIONES SOBRE EL PROCESO DE CARGA DE LA COMPUERTA DEL IGBT. Durante esta fase. y la tensión de colector cae a un valor igual a la tensión de saturación del IGBT (en un MOSFET esta tensión esta determinada por ID x RDS(ON)). ya que la tensión de entrada permanece constante a pesar de que el circuito de control de compuerta entrega corriente a la compuerta. y el potencial entre los terminales de la capacidad compuerta–colector CGC. forzada por el circuito de carga. VGE Tensión VGE VG (th) t0 t1 t2 t3 t4 t VDD Voltaje Colector Corriente Colector IC IC c RG D t Fig. por lo que en t0+ la capacidad compuerta-emisor. la capacidad de entrada se considera infinita. . CGE. La Fig. contribuyendo ahora exclusivamente a descargar dicha capacidad (efecto “Miller”). 7]. En este intervalo la tensión entre los terminales de salida del IGBT es igual a la tensión máxima del circuito. La carga total acumulada hasta el instante t3 es la carga requerida para conmutar la tensión VDD y la corriente IC. La excursión del voltaje de colector durante el período t2 – t3 es relativamente larga y el total de carga entregada a la “capacidad Miller” es alta. La corriente de colector. ya que la corriente de colector es constante. no hay consumo de carga por parte de la capacidad CGE. I. y la tensión compuerta-emisor (la cual está impuesta por la capacidad CGE) comienza a crecer. La corriente entrante a la compuerta se desvía a la “capacidad de Miller”. 2 muestra las curvas de carga simplificadas correspondientes con corriente constante [3.Utilidad para propósitos generales (componentes discretos o integrados en módulos de 2 dispositivos).31 1.Fácil operación y modificación. es constante.

B. tal como se presentó en II.Carga. Descripción general. La forma más eficiente de lograr esto es mediante un conversor dc/dc con transformador.Activación de las resistencias de encendido y apagado. 2 se pueden sacar las siguientes conclusiones: La pendiente de la corriente de colector está relacionada con la carga presente en la compuerta del transistor en la primera pendiente del voltaje de compuerta mediante la siguiente ecuación: flotantes. De esta manera se llega a un compromiso entre dos metas importantes: reducir el consumo de potencia.Puente H y diodos de limitación de tensión (BR1).Protección contra sobretensión en compuerta.32 Del análisis de las formas de onda de la Fig. señalado en la Fig. 3) aislada óptimamente. compuesto por: 1. La corriente de compuerta puede ser controlada por la resistencia de compuerta. (4) (5) (6) +Vbar . lo cual requiere un valor de RG bajo y mantener un nivel tolerable de generación de interferencia electromagnética (EMI). Filosofía de diseño. de manejo comercial OUT . Q2 . sin sacrificar precisión en la señal de control de la compuerta. . Para reducir al mínimo el número de componentes. 5. proporcionando el perfil voltaje/tiempo deseado. (1) +V . Para reducir la complejidad de un circuito de manejo de compuerta para IGBTs / MOSFETs. . -Sintetizar una señal óptima de manejo de compuerta. Vin. -Supervisa. las dos señales de manejo de compuerta a generar deben ser Astable . 9. OUT RB RG(on) . convenientemente modificadas con circuitos externos.Rectificador BR2. 7 y 8 se encargan de generar los pulsos de control de compuerta en forma segura. RG(off) . VDC dI C g m I G ≅ dt C ISS (1) donde gm es la transconductancia. mediante un diodo auxiliar externo. La etapa 6. 3 muestra el diagrama en bloques del circuito de control de compuerta propuesto. .Circuito de control de disparo y protección. 3. Diagrama en bloques del circuito de manejo de compuerta propuesto. (2) A Q1 (3) . 3. -Ocupar el menor tamaño y tener el menor costo posibles. se decidió emplear componentes integrados en el diseño del conversor dc/dc. Conformación de los pulsos de disparo: Las etapas 6. Cuando se detecta esta condición. C. cumple las siguientes funciones: -Proporciona aislamiento galvánico entre las etapas de control que generan la señal de demanda de encendido.Dispositivo controlado (externo al circuito) 10.Transformador de aislamiento. es conveniente utilizar al máximo las funciones proporcionadas por circuitos integrados existentes en el mercado. -Genera la señal de información sobre fallas (“Fault” en la Fig. Dado que el circuito debe ser capaz de manejar dos dispositivos de potencia conectados en configuración puente.) HP316J [8]. como protección de sobrecorriente. Durante la pendiente de la conmutación de encendido. . 4.Reloj maestro (Astable). Objetivos a cumplir. el circuito debe generar dos sistemas de fuentes aisladas entre sí. -V A (7) (8) (9) (10) Fig. RG. La Fig. constituida por el circuito integrado (C. . lo que requiere una RG alta. -Proporcionar protección de sobrecorriente. BR2 . 2 4 . 6. se bloquea la generación de pulsos de disparo. III. -Conforma los pulsos de disparo. CIRCUITO PROPUESTO A. . -Informar al control central de condiciones de sobrecorriente. . 3 como “circuito de manejo comercial”. 7. -Generar las fuentes flotantes necesarias para manejar dos dispositivos de potencia conectados en configuración inversora. la tensión de colector esta relacionada con la carga que entra a la compuerta del transistor (mientras ocurre el efecto Miller) según: dVCE I = G ( primera _ pendiente) dt CCG (1) dVCE I = G ( segunda _ pendiente) dt CCG ( 2 ) (2a) (2b) +Va -Va Vin Fault Circuito BR1 .I. lo que ocasiona el apagado de emergencia del dispositivo de potencia manejado. . y el resto del circuito de disparo. la tensión de colector del dispositivo de potencia para detectar condiciones de salida de saturación. 2. VCC Puente H 1 3 .Filtro. . CISS es la capacidad de entrada definida como: C ISS = CGE + CCG y IG es la corriente de carga de la capacidad de entrada CGE . -Proporcionar aislamiento galvánico entre el circuito de control central y la etapa de potencia. D. . 8.

4V VCC=5V 1 1 3 2 2 4 + 4 Astable 1 2 BR1 . F. con un primario. 3) forman la etapa de alimentación. generando una señal de tres niveles de voltaje. El bloque 8 evita que el circuito de manejo aplique tensiones que puedan dañar a la compuerta del dispositivo manejado en caso de falla interna. se requiere que la corriente de diseño en el bobinado del secundario del transformador sea mayor o igual a 2. y secundarios para alimentar a las etapas de rectificación (bloque BR2) y filtrado (bloques 5 y 6 de la Fig. 4. La Fig. Con una tensión nominal de alimentación de 30v (tensión total +Va y –Va). La frecuencia de operación se fija en 200 kHz.5 A. Diseño del transformador de aislamiento.4V 2 -31. tanto en el encendido como en el apagado. 6. con un ciclo de trabajo de 50%. la corriente consumida por el HP316J para su funcionamiento es 30mA. cuya corriente máxima es 2. para que las fuentes no limiten la capacidad del circuito. E.5A 15V VGE IG T=1/200Khz Fig.44 A 3 π (3a) (3b) La potencia máxima consumida (PEntrada) por el HP316J es: PEntrada = PSalida + Pint erna (5) Según las especificaciones. Y la potencia de salida (PSalida) es: PSalida = 1 2π 2π ∫V 0 Sal I Sal = 21. 6. Generación de las fuentes aisladas: Los bloques 1 a 5 (Fig. 3) que proporcionan las salidas de ± 15 V.4 V para obtener los ±15 v nominales (descontando las caídas en los diodos rectificadores).5A 15V 15V 3 T 1 BR2 VGE IG Fig. y cada pulso de corriente de compuerta se aproxima con una línea de pendiente constante. la potencia de entrada (PEntrada) consumida por el HP316J es: . -Un puente H integrado (bloque 2) de la compañía Unitrode (3706) actúa como etapa de conmutación del conversor dc/dc.5 2 ( ωt ) 2 dωt ∫ 2π 0 π 6.5 A. -Un transformador de aislamiento (bloque 4). Esquema de las etapas de potencia de la fuente flotante. 2. Forma de onda aproximada de la corriente de compuerta de un dispositivo conmutador de potencia de compuerta aislada (peor caso). implementado con un LM555. proporciona la señal de control a la etapa de conmutación (puente H). =-15V -V A Fig. =+15V +V A C 1 C 2 . El transformador de aislamiento se construye con un núcleo toroidal de ferrita.6W (4) I RMS = I RMS = 2 .4V 1 Q 1 Q 3 +31. 2. El bloque BR1 (bloque rectificador) fija las tensiones de la señal de salida V1 a las tensiones de VDC de alimentación del 3706. La Fig. el peor caso se produce cuando los pulsos de activación se aplican en forma continua.4V 2 Q 2 V1 Q 4 1 31. La carga en cada fuente aislada es un circuito HP316J. Para calcular la potencia entregada por el circuito de manejo. formado por los siguientes componentes principales: -Un oscilador astable (bloque 1). 5 muestra la forma de onda genérica de la corriente de compuerta de un IGBT o MOSFET cuando se le aplica un tren de pulsos de encendido.33 El bloque 7 ajusta la impedancia vista por el circuito de compuerta a los valores requeridos para lograr la conmutación óptima. la tensión de salida en el secundario cargado debe ser de 31. manejado por el puente H. tal como se muestra en la Fig. 4 muestra el circuito de generación y conmutación de la fuente de alimentación aislada de doble polaridad.4V VDC=31. 5.25 = 1. El valor aproximado de la corriente IRMS de compuerta es: PWM VDC=31.4V -31. Forma de onda aproximada de la corriente de compuerta de un dispositivo conmutador de potencia de compuerta aislada.

V2 (donde hay solo dos niveles de tensión como muestra la Fig.7V ) = 2W (7) La potencia total aproximada de salida del secundario del transformador (PSal_Tranformador) es: Recalculando el número de vueltas para una tensión de 32.55 ⋅ I pico = 0.4 ⋅ 2. y una carga formada por 20 mH / 2 Ω. Bmax= 0.2 ⋅ 14. f=100 kHz. VCC=31. V1.094x10-3cm2 = πr2.4 V.8834 −6 (13a) (13b) PRe cf = 1.41 T y un área efectiva Ae=14.8834 (14) La Fig.8834 mm2 es posible obtener el número de vueltas del secundario: Fig.). 7.75 ARMS V1 π ≅ 0 . Tomando en consideración el valor de la potencia en (8).6W = V2 ∫ i2 dωt = V2 I 2 Pr om ⇒ 2π 0 2π (9a) (9b) (10a) I 2 Pr om ⇒ I pico 23. 8) es posible calcular la tensión del secundario del transformador: V2 = 2 ⋅ d φ max dλ2 dφ dφ = N2⋅ =〉 = = T dt dt dt 2 N 2 ⋅ 2 ⋅ φ max N 2 ⋅ 2 ⋅ B max = = 2 .. RESULTADOS EXPERIMENTALES Para las pruebas iniciales del circuito de manejo de compuerta se empleó una configuración de troceador simple formado por un IGBT modelo IRGPH40F de 17Amp / 900V.6 A / 155 Vueltas / cm2 . el transformador cumple con las condiciones de diseño. 5 ⋅ (10 − 6 s ) 2 . . 5 (10 − 6 s ) (12) Utilizando un Toroide de la marca Steward 35T0500-106 con un Bmax de 0.6W + 2W ≅ 23.2 T. 1 23. 6W + ( 30 V ⋅ 30 mA ) ≅ 22 .4 ⋅ 5 ⋅ 10 −6 ⋅ 10 +6 N2 = = 26vueltas 2 ⋅ 0.5 ⋅10 s =〉 2 ⋅ BmaxAe 31.5 Apico (10b) En base a esto se selecciona un alambre AWG 21 (según manual) = 1.34 PEntrada = 21 . 9 muestra la forma de onda del secundario del transformador de la fuente dc/dc del circuito de manejo de compuerta construido. Forma aproximada Peor caso Fig. La Fig. se tiene: PSal _ Transformador = 21. 7 presenta la forma de onda aproximada en el secundario del transformador.44 A ⋅ 2(0.5 ⋅ 10 −6 ⋅ 10 +6 = 7vueltas 2 ⋅ 0. 8 mm (11) Suponiendo el peor de los casos y dibujando una forma aproximada de la forma de onda del secundario. Forma de onda de la tensión en el secundario del transformador del conversor dc/dc. Por consiguiente el diámetro del conductor es: d = 2r = 2 A conduct I RMS = 0.6W (8) 31.4V El primario y secundario se enrollan en forma simultánea (26 vueltas con relación 1:1) para mejor acople. Forma de onda aproximada de la corriente en el secundario del transformador de aislamiento. Como puede observarse. 8.6W = 0. (escalas: vertical. 5W Las pérdidas aproximadas en el rectificador (PRecf) son: (6) N2 = N2 = V2 ⋅ 2. 10 V/div.75 A 31.41 ⋅ 14. Area del conductor = 5. horizontal. Fig. 2 µs/div. el cálculo de la corriente pico y RMS es el siguiente: IV. V2= 32. 9.4V ≅ 2 ⋅ I prom = 1.4V. Forma de onda aproximada del flujo en el secundario del transformador.

Se observa claramente que el circuito de manejo define con precisión tanto los niveles de la tensión de encendido. y que las transiciones son limpias y de alta velocidad. VCE: 50 V/div. lo que demuestra que el circuito de manejo de compuerta diseñado efectivamente logra que el dispositivo de potencia que controla opere en las condiciones óptimas de conmutación desde el punto de vista de la señal de compuerta aplicada. horizontal.. VGE: 10 V/div..). se muestra en forma detallada la corriente de colector. Forma de onda de la tensión compuerta-emisor. VCE: 50 V/div. horizontal: 5 µs/div. -15 V. Como lo demuestran las pruebas en el prototipo circuital. la pendiente de conmutación del dispositivo controlado puede ser modificada cambiando los valores de las resistencias Rg(on) y Rg(off) en la etapa de salida del circuito de manejo de compuerta. la tensión colector-emisor y la tensión de compuerta del IGBT durante el período de encendido. CONCLUSIONES Este trabajo presenta el diseño y las pruebas básicas de un circuito de manejo de compuerta para dispositivos de control de potencia de compuerta aislada tipo IGBTs o MOSFET.35 La Fig. 2. en el encendido del IGBT. VGE. en la Fig.. la tensión colector-emisor. Fig. (escalas: vertical. 10 muestra la forma de onda de tensión de compuerta del IGBT cuando se aplica como señal de entrada al circuito de manejo un tren de pulsos de prueba. como la tensión de apagado. El costo actual del circuito de manejo (driver) que aquí se propone es un 60% menor al circuito comercial tipo Concept encontrado en el IC VGE VGE Fig. VGE. VGE. 11. 12. horizontal: 5 µs/div. Formas de onda del voltaje de compuerta.. una ampliación de la Fig. VCE IC VGE VGE Fig. IC: 5 A/div. VCE y la corriente de colector. VGE: 10 V/div. Con esto es posible reducir la interferencia electromagnética (EMI) generada en la conmutación.. Detalle de las formas de onda onda del voltaje de compuerta. 5 V/div. 12. 40 µs/div. El bajo costo del circuito de manejo de compuerta propuesto. +15 V. 11 muestra las formas de onda de la corriente de colector. Los resultados obtenidos en esta última figura son similares a las formas obtenidas en forma teórica en la Fig. en el IGBT controlado por el circuito de manejo de compuerta. especialmente cuando el número de dispositivos electrónicos de potencia presentes en el conversor es significativo. la tensión colector y la tensión de compuerta del IGBT durante un ciclo completo de operación. IC. (escalas: vertical. De ser necesario..) V. en el IGBT durante un ciclo completo de operación. VCE y la corriente de colector. la tensión colectoremisor.. IC. Es fácilmente observable el efecto Miller explicado en el aparte II de este trabajo. 11. 10.) Para poder analizar el funcionamiento del circuito de . en el cual puede observarse el proceso de encendido y apagado del dispositivo de potencia. La Fig. la señal de control aplicada a la compuerta produce la conmutación del dispositivo de potencia controlado siguiendo la trayectoria óptima. encendido. (escalas: vertical. y la fácil implementación del mismo hacen de esta propuesta una opción de gran eficiencia. IC: 5 A/div.

vol. Mediante la retroalimentación de la señal de falla (“fault”) del HP316J. 2.” IEEE Trans. 5. lo que hace la implementación de este circuito de manejo de compuerta más confiable a la hora de alguna falla. “High-Performance Active Gate Drive for High-Power IGBT’s”. (UMIST. S. 422-430. (Ron) Hui. 4.concetp. and T. Su experiencia profesional abarca el diseño y montaje de convertidores DC-AC basados en técnicas de modulación Delta. K. on Power Electronics. Jezernik. Calentamiento Inductivo. 1984). Desde 2000 se desempeña como Profesor en la Universidad Simón Bolívar y sus principales áreas de interés son: Fuentes No Convencionales de Energía. Data Sheet [Online]. MSc en Power Electronics and Systems (UMIST. desarrollo de transformadores de alta potencia y alta frecuencia y sistemas de potencia para Radio Frecuencia. pp. V. No.com F. Disponible: www. Instituto de Ciencia y Tecnología de la Universidad de Manchester. 1991). No./Oct. 1974). S. Desde 1974 se desempeña como Profesora en la Universidad Simón Bolívar. [Online]. “Coreless Printed Circuit Board (PCB) Transformers for Power MOSFET/IGBT Gate Drive Circuits”. C.com Using Hybrid Gate Drivers and Gate Drive Power Supplies. 1975). 35. Disponible: www. 1994) y actualmente es candidato a Doctor en Ingeniería (Universidad Simón Bolívar). IEEE Trans. February 1995. [3] [4] [5] [6] [7] [8] VII. Lipo. Testa. Disponible: www. 1999. S. 1996). Tang. Shu-Hung Chung. 1991). D. on Industry applications. vol. A. Suh. Instituto de Ciencia y Tecnología de la Universidad de Manchester.agilent. 3. Galluzzo and M.powerex. Su experiencia profesional abarca el diseño y montaje de convertidores DC-AC y AC-DC. A. Julio Walter obtuvo los títulos de Licenciado en Física (Universidad Simón Bolívar. Agilent HCPL-316J. Raciti. No. (UMIST. IEEE Trans. Bose. donde ha alcanzado la categoría de Profesora Titular y sus principales áreas de interés son: Fuentes No Convencionales de Energía. “Evolution of Modern Power Semiconductor Devices and Future Trends of Converters. Mihalic. pp. 645653. “Switching-Behavior Improvement of Insulate Gate-Controlled Devices”.com Víctor Guzmán Arguis obtuvo los títulos de Ingeniero Electrónico (Universidad Simón Bolívar. IEEE Trans. sistemas de control e instrumentación industrial y técnicas de modulación para minimización de armónicas en UPS. vol. D. Su experiencia profesional abarca el diseño. Musumeci. and S. Sep. on Power Electronics. IEEE Trans. Desde 1975 se desempeña como Profesor en la Universidad Simón Bolívar. Powerex. Electrónica de Potencia y Sistemas Industriales. Incm US. el circuito de manejo de compuerta propuesto posee un sistema de protección capaz de suspender cualquier pulso de conmutación en la compuerta del dispositivo de potencia controlado si se presenta una condición de cortocircuito./Apr. Data Sheet [Online]. 1108-1117. Sistemas de Potencia de Radio frecuencia y Audio. Jihn. 98105. 1994) y actualmente es candidato a Doctor en Ingeniería Electrónica (Universidad Simón Bolívar). Rentmeister. MSc en Ingeniería Electrónica (Universidad Simón Bolívar. Instituto de Ciencia y Tecnología de la Universidad de Manchester. On Industry Electronic. convertidores multi-nivel y sistemas de control e instrumentación industrial. May 1999. El circuito de manejo de compuerta de bajo costo propuesto puede ser utilizado tanto para transistores MOSFET como para IGBT manteniendo las mismas características de funcionamiento. 42. Mar. Instituto de Ciencia y Tecnología de la Universidad de Manchester. 1978) y Ph. A. 1992. 403-413. vol. sistemas de control e instrumentación industrial y sistemas mecatrónicos. 12. 1. donde se desempeña la categoría de Profesor Asistente y sus principales áreas de interés son: Fuentes No Convencionales de Energía. Su experiencia profesional abarca el diseño y montaje de convertidores DC-AC y AC-DC. . vol.5 A gate drive Optocoupler with Integrated (Vce) Desaturation Detection and Fault Status Feedback. No. pp. Melito. No. B. donde ha alcanzado la categoría de Profesor Titular y sus principales áreas de interés son: Fuentes No Convencionales de Energía. VI. Switzerland. On Industry Applications. pp. K. BIOGRAFIAS Gerardo Ceglia obtuvo el título de Ingeniero de Sistemas (UNEXPO. K.36 mercado. Krischan.Y. REFERENCIAS [1] [2] B. MSc en Power Electronics and Systems (UMIST. 28. and M. July 1997. 14. María Isabel Giménez obtuvo los títulos de Ingeniero Electrónico (Universidad Simón Bolívar. 2. 1978) y Ph. CTConcetp Technology Ltd. Electrónica de Potencia y Sistemas Industriales. “IGBT Spice Model”. Intelligent Half-Bridge Drivers for Power IGBTs / MOSFET. pp. Electrónica de Potencia y Sistemas Industriales. montaje y optimización de circuitos amortiguadores para inversores de potencia. A. H. MSc en Ingeniería Electrónica (Universidad Simón Bolívar. Desde 2001 se desempeña como Profesor en la Universidad Simón Bolívar.