You are on page 1of 4

TRABALHO DE ESTUDO DIRIGIDO ED - 2014

CURSO DE ENGENHARIA ELÉTRICA / COMPUTAÇÃO




Resumo: Este artigo apresenta a elaboração de um projeto
interdisciplinar de um dispositivo decodificador de sinais, ele
consiste em um circuito formado por três blocos, sendo o divisor de
tensão e sensores (LDRs), o circuito lógico formado por portas
lógicas NOR e a apresentação das saídas através de um display de
catodo comum de sete segmentos. A palavra apresentada foi
selecionada aleatoriamente e é dada por: “GIrASSOL”. Foram
utilizadas técnicas de criação lógica de circuitos, simplificações de
expressões Booleanas e CAE.

Abstract: This article presents an elaboration of interdisciplinary
project of a signs decoder device that consists on a circuit formed by
three blocks, which are: the voltage divider and sensors (LDRs), the
logic circuit formed by NOR logic gates, and the output signals
presentation via a 7 segments common cathode display. The word
displayed was picked randomly and is given by: “GIrASSOL”. It has
been used circuit logic development techniques, simplifications of
Boolean expressions, and CAE.

Palavras Chave: tabela verdade, divisor de tensão, mapa de
Kannaugh, circuito lógico.
I. INTRODUÇÃO
Diversos projetos de apresentação de dados através de displays são
realizados para uma ampla gama de aplicações. Este projeto
apresenta em um display LED catodo comum de sete segmentos de
uma forma simples, uma palavra escolhida aleatoriamente através de
uma contagem binária de três bits, já que são três sinais de entrada.
Em primeiro lugar, criou-se uma tabela-verdade, na qual se
determinaram as combinações de três sinais. Essa combinação é que
se representou cada letra no display, formando, quando esse código
for utilizado, a letra convencionada no display.
Utilizou-se de mapas de Veitch-Karnaugh para simplificar as
expressões booleanas obtidas na tabela verdade através de soma de
produtos. Usou-se desta para fazer a construção do circuito lógico.
Na simulação e construção do circuito foram utilizados divisor de
tensão (resistores de 450 e 330 Ohms respectivamente), sensores
LDR (Light Dependent Resistor) e Circuitos Integrados (portas
lógicas NOR), além é claro do display de catodo comum de sete
segmentos.
Finalmente, após montado o circuito físico, este projeto
demonstrou-se de ferramentas e técnicas de elaboração de circuitos
eletrônicos digitais, utilizando-se um circuito combinacional, divisor
de tensão e materiais eletroeletrônicos como fotoresistores.
II. DESENVOLVIMENTO DA TABELA-VERDADE
A tabela-verdade é uma maneira de descrever como a saída de um
circuito lógico depende dos níveis lógicos presentes nas entradas do
circuito [1]. O seu princípio é relacionar todas as possíveis
combinações das entradas do circuito com a sua saída. Com isso foi
desenvolvido a tabela-verdade, disposta na Tabela 1, do circuito
lógico para a palavra aleatória “GIrASSOL”, relacionando cada
possibilidade de combinação binária de 3 bits das entradas com os
caracteres que devem ser apresentados no display LED Catodo
Comum de sete segmentos. São dispostas nas três primeiras colunas
as combinações binárias de A, B e C. As colunas adjacentes são
compostas pelas saídas que são conectadas no display, sendo elas de
Sa a Sb. E a última coluna é a imagem que aparecerá no LED.

TABELA 1: Tabela-verdade da palavra “GIrASSOL”



CIRCUITO DECODIFICADOR DE SINAIS PARA A APRESENTAÇÃO DE
CARACTERES PREDETERMINADOS EM DISPLAY SETE SEGMENTOS
*A. A. da S. Santos, **C. J. Intrieri, ***L. Nunes e ****A. de A. Freitas

*Engenharia da Computação/ETEP Faculdades, São José dos Campos, Brasil
**Engenharia da Computação/ETEP Faculdades, São José dos Campos, Brasil
***Engenharia Elétrica/ETEP Faculdades, São José dos Campos, Brasil
***Engenharia Elétrica/ETEP Faculdades, São José dos Campos, Brasil

E-mails: albert.santos@etep.edu.br, cazezinho@hotmail.com, alex_af_cpv@hotmail.com


TRABALHO DE ESTUDO DIRIGIDO ED - 2014
CURSO DE ENGENHARIA ELÉTRICA / COMPUTAÇÃO




Como se pode observar o mapa da verdade nos fornece os níveis
lógicos que deveram se apresentados no LED, onde cada combinação
binária nos mostra uma respectiva letra no display.
III. MINTERMOS E SOMA DE PRODUTOS
Após feito a tabela-verdade é possível escrever a expressão
Booleana das saídas, usando os “Mintermos” e a regra da soma de
produtos, gerando assim expressões em sua forma canônica. Nota-
se, disposto por Thomas Floyd, que uma expressão na forma
padrão de soma de produtos todas as variáveis do domínio são
encontradas em cada termo produto da expressão, ou seja, estão na
sua forma canônica [2]. Então para cada saída presente na tabela
foram analisadas os níveis lógicos se chegou-se as equações
mostradas em (1), (2), (3), (4), (5), (6) e (7).
C AB C B A C B A BC A C B A S
a
    
(1)
C AB BC A S
b
  (2)
C AB C B A C B A BC A C B A S
c
    
(3)
ABC C AB C B A C B A C B A S
d
    
(4)
ABC C AB BC A C B A C AB C B A S
e
     
(5) ABC C AB C B A C B A BC A C AB C B A S
f
      
(6)
C B A C B A BC A C B A S
g
    (7)
As formas canônicas como percebe-se pelas equações acima
são demasiadamente grandes para se desenvolver o circuito
equivalente, por isso deve-se simplifica-las para se ter uma
resposta melhor e mais rápida da situação, logo deve ser escolhido
a forma mais conveniente para reduzi-las, nesse projeto optou-se
pelo o uso da ferramenta de simplificação por Mapas de Veitch-
Karnaugh.
IV. SIMPLIFICAÇÃO DAS EXPRESSÕES PELO MÉTODO DOS
MAPAS DE VEITCH-KARNAUGH
As expressões Booleanas canônicas obtidas possuem termos
que se consegue simplificar seja por qualquer método, podia-se
utilizar agrupamento de termos em comum e somar seus
respectivos fatores, obtendo-se grupo de termos complementares
que se anulariam, pois dado um dos teoremas de Boole, mostrado
em (8), onde:
1   A A (8)
Contudo quando se usa esse método de simplificação nem
sempre sabemos, quando iniciantes no estudo de álgebra
Booleana, se a expressão final está realmente simplificada e é a
melhor resposta para se desenvolver o circuito, dessa maneira os
Mapas de Karnaugh possui uma vantagem de se obter mais
visivelmente as respostas ideias. Ele consiste em uma tabela
montada de forma a facilitar o processo de minimização das
expressões lógicas. Formado por 2
n
células, onde n é o número de
variáveis de entrada [3]. São formados grupos de “1”, 2, 4 ou 8
valores e analisados se as variáveis ABC mudam de valor lógico,
então é escrito a expressão correspondente a análise feita.
Portanto, como foi usada essa ferramenta, chegaram-se-se aos
seguintes resultados, dispostos nas tabelas 2, 3, 4, 5, 6, 7 e 8:


TABELA 2: Mapa da Saída Sa









TABELA 3: Mapa da Saída Sb












TABELA 4: Mapa da Saída Sc












TABELA 5: Mapa da Saída Sd













1 0 1 0


1 1 0 1











0 0 1 0


0 0 0 1











1 0 1 0


1 1 0 1











1 0 0 0


1 1 1 1

TRABALHO DE ESTUDO DIRIGIDO ED - 2014
CURSO DE ENGENHARIA ELÉTRICA / COMPUTAÇÃO




TABELA 6: Mapa da Saída Se













TABELA 7: Mapa da Saída Sf













TABELA 8: Mapa da Saída Sg










Usando as regras de simplificação dos mapas obteve-se as
seguintes expressões dadas abaixo por (9), (10), (11), (12), (13), (14)
e (15). Nota-se que para esse circuito a saída S
a
será igual a saída S
c

logo consegue-se fazer duas saídas com um só esquema de portas
lógicas lógico. Além desse fato, também percebe-se que há vários
termos iguais logo não será necessário se fazer o mesmo duas vezes e
sim fazer a conexão como desejar usando a saída de um só.

BC A C A C B B A S
a
    (9)

C AB BC A S
b
 
(10)

BC A C A C B B A S
c
   
(11)

C B A S
d
 
(12)

B A S
e
 
(13)

C B A S
f
  
(14)

B A B A S
g
 
(15)
Com as saídas simplificadas consegue-se desenhar o circuito
equivalente mais facilmente, visto que várias portas lógicas foram
economizadas.
V. REPRESENTAÇÃO EQUIVALENTE DO CIRCUITO
Após definida todas saídas do circuito lógico, deve-se
representar o circuito por um diagrama de circuito elétrico, usou-se
CAE (Engenharia Assistida por Computador) para a elaboração do
circuito que consiste em três partes, sendo o primeiro bloco definido
com a associação de resistores para queda de tensão e os sensores. O
segundo bloco é definido pelo circuito lógico formado apenas por
portas lógicas do tipo NOR e o terceiro pelo display de sete
segmentos.
A. Queda de tensão
A tensão de entrada do circuito é dada por 12 V, pode ser
gerada por baterias ou uma fonte DC. Na associação em série de
resistores vê-se que a tensão gerada pela fonte subdivide-se entres os
resistores, formando um divisor de tensão [4]. Por essa teoria, usou-
se um divisor de tensão no circuito equivalente, sendo este formado
pelos 3 LDRs e resistores de 330 Ohms. O valor depende da
incidência de luz no LDR. Com o LDR sem incidência de luz o seu
valor nominal de resistência equivale-se a 17 k logo a tensão
aplicada no resistor 2 é dada por (15)

V
R R
E R
V 22 , 0
330 17000
12 330
2 1
2
1






 (15)

Nota-se que a tensão aplicada no resistor é aproximada ao valor
de especificação de projeto. Os resistores utilizados são cerâmicos e
de potência máxima de um quarto de Watt.
B. Sensores
Também foi especificada no projeto a utilização de sensores
que acionarão os níveis lógicos das três entradas do circuito lógico.
Nesse projeto usou-se dos foto-resistores ou o LDR (Light
Dependent Resistor), estes possuem quando irradiado luz resistência
de 400 Ohms e 10 M Ohms quando a luz é omitida.
C. Portas Lógicas (Circuitos Integrados)
Para o circuito lógico utilizou-se de oito Circuitos Integrados TTL
74LS02, com quatro portas NOR de duas entradas.
D. Display Sete Segmentos
O sinal de saída deve ser apresentado em um display de sete
segmentos. O Display LED utilizado aqui foi o catodo comum, onde
níveis lógicos de “1” acendem os segmentos.

O circuito equivalente, as saídas das expressões lógicas, junto
com os sensores e o divisor de tensão aplicado são demonstradas
abaixo pela figura 1. Nota-se que esse diagrama de circuito elétrico
foi elaborado no software Circuit Wizard 2 Student Version.














1 1 1 1


0 0 1 1











1 1 1 0


1 1 1 1











0 0 1 1


1 1 0 0

TRABALHO DE ESTUDO DIRIGIDO ED - 2014
CURSO DE ENGENHARIA ELÉTRICA / COMPUTAÇÃO







Figura 1: Diagrama do circuito elétrico equivalente ao projeto
VI. COMENTÁRIOS E CONCLUSÃO
As especificações do projeto permitiram a utilizarem-se muitos
conceitos aprendidos em sala de aula. Para o início do projeto foram
necessários teorias e conceitos como a confecção da tabela verdade, a
construção e análise dos mapas de Veitch-Karnaugh e a construção
do circuito lógico equivalente. O funcionamento dos LDRs foi
discutido nas aulas de Materiais Eletroeletrônicos e o conceito de
divisor de tensão na disciplina de Circuitos Elétricos I. Nota-se
também que a montagem do circuito real nos deu um conhecimento
maior nos aspectos de montagem e manutenção de dispositivos visto
que o seu funcionamento depende de fatores ambientais e não
somente técnicos.
Portanto, com a realização desse projeto interdisciplinar permite-
se dizer que a compreensão dos ensinamentos de sala junto com o
apoio técnico dado pelos professores e a elaboração técnica do
circuito em software atingiu o ideal para a continuação do curso,
visto que o circuito executou a tarefa como projetado.
VII. REFERÊNCIAS BIBLIOGRÁFICAS
[1] R. J. Tocci, N. S. Widmer. Sistemas Digitais: Princípios e Aplicações,
7ª edição. Editora LTC, 2000, p. 31.
[2] Thomas L. Floyd. Sistemas Digitais: Fundamentos e Aplicações, 9ª
edição. Porto Alegre: Bookman, 2007, p. 217.
[3] A. C. de Lourenço. Eletrônica Digital: Circuitos Digitais, 5ª edição. São
Paulo: Editora Érica, 2004, p. 93.
[4] O. Markus. Circuitos Elétricos: Corrente Alternada e Corrente
Contínua. 1ª edição. Editora Érica, 2001, p. 53.

Agradecimentos: à ETEP, pela disponibilização do espaço físico e
ferramentas necessárias para o desenvolvimento do projeto. E aos professores:
Peterson Boone, José A. Ribeiro, Janaína Arantes e Luci Ferreira pelas
orientações técnicas.