You are on page 1of 5

Arquitetura de Computadores I

“No caso ideal, seria desejável uma capacidade de memória indefinidamente grande, tal que
qualquer...palavra específica estivesse disponível de imediato...Somos...forçados a reconhecer a
possibilidade de se elaborar uma hierarquia de memórias, cada uma das quais com capacidade maior
que a anterior, mas que acessível menos rapidamente.!
A. W. Burks, H. H. Goldstine e J. von Neumann
Discussão preliminar do projeto lógico
de um instrumento de computação eletrônica (1946
Arquitetura de Computadores I
"rof. #ean $. %aine
&' %ista de ()ercícios * +ale , pontos na "&
Entrega: uma aula antes da prova & -"oder ser em dupla..
Aten!o: resolver " #$pis ou " Caneta
&. /escreva as principais características da máquina de +on Neumann. /esenhe a estrutura de tal
organi0aç1o.
2. "or que as memórias s1o organi0adas em níveis hierárquicos3 ()plique as
características4propriedades de cada nível.
5. /iferencie os termos estrutura e funç1o no conte)to da organi0aç1o de um computador.
,. 6presente um tipo de memória para as seguintes categorias7 memória de leitura e escrita,
memória de leitura, memória principalmente de leitura. /escreva cada tipo de memória
escolhido.
8. /iferencie os tipos de 96$ -estática e din:mica. sobre as seguintes propriedades7 custo,
tamanho, velocidade e organi0aç1o. "or falar em organi0aç1o descreva o que entende sobre o
funcionamento das 96$s estáticas e din:micas.
;. <onsidere uma cache com linhas de ;, b=tes e uma memória principal que demora &> ciclos
para responder a cada solicitaç1o de memória e retornar ? b=tes como resposta. "ergunta@se7
quantos ciclos ser1o gastos para buscar , linhas do cache na memória principal3
!ro"# Dr# $ean %# &aine &
Arquitetura de Computadores I
A. (m um nível de memória que possui uma ta)a de acerto de ;>B, o tempo de acesso de C ns,
para dados que se encontram nesse nível, e de ;> ns, caso contrário. /etermine o tempo de
acesso mdio desse nível.
?. Dual a largura de banda -em b=tes4segundos. de um sistema de memória que transfere 52 bits
de dados por solicitaç1o, tem uma latEncia de 2> ns por operaç1o e um tempo de pr@carga
-tempo fi)o entre sucessivos acessos F memória. de 8 ns entre operaçGes3
C. <onsidere uma cache com mapeamento direto, com a capacidade de 28; Hb=tes e um
comprimento de linha de ;, I=tes. "ergunta@se7
a. Duantos bits ser1o necessários para determinar qual b=te dentro de uma linha do cache
está sendo referenciado pela operaç1o3
b. Duantos bits devem ser utili0ados para determinar a linha que pode conter os dados
dentro da cache3
&>. Jma memória associativa por conjuntos contm ;, linhas agrupadas em conjuntos de ? linhas.
6 memória principal contm ,K blocos de &2? palavras cada um. $ostre o formato dos
endereços de memória principal.
&&. "ara uma cache com uma capacidade de 52 Hb=tes, quantas linhas ela mantm para linhas com
comprimento de 52, ;, e &2? b=tes3
&2. Se uma cache tem a capacidade de &;HI e um comprimento de linha de &2?I=tes, quantos
conjuntos tem a cache se ela for7
a. Lrupo associativo de 2 linhas
b. Lrupo associativo de , linhas
c. Lrupo associativo de ? linhas
&5. Suponha que o custo de uma S96$ seja de JSM 28 por megab=te, para um tempo de acesso de
8ns, que uma /96$ custe JSM & por $b=te, com um tmepo de acesso de ;>ns e que espaço
em disco custe JSM &> por Lb=te, com um tempo de acesso de Ams.
a. "ara um sistema de memória com 28; Hb=tes de cache S96$, &2? $b=tes de
memória principal /96$ e & Lb=te de memória virtual -implementada em disco., qual
o custo total do sistema de memória e qual o custo por b=te3
!ro"# Dr# $ean %# &aine 2
Arquitetura de Computadores I
b. Se a ta)a de acertos em cada nível na hierarquia de memória de ?>B -e)ceto o
Nltimo., qual o tempo mdio de acesso F memória3
&,. "or que aumentar a quantidade de dados que pode ser arma0enada no banco de registradores de
um processador geralmente melhora seu desempenho3
&8. <onsidere uma 96$ din:mica cujos dados devem ser regenerados ;, ve0es por milissegundo.
<ada operaç1o de regeneraç1o requer &8> nsO um ciclo de memória requer 28> ns. Dual a
porcentagem do tempo total de operaç1o da memória que consumida na regeneraç1o dos
dados3
&;. Se um sistema de memória tem uma largura de banda de 2>>.>>>.>>> b=tes4seg, transfere ,
b=tes de dados por acesso e tem um tempo de pr@carga de 2> ns entre acessos, qual a latEncia
do sistema de memória3
&A. ()plique o que o princípio de localidade espacial e temporal presente no subsistema de
memória dos computadores.
&?. Jm sistema de memória com dois níveis tem um tempo mdio de acesso de &8 ns. P nível mais
alto do sistema de memória tem uma ta)a de acertos de ?8B e um tempo de acesso de ? ns.
Dual o tempo de acesso do nível mais bai)o3
&C. P que uma memória <ache3 Dual a sua funç1o3 /escreva sucintamente o seu
funcionamento.
2>. Jm ponto importante num projeto de memória cache o seu mapeamento com a memória
principal. Na literatura temos 5 tipos7 direto, associativo e associativo por conjunto. ()plique@
os, dE e)emplos e posicione sobre pontos fortes a fracos em cada tipo de mapeamento.
2&. (m que princípio se baseia o funcionamento da memória <ache3 ()plique.
22. "or que o uso do cache melhora o desempenho das aplicaçGes3
25. <omo varia o Qempo $dio de 6cesso F memória em funç1o da Qa)a de 6certo do <ache3
2,. <omo manter a cache sincroni0ada com a memória principal3 (ste o quinto ponto importante
!ro"# Dr# $ean %# &aine 5
Arquitetura de Computadores I
num projeto de memória cache. ()plique os mtodos7 Write-through e Write-back.
28. Jm disco rotaciona a &>.>>> 9"$ e tem &>2, trilhas. <ada uma das quais com ,>C; setores. P
cabeçote começa na trilha > -as trilhas s1o numeradas de > a &>25.. P disco ent1o recebe uma
solicitaç1o para acessar um setor aleatório, em uma trilha aleatória. Se o tempo de
posicionamento do cabeçote de 2ms para cada 2>> trilhas que ele precisa atravessar,
pergunta@se7
a. Dual o tempo mdio de posicionamento3
b. Dual a latEncia rotacional mdia3
c. Dual o tempo de transferEncia para um setor3
2;. Jm disco rotaciona a &8.>>> 9"$ e tem &>2, trilhas. <ada uma das quais com 2>,? setores. P
cabeçote começa na trilha > -as trilhas s1o numeradas de > a &>25.. P disco ent1o recebe uma
solicitaç1o para acessar um setor aleatório, em uma trilha aleatória. P tempo de
posicionamento do cabeçote de &ms para cada &>> trilhas que ele precisa atravessar. <alcule7
a. P tempo de posicionamento -seeK..
b. 6 latEncia rotacional mdia.
c. P tempo de transferEncia para um setor.
2A. Duanto tempo seria necessário para transferir &2? $b=tes do disco R/( em uma operaç1o de
leitura, considerando que a velocidade de rotaç1o do mesmo ;>>> rpm e que e)ista em cada
trilha 28; setores com capacidade de arma0enar 8&2 b=tes cada um.
2?. Saça uma pesquisa e e)plique as diferenças entre os discos R/(, S6Q6, S6Q62 e S<SR.
6presente o maior nNmero de detalhes possível.
2C. Se o projeto de um disco rígido pudesse ser alterado, que modificaçGes vocE iria propor a fim
de melhorar o desempenho do mesmo3
5>. Duais os problemas decorrentes do aumento da densidade na superfície dos discos3 ()plique.
5&. P que representa a aç1o de formatar um disco rígido3 "orquE este procedimento necessário3
()plique as diferenças entre formataç1o física -bai)o nível. e formataç1o lógica.
52. ()plique o que e tambm as diferenças entre os seguintes sistemas de arquivos7 S6Q52,
NQSS, T"SS e (UQ2.
!ro"# Dr# $ean %# &aine ,
Arquitetura de Computadores I
55. "or que aumentar a associatividade de uma cache geralmente aumenta sua ta)a de acertos3
5,. Suponha que uma dada cache tenha um tempo de acesso -latEncia de acerto da cache. de ? ns e
uma ta)a de falhas de ?B. Jma dada modificaç1o fará com que a cache diminua a ta)a de
falhas para 5B, mas aumente a latEncia de acertos em &8B. Sob quais condiçGes esta
modificaç1o resultaria em maior desempenho -tempo de acesso mdio F memória mais bai)o.3
58. Suponha que uma palavra de dados de ? bits arma0enada na memória tenha conteNdo
&>&>&&>&. Jse o algoritmo de Tamming para determinar os bits de verificaç1o que ser1o
arma0enados na memória com essa palavra de dados. $ostre como ficaria o conteNdo da
palavra de memória arma0enada. /ei)e claro todos os passos envolvidos em sua soluç1o.
5;. Suponha que uma palavra de dados de &; bits arma0enada na memória tenha conteNdo
&&>>>&>>&>&>&&>&. 9esponda7
a. Jsando o algoritmo de Tamming determine os bits de verificaç1o que ser1o
arma0enados na memória com essa palavra de dados e mostre como ficaria o conteNdo
da palavra de memória arma0enada.
b. Supondo que a palavra sofra uma mutaç1o -presença de erro. e tenha seu conteNdo
alterado para &&>>>&>>&&&>&&>& mostre a capacidade do algoritmo de Tamming em
detectar e corrigir o erro inserido nos dados.
Pbs7. /ei)e claro todos os passos envolvidos em sua soluç1o.
BIBLIOGRAFIA
BÁSICA
STALLINGS, W. Arquitetura e Organização de Computadores, Oitava Edição, Rio de Janeiro: Prentice Hall
ra!il, "#$#.
TANENA%&, A. S., Organização Estruturada de Computadores, '(inta Edição, São Pa(lo: Prentice Hall,
"##).
COMLEME!"AR
&ONTEIRO, &. A., Introdução # Organização de Computadores, '(inta edição, Rio de Janeiro: LT*, "##).
PATTERSON, +A,I+ A.- HENNESS., JOHN L. Computer ar$%ite$ture& a quantitati'e approa$%. /
rd
Ed.
El!evier Science, "##0.
WEER, R. 1., Arquitetura de Computadores essoais, Se2(nda Edição, Porto Ale2re: Sa2ra L(33atto,
"##$.
!ro"# Dr# $ean %# &aine 8