You are on page 1of 11

Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica

Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
1


Laboratorio Nº5(INFORME FINAL)

Profesor:

Integrantes:
APELLIDOS Y NOMBRES CODIGO FIRMA
Remigio Edones Giovanna Evelyn 1123230018
Zapana de la Cruz Neil Amstrong 1123220118

Asignatura:



Grupo Horario:
90 G
Titulo:

2014 – V



Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
2


LABORATORIO Nº5 INFORME FINAL
Objetivo:

- Aprender a diseñar un circuito combinacional usando el lenguaje de descripción de
hardware VHDL
- Aprender a utilizar una herramienta para diseñar circuitos digitales y simularlos.
Materiales:

Una PC con Quartus II ó Xilinx.

Procedimiento:

En la primera parte se aprenderá a crear dos proyectos propuestos en el aula usando el lenguaje
VHDL, luego de los cuales presentarán el desarrollo de los mismos.
1. DEMULTIPLEXOR DE 1 X 4
 ESQUEMA: (A,B,C,D : SALIDAS DE 1 BIT) , ( SEL:SELECTOR DE 2 BITS),
(BITIN:ENTRADA DE 1 BIT).



Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
3







 Cree una tabla con A,B,C de entradas ( A : entrada ; B,C : Selectores) y (
F1,F2,F3,F4: SALIDAS)


 Para la salida F1


Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
4



 Para la salida F2





Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
5



 Para salida F3








Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
6



 Para la salida F4








Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
7


 En vhdl



Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
8

 SIMULADO


2. CONTADOR DECRECIENTE DE 15 A 5
15, 14, 13, 12, … , 6, 5, 15, 14,…
A continuación se muestra el código del programa en lenguaje vhdl:


Simulación:
Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
9




3. ALU DE 4 BITS
A continuación se muestra el código del programa en lenguaje vhdl:

Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
10


Simulación:

Universidad Nacional Del Callao Escuela Profesional De Ingeniería Electrónica
Facultad De Ingeniería Eléctrica y Electrónica Ciclo 2014-V

UNIVERSIDAD NACIONAL DEL CALLAO
11


CONCLUSIONES:
 Se lograron los objetivos lo cuales eran aprender el código vhdl y simular circuitos
combinacionales.
 Se diseñaron con éxito el alu, el contador y el demultiplextor.
OBSERVACIONES:
 En el caso del alu olvidamos incluir la librería ieee.numeric_std.all debido a ese
error no era posible compilar el programa.