You are on page 1of 20

Electrónica II

Engenharia Mecatrónica






Colectânea de Exercícios


Prof. Fernando Janeiro
Departamento de Física
Dezembro de 2004

Sistemas de Numeração

1) Escreva os números de 16 a 32 em octal e em hexadecimal.
2) Usando A e B para os 2 últimos dígitos, escreva os números de 10 a 26 em base 12.
3) Qual é o maior número binário que se pode escrever com 12 bits? Escreva o seu
equivalente em decimal, octal e hexadecimal.
4) Converta para decimal: (4310)
5
; (198)
12
; (10110.0101)
2
; (16.5)
16
; (26.24)
8

5) Converta para decimal e hexadecimal: 1.11010; 1110.10 (Consegue explicar porque é
que o segundo número é 8 vezes o primeiro?)
6) Converta (68BE)
16
para octal.
7) Converta para binário: (34.4375)
10
; (727.1953125)
10
; (65113.625)
10
; (1/3)
10
.
8) Calcule em binário (verifique os resultados convertendo para decimal):
a) (110101)+(11001)
b) (101110)+(100101)
c) (11011101)+(1100011)
d) (1110010)+(1101101)
9) Repita o exercício 8), mas fazendo a subtracção.
10) Obtenha o complemento para 10 dos números:
a) 98127634
b) 72049900
c) 10000000
d) 00000000
11) Obtenha o complemento para 2 dos números:
a) 11101010
b) 01111110
c) 00000001
d) 10000000
e) 00000000

12) Calcule as seguintes subtracções de números sem sinal, usando o complemento para 10
da segunda parcela (se o resultado esperado for negativo, complemente novamente e
adicione-lhe o sinal negativo). Verifique o resultado fazendo a subtracção.
a) 7188 – 3049
b) 150 – 2100
c) 2997 – 7992
d) 1321 – 375
13) Calcule as seguintes subtracções de números sem sinal, usando o complemento para 2
da segunda parcela (se o resultado esperado for negativo, complemente novamente e
adicione-lhe o sinal negativo).
a) 11011 – 11001
b) 110100 – 10101
c) 1011 – 110000
d) 101010 – 101011
14) Os seguintes números decimais estão escritos na forma com sinal. Converta para a
representação em complemento para 10 e efectue as operações (nota: como a soma dá
+10627, são necessários 6 dígitos para o representar):
a) (+9826) + (+801)
b) (+9826) + ( –801)
c) (–9826) + (+801)
d) (–9826) + ( –801)
15) Usando uma representação de 8 bits, utilize a representação em complemento para 2 de
forma a efectuar as seguintes operações (verifique se ocorre overflow):
a) (+52) + (-100)
b) (+50) + (+60)
c) (-72) + (-80)
d) (+20) + (+115)
16) Converta o número decimal 9126 para: BCD (Binary Coded Decimal); e para BCD
excesso 3.
Álgebra Booleana

17) Usando tabelas de verdade mostre a validade das seguintes identidades:
a) ( ) + + = A B C ABC
b) ( ) = + + ABC A B C
c) ( )( ) + = + + A BC A B A C
18) Simplifique as seguintes expressões Booleanas
a) + AB AB
b) ( )( )
+ + A B A B
c) + + ABC AB ABC
d) ( )( )
+ + A B A B
e)
( )
+ + AB A DC DC
19) Encontre o complemento de = + F A BC e mostre que 0 = FF e 1 + = F F
20) Encontre o complemento de
a) + AB AB
b)
( )
+ + AB C D E
c)
( )( )( ) + + + + A B C A C A B
21) Obtenha a tabela de verdade da função = + + F AB AB BC
22) Desenhe os circuitos lógicos que implementam as seguintes funções:
a) ( ) = + + F AB B A C
b) = + F BC AC
c) = + F A CD
d) ( )( )
= + + F A B C D



23) Dada a função Booleana = + + F AB AB BC implemente-a usando:
a) portas AND, OR e NOT
b) apenas portas AND e NOT
c) apenas portas OR e NOT
24) Obtenha a tabela de verdade das seguintes funções e expresse cada função como uma
soma de minitermos e como um produto de maxitermos.
a) ( )( ) + + AB C B AC
b)
( )( )
+ + A B B C
c) + + + BC DAB DAC DAC
25) Dada a função Booleana = + + + + F ABC ABC ABD ABD ABD
a) obtenha a tabela de verdade da função
b) desenhe o circuito lógico que implementa a função F
c) simplifique a função de forma a ter o menor número de termos
d) obtenha a tabela de verdade da função simplificada e mostre que é igual à da alínea a)
e) desenhe o circuito lógico que implementa a função simplificada e compare o número
de portas utilizadas com o circuito da alínea b)
26) Expresse função ( ) , , , = + + F A B C D BD AD BD como uma soma de minitermos e
como um produto de maxitermos
27) Obtenha o complemento das seguintes funções e expresse-o como uma soma de
minitermos
a) ( ) ( ) , , , 0, 2, 6,11,13,14 =
¿
F A B C D
b) ( ) ( ) , , 0, 3, 6, 7 =
[
F A B C
28) Converta para a outra forma canónica
a) ( ) ( ) , , 1, 3, 7 =
¿
F A B C
b) ( ) ( ) , , , 0,1, 2, 3, 4, 6,12 =
[
F A B C D
29) Converta as seguintes expressões para somas de produtos e para produtos de somas
a) ( )( )
+ + AB C B C
b)
( )( )
+ + + A A A B B C
Minimização de funções lógicas (mapas de Karnaugh)

30) Simplifique as seguintes funções Booleanas usando mapas de Karnaugh
a) ( ) ( ) , , 0, 2, 6, 7 =
¿
F x y z
b) ( ) ( ) , , 0, 2, 3, 4, 6 =
¿
F A B C
c) ( ) ( ) , , 0,1, 2, 3, 7 =
¿
F a b c
d) ( ) ( ) , , 3, 5, 6, 7 =
¿
F x y z
e) ( ) ( ) , , 0,1, 5, 7 =
¿
F x y z
f) ( ) ( ) , , 1, 2, 3, 6, 7 =
¿
F x y z
g) ( ) ( ) , , , 1, 4, 5, 6,12,14,15 =
¿
F w x y z
h) ( ) ( ) , , , 0,1, 2, 4, 5, 7,11,15 =
¿
F A B C D
i) ( ) ( ) , , , 2, 3,10,11,12,13,14,15 =
¿
F w x y z
j) ( ) ( ) , , , 0, 2, 4, 5, 6, 7, 8,10,13,15 =
¿
F A B C D
31) Simplifique as seguintes expressões usando mapas de Karnaugh
a) + + xy x y z xyz
b) + + x y yz xyz
c) + + AB BC BC
d) + + + + ABCD ACD BCD ABCD BCD
e) ( ) + + + xz wxy w xy xy
f) + + + wz xz xy wxz
g) + + + BD ABC ABC ABC
h) + + + + + ABC BCD BCD ACD ABC ABCD
i) + + + wxy yz xyz xy


32) Encontre os implicantes primos das seguintes funções Booleanas e escolha os
essenciais. De seguida simplifique-as.
a) ( ) ( ) , , , 0, 2, 4, 5, 6, 7, 8,10,13,15 =
¿
F w x y z
b) ( ) ( ) , , , 0, 2, 3, 5, 7, 8,10,11,14,15 =
¿
F A B C D
c) ( ) ( ) , , , 1, 3, 4, 5,10,11,12,13,14,15 =
¿
F A B C D
33) Simplifique as seguintes funções Booleanas de 5 variáveis usando mapas de Karnaugh
a) ( ) ( ) , , , , 0,1, 4, 5,16,17, 21, 25, 29 =
¿
F A B C D E
b) = + + + + + F ABCE ABCD BDE BCD CDE BDE
34) Simplifique as seguintes expressões na forma de (1) soma de produtos e (2) produtos de
somas
a) + + + x z y z yz xy
b) + + + AC BD ACD ABCD
c)
( )( )( )( )
+ + + + + + + + A B D A B C A B D B C D
35) Simplifique as seguintes funções Booleanas incompletamente especificadas
a) ( ) ( ) , , 0,1, 2, 4, 5 =
¿
F x y z e ( ) ( ) , , 3, 6, 7 =
¿
d x y z
b) ( ) ( ) , , , 0, 6, 8,13,14 =
¿
F A B C D e ( ) ( ) , , , 2, 4,10 =
¿
d A B C D
c) ( ) ( ) , , , 1, 3, 5, 7, 9,15 =
¿
F A B C D e ( ) ( ) , , , 4, 6,12,13 =
¿
d A B C D
36) Simplifique as seguintes funções e implemente-as usando apenas portas NAND
a) + + + + AB ABD ABD ACD ABC
b) + + BD BCD ABCD
c) ( ) ( ) , , , 0,1, 2, 3, 4, 8, 9,12 =
¿
F A B C D
37) Desenhe o circuito lógico que permite implementar a função
( )( )
+ + AB AB CD CD
usando apenas portas NAND de 2 entradas
38) Simplifique as seguintes funções e desenhe o circuito que as implementa usando apenas
portas NOR
a) = + + F wx y z wyz
b) ( ) ( ) , , , 5, 6, 9,10 =
¿
F w x y z
39) Desenhe o circuito que implementa a seguinte função incompletamente especificada,
usando apenas 2 portas NOR
a) ( ) ( ) , , , 0,1, 2, 9,11 =
¿
F A B C D e ( ) ( ) , , , 8,10,14,15 =
¿
d A B C D
Circuitos Combinatórios

40) Desenhe um circuito combinatório com 3 entradas e uma saída. A saída vale 1 quando o
valor binário da entrada é inferior a 3. Caso contrário a saída vale 0.
41) Desenhe um circuito combinatório com 3 entradas ( ) , , x y z e 3 saídas ( ) , , A B C .
Quando a entrada binária tem valor 0,1,2 ou 3, a saída binária tem o valor da entrada
adicionada de 1. Caso contrário a saída binária tem o valor da entrada subtraída de 1.
42) Desenhe um circuito combinatório que converta um código de Gray de 4 bits para um
número binário de 4 bits. Implemente o circuito usando portas XOR.
43) Desenhe um descodificador de BDC para um mostrador de sete segmentos, usando o
mínimo número de portas lógicas. O mostrador deve ficar desligado para as 6
combinações inválidas.

44)
a) Desenhe um half-subtractor com entradas x e y e saídas D e B. O circuito faz a
subtracção x y ÷ , coloca a diferença em D e o borrow em B.
b) Desenhe um full-subtractor com entradas x, y e z e saídas D e B. O circuito faz a
subtracção x y z ÷ ÷ , onde z é o borrow de entrada, B é o borrow de saída D é a
diferença.
45) Assumindo que as portas XOR têm um tempo de propagação de 20ns, e as portas AND
e OR têm tempos de propagação de 10ns, calcule o tempo de propagação total de um
adicionador de 4 bit com carry lookahead.
46) Desenhe um circuito permita multiplicar dois números binários de 4 bits.
47) Desenhe um circuito binário que compare 2 números de 4 bits. A saída deve ser 1 se os
números forem iguais, e 0 se forem diferentes.
48) Desenhe um descodificador BCD excesso 3 para binário.
49) Construa um descodificador 5 32 × a partir de 4 descodificadores 3 8 × com enable e
um descodificador 2 4 × .
a
b
d
c
f
e
g
50) Um circuito combinatório é especificado pelas seguintes 3 funções Booleanas.
Implemente o circuito com um descodificador construído a partir de portas NAND e
com portas NAND ou AND ligadas à saída do descodificador (represente o
descodificador usando o seu símbolo usual e minimize o número de entradas por porta
lógica).
( ) ( )
1
, , 2, 4, 7 F A B C =
¿

( ) ( )
2
, , 0, 3 F A B C =
¿

( ) ( )
3
, , 0, 2, 3, 4, 7 F A B C =
¿

51) Um circuito combinatório é definido pelas seguintes funções Booleanas. Desenhe o
circuito com um descodificador e algumas portas externas.
1
F x y z xz = + ;
2
F xy z xy = + ;
3
F x yz xy = +
52) Desenhe um codificador de prioridade de 4 entradas em que a entrada
0
D tem a maior
prioridade e a entrada
3
D a prioridade mais baixa.
53) Construa um multiplexer 16 1 × usando 2 multiplexers 8 1 × e um 2 1 × .
54) Implemente a função ( ) ( ) , , , 0,1, 3, 4, 8, 9,15 F A B C D =
¿
usando um multiplexer.
55) Implemente um full-adder com dois multiplexers 4 1 × .
56) Um multiplexer 8 1 × tem os sinais A, B e C ligados às suas entradas de selecção
2
S ,
1
S
e
0
S , respectivamente. As entradas de dados
0
I a
7
I são:
1 2 7
0 I I I = = = ;
3 5
1 I I = = ;
0 4
I I D = = ; e
6
I D = . Determine a função Booleana implementada pelo multiplexer.
Latches e Flip-Flops

57) Considere as seguintes 3 formas de construir um latch D. Em cada caso desenhe o
diagrama lógico e verifique o seu funcionamento.
a) Utilizando portas NOR para a parte latch SR e portas AND nas restantes partes. Pode
ser necessário utilizar uma porta inversora.
b) Utilizando apenas portas NOR. Podem ser necessárias portas inversoras.
c) Usando apenas portas NAND (sem utilizar um inversor). Sugestão: Ligue a saída da
porta de cima à entrada da porta de baixo.
58) Mostre que a equação característica da saída complementada de um flip-flop JK é:
( ) 1 Q t J Q KQ + = +
59) Um flip-flop PN permite 4 operações: reset para 0, manutenção, complementar, e set
para 1, quando as entradas P e N são respectivamente: 00, 01, 10 e 11.
a) Obtenha a tabela característica.
b) Obtenha a equação característica.
c) Mostre como se pode converter um flip-flop PN num flip-flop D.
60) Desenhe as formas de onda nas saídas de um latch SR, para as entradas apresentadas.
Assuma que os tempos de subida e descida são instantâneos e que as portas NOR têm
atrasos de propagação de 10ns. (no diagrama cada divisão tem 10ns).



61) Repita o exercício anterior, mas para as seguintes formas:
S
R

62) Considere que as seguintes formas de onda são aplicadas a um flip-flop JK edge-
triggered positivo. Desenhe as formas de onda de saída considerando que os tempos de
propagação são desprezáveis face à frequência do relógio.

63) Um circuito sequencial constituído por 2 flip-flops D (A e B), 2 entradas (x e y) e uma
saída (z) é definido pelas seguintes equações de estado e de saída:
( ) 1 + = + A t xy xA; ( ) 1 + = + B t xB xA; = z B
a) Esboce o esquema do circuito lógico;
b) Obtenha a tabela de estados;
c) Esboce o diagrama de estados.
64) Considere o circuito sequencial da figura seguinte. Obtenha a tabela e o diagrama de
estados deste circuito.
J
K
CLK
S
R

65) Considere o circuito sequencial da figura seguinte. Obtenha a tabela e o diagrama de
estados deste circuito. Explique a função executada por este circuito.

66) Um circuito sequencial tem 2 flip-flops JK (A e B) e uma entrada (x). O circuito é
descrito pelas seguintes equações de entrada:
=
A
J x ; =
A
K B
=
B
J x ; =
B
K A
a) Obtenha as equações de estado ( ) 1 + A t e ( ) 1 + B t ;
b) Desenhe o diagrama de estados do circuito.




67) Um circuito sequencial tem 2 flip-flops JK (A e B), 2 entradas (x e y) e uma saída (z). O
circuito é descrito pelas seguintes equações de entrada e de saída:
= +
A
J Bx By ; =
A
K Bxy
=
B
J Ax ; = +
B
K A xy
z Ax y Bx y = +
A B
CLK
T T
C C
CLK
S
C
Q
x
y
Full
Adder
D
a) Desenhe o diagrama lógico do circuito;
b) Obtenha a tabela de estados;
c) Obtenha as equações de estado.
68) Reduza o número de estados da seguinte tabela de estados e obtenha a tabela de estados
reduzida.
Estado
Actual
Próximo Estado Saída
0 = x 1 = x 0 = x 1 = x
a f b 0 0
b d c 0 0
c f e 0 0
d g a 1 0
e d c 0 0
f f b 1 1
g g h 0 1
h g a 1 0

69) Se, no problema anterior, o estado inicial for o estado a e a sequência de entrada
01110010011, determine a sequência de saída para a tabela de estados original e para a
tabela de estados reduzida.
70) Projecte um circuito sequencial constituído por 2 flip-flops D (A e B) e uma entrada (x).
Quando 0 = x , o estado não muda. Quando 1 = x , o circuito circula pelos estados 00 ,
01, 11, 10 e volta a 00 repetindo o processo.
71) Projecte um circuito sequencial com 2 flip-flops JK (A e B) e duas entradas (E e x). Se
0 = E o circuito mantém o seu estado independentemente do valor de x. Quando 1 = E
e 1 = x , o circuito circula pelos estados 00 , 01, 10, 11, e volta a 00 repetindo o
processo. Por outro lado, quando 1 = E e 0 x = , o circuito circula pelos estados 00 , 11,
10, 01, e volta a 00 repetindo o processo.
72) Considere um circuito sequencial com 3 flip-flops (A, B e C), uma entrada (x) e uma
saída (y). A figura seguinte ilustra o seu diagrama de estados. O circuito deve ser
projectado tendo em conta que os estados não utilizados são considerados como
condições don’t care. Analise o circuito obtido para determinar o efeito dos estados não
utilizados.
a) Utilize flip-flops D;
b) Utilize flip-flops JK.

001
0/ 0
011 100
010
0/ 0
0/ 0 1/1
1/ 0
1/1 0/ 0
000
0/ 0 1/1
1/1
Registos e Contadores

73) Num registo de 4 bits de carregamento paralelo (construído a partir de flip-flops D),
ligue as várias entradas C dos flip-flops à saída de uma porta NAND de 2 entradas. As
duas entradas da porta NAND são: i) o sinal de relógio; ii) uma linha de controlo.
Esboce o esquema do registo modificado e explique o seu funcionamento.
74) O conteúdo inicial de um registo de 4 bits é 1101. Os dados são deslocados à direita 6
vezes, com uma entrada série 101101. Qual é o conteúdo final do registo?
75) Desenhe um símbolo de um circuito integrado que contém um registo de deslocamento
universal de 4 bits. Inclua os pinos necessários para as várias entradas e saídas e ainda 2
pinos para a alimentação.
76) Pretende-se construir um registo de deslocamento universal de 8 bits, utilizando 2
circuitos integrados iguais ao descrito na questão anterior. Desenhe um diagrama de
blocos deste novo registo.
77) Desenhe um registo de deslocamento de 4 bits com carregamento paralelo utilizando
flip-flops D. Existem 2 entradas de controlo: Shift e Load. Quando Shift = 1, o conteúdo
do registo é deslocado uma posição. Novos dados são transferidos para o registo quando
Load = 1 e Shift = 0. Se ambas as entradas de controlo tiverem valor 0, o conteúdo do
registo permanece inalterado.
78) Desenhe o esquema lógico de um registo de 4 bits construído a partir de 4 flip-flops D e
4 multiplexers 4 1 × com entradas de selecção
0
S e
1
S . O registo opera de acordo com a
seguinte tabela
S
1
S
0
Operação do Registo
0 0 Manutenção
0 1 Complementa as 4 saídas
1 0 Clear (em sincronismo com o relógio)
1 1 Carregamento paralelo


79) Considere um circuito somador série com 2 registos de 4 bits. O registo A contém o
número binário 0101 e o registo B contém o número binário 0111. O flip-flop que
guarda o carry está inicialmente a 0. Apresente os valores binários guardados no registo
A e no flip-flop carry, nos instantes a seguir a cada deslocamento.
80) Considere um circuito somador série ( ) A B + . Altere este circuito de forma a obter um
subtractor série ( ) A B ÷ , utilizando a representação em complemento para 2.
81) Um contador binário ripple foi construído a partir de flip-flops com disparo no flanco
positivo (positive edge-triggered). Como será a sua contagem se:
a) as saídas normais dos flip-flops estiverem ligadas à entrada de relógio;
b) as saídas complementadas dos flip-flops estiverem ligadas à entrada de relógio.
82) Desenhe o esquema lógico de um contador ripple de 4 bits usando flip-flops com:
a) disparo no flanco positivo;
b) disparo no flanco negativo.
83) Mostre que um contador ripple BCD pode ser construído a partir de um contador
binário ripple de 4 bits com entrada assíncrona Clear e uma porta NAND que detecte a
ocorrência 1010.
84) Num contador binário ripple de 10 bits, quantos flip-flops serão complementados de
forma a obter o número seguinte, nos casos: a)1001100111; b) 0011111111;
c)1111111111.
85) Um flip-flop tem um atraso de propagação de 5ns. Qual é o atraso máximo que pode
ocorrer num contador binário ripple de 10 bits, que utilize este tipo de flip-flops? Qual é
a frequência máxima de operação deste contador?
86) Projecte um contador binário síncrono de 4 bits utilizando flip-flops D.
87) Um sistema digital tem um gerador de relógio que produz impulsos à frequência de
80MHz. Desenhe um circuito que forneça um relógio com período 50ns.
88) Projecte um contador, utilizando flip-flops JK, que circule pela sequência 0, 1, 2, 3, 4, 5
e 6.
89) Projecte um contador, utilizando flip-flops D, que circule pela sequência 0, 1, 2, 4 e 6.
Memórias

90) As seguintes unidades de memória são especificadas através do número de palavras
vezes o número de bits por palavra. Quantas linhas de endereçamento e de entrada/saída
são necessárias em cada caso? Especifique ainda o número de bytes armazenado em
cada memória.
a) 4K 16 × ;
b) 2G 8 × ;
c) 16M 32 × ;
d) 256K 64 × .
91) A palavra armazenada na posição 723 é o equivalente binário de 3451. Indique o
endereço (10 bits) e o conteúdo (16 bits) dessa palavra.
92) Considere uma memória RAM 4 4 × que contém uma entrada Memory Enable.
Construa uma memória 8 8 × utilizando quatro blocos 4 4 × .
93) Uma memória 16K 4 × utiliza descodificação bidimensional (descodificadores X e Y)
no endereçamento.
a) Quais são as dimensões de cada descodificador e quantas portas AND são necessárias
para descodificar os endereços;
b) Determine os valores de X e de Y quando o endereço corresponde à posição de
memória 6000.
94) Quantas unidades de memória RAM 32K 8 × são necessárias para ter uma capacidade
de memória de 256K bytes? Quantas linhas de endereçamento são necessárias para
aceder aos 256K bytes? Quantas dessas linhas estão ligadas a todas as unidades de
memória?
95) Uma unidade de memória DRAM utiliza descodificação bidimensional de
endereçamento. Tem 13 pinos de endereçamento em que as linhas têm mais 1 bit que as
colunas. Qual é a capacidade da memória?
96) Mostre as ligações necessárias para construir uma ROM 128 8 × a partir de quatro
ROMs 32 8 × com entrada Enable e um descodificador.
97) Uma unidade de memória ROM 4096 8 × tem duas entradas de selecção e opera a partir
de uma fonte de 5V. Quantos pinos são necessários no encapsulamento do circuito
integrado?
98) Na figura seguinte está representada uma ROM 32 6 × (com a linha
0
2 como indicado na
figura) que converte um número binário de 6 bits no código BCD de 2 dígitos
correspondente e.g. 100001 é convertido para 011 0011 (33 em decimal). Especifique a
tabela de verdade desta ROM.



99) Obtenha a tabela de verdade de uma ROM 8 4 × que implemente as seguintes as funções
combinatórias:
( ) ( ) , , 1, 2, 4, 6 A x y z =
¿

( ) ( ) , , 0,1, 6, 7 B x y z =
¿

( ) ( ) , , 2, 6 C x y z =
¿

( ) ( ) , , 1, 2, 3, 5, 7 D x y z =
¿

100) Para a ROM da questão anterior indique o conteúdo das palavras nos endereços 1 e 4.
1
D
2
D
3
D
4
D
5
D
6
D
1
I
2
I
3
I
4
I
5
I
0
2
1
2
2
2
4
2
5
2
3
2
0
10
1
10
32 6
ROM
×
Fundamentos de Tecnologia

(Utilize os circuitos RTL, DTL e TTL apresentados na aula teórica)



101) Considere as seguintes especificações do integrado TTL 74LS00 (4 portas AND de 2
entradas). Calcule o fan-out, a potência dissipada, o tempo de propagação e a margem
de ruído de uma porta NAND.
Parâmetro Nome Valor
CC
V Tensão de Alimentação 5 V
CCH
I Corrente de Alimentação no nível H (4 portas) 10 mA
CCL
I Corrente de Alimentação no nível L (4 portas) 20 mA
OH
V Tensão de Saída no nível H (min) 2.7 V
OL
V Tensão de Saída no nível L (max) 0.5 V
IH
V Tensão de Entrada no nível H (min) 2 V
IL
V Tensão de Entrada no nível L (max) 0.8 V
OH
I Corrente de Saída no nível H (max) 1 mA
OL
I Corrente de Saída no nível L (max) 20 mA
IH
I Corrente de Entrada no nível H (max) 0.05 mA
IL
I Corrente de Entrada no nível L (max) 2 mA
PLH
t Tempo de Propagação L → H 3 ns
PHL
t Tempo de Propagação H → L 3 ns

102) Considere uma porta NOR da família RTL com um fan-out de 5. Determine:
a) a tensão de saída no nível H;
b) a tensão de entrada mínima necessária para que um transístor sature quando 20 | = ;
c) usando os resultados anteriores determine a margem de ruído de uma porta RTL
quando a entrada é H e o fan-out é 5.
103) Mostre que o transístor de saída de uma porta DTL satura quando todas as entradas
estão H. Assuma 20 | = .
104) Ligue a saída Y da porta DTL a N entradas de portas semelhantes. Assuma que o
transístor de saída está saturado e que a sua corrente de base é 0.44mA . Considere
20 | = .
a) Calcule a corrente na resistência de 2kΩ;
b) Calcule a corrente fornecida por cada entrada ligada à saída desta porta;
c) Calcule a corrente de colector total no transístor de saída em função de N;
d) Obtenha o valor de N que mantém o transístor na saturação;
e) Determine é o fan-out da porta.
105) Considere que todas as entradas da porta TTL open-collector estão no estado H i.e.,
3V.
a) Determine as tensões na base, colector e emissor de todos os transístores;
b) Obtenha o valor mínimo de | do transístor Q
2
que garante que este transístor satura;
c) Calcule a corrente de base no transístor Q
3
;
d) Assumindo que o | mínimo de Q
3
é 6.18, calcule o valor da corrente máxima que
pode ser tolerada no colector para que Q
3
se mantenha na saturação;
e) Determine o valor mínimo de
L
R que garante a saturação de Q
3
.















(Exercícios retirados de M. Morris Mano, “Digital Design”, 3ª Edição - ISBN 0-13-035525-
9)
(Imagem do microprocessador na 1ª página retirada de www.nanoelectronics.jp)