You are on page 1of 4

INTRODUCCIN

Los flip-flop son conjuntos de compuertas lgicas interconectadas, de tal forma que sean
capaces de guardar un estado (alto o bajo) durante un perodo de tiempo sin que haya un
efecto nuevo sobre la salida debido a un cambio en sus entradas, ya que a diferencia de las
compuertas, los flip-flop, no cambian su estado de acuerdo a los niveles de entrada en ese
momento.

La salida normal de un flip-flop se la suele llamar con , tambin el flip-flop suele tener
una entrada invertida

. Cuando se habla del estado de un flip-flop se hace referencia al


valor que est dando Q. Cuando Q cambia a 1 (SET) se dice que al seal se estableci,
mientras que cuando Q cambia a 0 (CLEAR) se dice que se borro o restableci.

En el presente trabajo nos centraremos en 2 de ellos:
El flip-flop tipo D
El flip-flop tipo J-K

Para entender mejor estos flip-flop vamos a ver lo que son los flip-flop sincronizados por
reloj:
Los flip-flop sincronizados por reloj tienen una entrada clock (CLK CK) que
usualmente se activa con la transicin.
Los flip-flop sincronizados por reloj tienen entradas de control conocidas como
entradas de control sncronas, debido a que estas entradas no tendrn ningn
efecto hasta que el clock se active.
Las entradas de control controlan el QUE (a que estado cambiar la salida),
mientras que el clock determina el CUANDO. [1]

FLIP FLOP TIPO D
Es un tipo de flip-flop sincronizado por reloj, solo tiene una entrada de control, y en este
caso la salida Q obtienen el valor de la lnea de datos D en el momento en el que el clock
es activado (transicin positiva).



Este flip-flop se lo puede construir partiendo de un flip-flop tipo R-S o uno tipo J-K
uniendo la salida set con la salida reset con una compuerta NOT.





La tabla de verdad para este flip-flop se puede determinar:

D CLK Q
0 0
1 1



CIRCUITO INTEGRADO HD74LS74






FLIP FLOP TIPO J-K
Es uno de los que ms se acomoda a todo uso, tiene 2 entradas J y K que son entradas de
control sncronas, es parecido a un flip-flop R-S con la ventaja de que no existen entradas
ambiguas.



Su salida Q est determinada de la siguiente manera:

J K CLK Q
0 0 (sin cambios)
0 1 0
1 0 1
1 1 conmuta

Si J y K son diferentes, la salida Q es igual a J.
Si J y K son ceros, la salida Q es la misma salida que ya estaba.
Si J y K son unos, la salida Q cambia de estado.



CIRCUITO INTEGRADO 74VHC112


CONCLUSIONES:
Los flip-flop son configuraciones de compuertas lgicas cuya funcin principal es
la de una memoria.
En los flip-flop sincronizados por reloj, generalmente el clock es el que da el
momento para la transicin, mientras que las entradas son las que cambian la
seal de salida.

BIBLIOGRAFA:
Ronald J. Tocci, Neal S.Widmer, and Gregory L. Moss. Flip-Flop. In Sistemas
Digitales-Principios Y Aplicaciones, 10ma ed. Mxico: Pearson Education, n.d.
Flip-Flops [En lnea]. http://hyperphysics.phy-
astr.gsu.edu/hbasees/electronic/flipflop.html#c1 Fecha: 06-05-2014
Latch and flip-flop [En lnea]. http://groundup.informaticalibera.net/a38.html
Fecha: 06-05-2014

REFERENCIAS:
[1] Ronald J. Tocci, Neal S.Widmer, and Gregory L. Moss. Flip-Flop. In Sistemas
Digitales-Principios Y Aplicaciones, 10ma ed. Mxico: Pearson Education, pag:223