Circuitos Lógicos Secuenciales (Informe)

UNIVERSIDAD NACIONAL DEL SANTA 4-5-2014
INGENIERA DE SISTEMAS E INFORMTICA 1

Ao de la Promocin de la Industria
Responsable y del Compromiso Climtico

CURSO:
SISTEMAS DIGITALES
DOCENTE:
CARLOS GUERRA
ESTUDIANTES:
MONDOEDO TORRES MARLENE VALERIE
LPEZ OLIVOS LETICIA TERESA
CDIGOS:
0201214014
0201214037
CICLO:
V

LABORATORIO N 01:
CIRCUITOS LGICOS SECUENCIALES

UNIVERSIDAD NACIONAL DEL SANTA
NUEVO CHIMBOTE- PER


CIRCUITOS LGICOS SECUENCIALES

1. CIRCUITOS LATCH- SR CON COMPUERTAS NAND Y NOR:
El latch es construido mediante la interconexin
retroalimentada de puertas lgicas NOR (negativo OR), o
bien de puertas lgicas NAND (aunque en este caso la
tabla de verdad tiene salida en lgica negativa para evitar
la incongruencia de los datos).
El bit almacenado est presente en la salida marcada
como Q.

2. CERROJO D:

El flip-flop D (datos) es una ligera modificacin del flip-
flop SR. Un flip-flop SR se convierte a un flip-flop D
insertando un inversor entre S y R y asignando el
smbolo D a la entrada nica. La entrada D se muestra
durante la ocurrencia de uan transicin de reloj de 0 a
1. Si D = 1, la salida del flip-flop va al estado 1, pero si
D = 0, la salida del flip-flop va a el estado 0

3. CERROJO JK:
Un flip-flop JK es un refinamiento del flip-flop SR en el
sentido que la condicin indeterminada del tipo SR se
define en el tipo JK. Las entradas J y K se comportan
como las entradas S y R para iniciar y reinicia el flip-
flop, respectivamente. Cuando las entradas J y K son
ambas iguales a 1, una transicin de reloj alterna las
salidas del flip-flop a su estado complementario.

4. CERROJO D A PARTIR DE UN JK:
El cerrojo D es el nico cerrojo til
que es posible montar a partir de un
cerrojo JK, gracias a que nunca ocurre
que J=K=1. Posee una nica entrada
llamada D. Para conseguir este
comportamiento, entre las entradas J
y K del cerrojo se intercala un inversor, provocando que la entrada D sea igual a la
entrada J, y la entrada K sea la negacin de D.



5. CERROJO SR CON ENTRADA DE RELOJ:

El smbolo grfico del flip-flop RS sincronizado, Tiene tres
entradas: S, R y CP. La entrada CP no se describe dentro del
recuadro debido a que se reconoce fcilmente por un
pequeo tringulo. El tringulo es un smbolo para el
indicador dinmico y denota el hecho que el flip-flop
responde a una transicin del reloj de entrada o flanco de
subida de una seal de un nivel bajo (o binario) a un nivel
alto (1 binario). Las salidas del flip-flop se marcan con Q y
Q dentro del recuadro. Se le puede designar al flip-flop un
nombre de variable diferente aunque se escriba una Q dentro del recuadro.

6. CERROJO JK CON ENTRADA DE RELOJ:

El flip-flop JK se comporta como un flip-flop RS
excepto cuando J y K sean ambos 1. Cuando J y
K sean 1, el pulso de reloj se transmite a travs
de una compuerta AND solamente; aquella
cuya entrada se conecta a la salida del flip-flop
la cual es al presente igual a 1. As, si Q=1, la
salida de la compuerta AND superior se
convertir en 1 una vez que se aplique un pulso
de reloj y el flip-flop se ponga a cero. Si Q=1 la salida de la compuerta AND se convierte
en 1 y el flip-flop se pone a uno. En cualquier caso, el estado de salida del flip-flop se
complementa.

7. CERROJO SR CON ENTRADAS DE CK, PRESET, CLEAR:

Tiene dos entradas asncronas (PRESET y CLEAR)
cuya funcin es colocar la salida del biestable a 1
0 asncronamente, es decir,
independientemente del estado del reloj.

8. FLIP FLOP SR DISPARADO POR FLANCO POSITIVO:
Los flip-flops son dispositivos
secuenciales sncronos (necesitan
una seal de reloj para funcionar),
que se utilizan para almacenar un
bit de informacin. En concreto, los
que son activos o disparados por
flanco de reloj (existe otra variedad que son activos por nivel) son los ms utilizados en la
construccin de contadores y registros.



PRCTICA DE SISTEMAS DIGITALES N 01
DE CIRCUITOS SENCUENCIALES

1. LATCH SR: Utilizar compuertas 74LS02 y 74LS00.

a. COMPUERTAS NOR:



b. COMPUERTAS NAND:

2. CERROJO D: Utilizar compuertas 74LS02 y 74LS04.



3. CERROJO JK : Utilizar compuertas 74LS00



4. CERROJO D A PARTIR DE JK: Utilizar compuertas 74LS00 y 74LS04



5. CERROJO SR CON ENTRADA DE RELOJ: Utilizar compuertas 74LS00



6. CERROJO JK CON ENTRADA DE RELOJ: Utilizar compuertas 74LS00 y 74LS10



7. CERROJO SR CON ENTRADAS DE CK, PRESET, CLEAR: Utilizar compuertas 74LS00,
74LS02 y 74LS08

NOTA: cuando corremos el programa comprobamos que los valores que tomen tanto
S como R no influyen en gran manera en el resultado, sin embargo los valores de
clear y del preset si tienen gran influencia, es por ese motivo que se plante la tabla
de verdad de ese modo, en funcin de Preset y clear.
La entrada de reloj hace que los resultados no se puedan evaluar en forma definida,
ya que en ciertos momentos el led se enciende o parpadea, pero si se cambia el
estado del preset y del clear entonces se apaga y se enciende definitivamente


Esto se debe a que la entrada de reloj enva su seal en un tiempo indefinido, el cual
no podemos medir a simple vista.

8. CERROJO CON ENTRADA DE RELOJ, PRESET, CLEAR: Utilizar compuertas 74LS00, 74LS10

NOTA: sucede lo mismo que en el caso 7, pero con resultados inversos en la
tabla de verdad.



9. FLIP FLOP SR DISPARADO POR FLANCO POSITIVO: Utilizar compuertas 74LS00, 74LS04 y
74LS08.

Circuitos Lógicos Secuenciales (Informe)

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Circuitos Lógicos Secuenciales (Informe)

Uploaded by

Copyright:

Available Formats

UNIVERSIDAD NACIONAL DEL SANTA 4-5-2014

INGENIERA DE SISTEMAS E INFORMTICA 1

You might also like