You are on page 1of 30

AUTOMAÇÃO AUTOMAÇÃO

(M323) (M323) (M323) (M323)
CAPÍTULO V CAPÍTULO V
Biestáveis Biestáveis ((Flip Flip--Flops Flops)) Biestáveis Biestáveis ((Flip Flip--Flops Flops))
2011/2012 2011/2012
Bibliografia Bibliografia Bibliografia Bibliografia
Mário Serafim Nunes (1982),
Si t Di it i Edit i l P Sistemas Digitais, Editorial Presença
Antonio Padilla (1993), Sistemas ( ),
Digitais, Editora MacGraw-Hill de
Portugal Ltda Portugal, Ltda
© Luis Filipe Baptista – ENIDH/DEM
2
S á i S á i Sumário Sumário
Memórias biestáveis (Flip-Flops)
Biestável R/S
Biestável RST Biestável RST
Biestável D
Biestável JK Master-Slave
Aplicações dos biestáveis Aplicações dos biestáveis
© Luis Filipe Baptista – ENIDH/DEM
3
Biestáveis Biestáveis Biestáveis Biestáveis
Definições básicas Definições básicas
Circuitos combinatórios: as suas as suas
saídas ficam definidas saídas ficam definidas
exclusivamente através do exclusivamente através do exclusivamente através do exclusivamente através do
conhecimento dos valores lógicos conhecimento dos valores lógicos
presentes nas suas entradas presentes nas suas entradas presentes nas suas entradas presentes nas suas entradas
© Luis Filipe Baptista – ENIDH/DEM
4
Biestáveis Biestáveis Biestáveis Biestáveis
Definições Definições
Circuitos sequenciais ou com q
memória: são circuitos em que o
conhecimento das entradas num conhecimento das entradas num
determinado instante, não é suficiente
para definir o valor das saídas nesse para definir o valor das saídas nesse
instante
© Luis Filipe Baptista – ENIDH/DEM
5
Biestáveis Biestáveis Biestáveis Biestáveis
Exemplo Exemplo
Este circuito, para além da entrada
t A i t t d B externa A, possui uma outra entrada B
interna
© Luis Filipe Baptista – ENIDH/DEM
6
Bi tá i Bi tá i Biestáveis Biestáveis
D fi i õ Definições
Tabela de funcionamento e diagrama g
temporal
Entrada
A
0 1 0
A
Saída
B
0 1 1
B
© Luis Filipe Baptista – ENIDH/DEM
7
Biestáveis Biestáveis Biestáveis Biestáveis
Análise do funcionamento do circuito
Da análise das formas de onda de A e B, Da análise das formas de onda de A e B,
assim como da Tabela, ressalta o facto de
à entrada A = 0 poderem corresponder à e t ada 0 pode e co espo de
dois valores da saída (B = 0 ou B = 1)
Neste caso a saída depende da evolução Neste caso, a saída depende da evolução
da entrada, ou seja do seu passado
© Luis Filipe Baptista – ENIDH/DEM
8
Biestáveis Biestáveis Biestáveis Biestáveis
Análise do funcionamento do circuito
É por este motivo que se diz que os É por este motivo que se diz que os
circuitos que para além das entradas
externas, têm também entradas internas e te as, tê ta bé e t adas te as
realimentadas das saídas nas entradas,
possuem memória p
© Luis Filipe Baptista – ENIDH/DEM
9
Biestáveis Biestáveis Biestáveis Biestáveis
Biestável R/S (Flip Flop R/S) Biestável R/S (Flip-Flop R/S)
Esquema com NORS
© Luis Filipe Baptista – ENIDH/DEM
10
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do flip flop R/S Funcionamento do flip-flop R/S
O nível 0 na entrada OU é o elemento
t ã i d l ló i d neutro, não impondo o valor lógico da
saída, o qual fica dependente da outra
t d entrada
Neste circuito, para S = R = 0, o valor
das saídas é apenas dependente das
entradas internas
Com S = R = 0 é possível ver que o
circuito pode permanecer no estado (Q =
© Luis Filipe Baptista – ENIDH/DEM
11
p p (Q
0 , Q’= 1) ou (Q = 1 , Q’= 0)
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do flip flop R/S Funcionamento do flip-flop R/S
Activar a entrada S (Set, Pôr) é fazer S =
1 R 0 I t f Q’ 0 1 com R = 0. Isto faz com que Q’= 0,
ficando o NOR da entrada R com dois
t d dá Q 1 zeros nas entradas, o que dá Q=1
Conclusão: S = 1 e R = 0 →Q = 1 Q
Se agora desactivarmos S, ou seja, se
voltarmos a S = R = 0 verificamos que se voltarmos a S = R = 0 verificamos que se
mantém Q = 1, pois as entradas internas
mantiveram o valor da saída
© Luis Filipe Baptista – ENIDH/DEM
12
mantiveram o valor da saída
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do flip-flop R/S
Activando agora a entrada R (Reset, Activando agora a entrada R (Reset,
Repôr), isto é, façamos R = 1, S = 0: o
flip-flop vai para o estado Q= 0 p op a pa a o estado Q 0
Se agora desactivarmos R, ou seja, se
voltarmos a S = R = 0 o flip-flop manterá voltarmos a S = R = 0 o flip flop manterá
o estado (Q = 0) por razões análogas ao
caso anterior caso anterior
© Luis Filipe Baptista – ENIDH/DEM
13
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do flip-flop R/S
Tabela de funcionamento Tabela de funcionamento
A b t d 1 f Q
Entradas
S R
Saída
Q
Comentários
Ambas as entradas a 1 fazem Q=
S R Q
0 0 mantém Q mantém o valor que tinha
t i t anteriormente
1 0 1 S=1 ; R=0 → coloca Q=1
0 1 0 S=0 ; R=1 → coloca Q=0
1 1 0
Q’ (*) 0
(Esta situação não define um
t d )
© Luis Filipe Baptista – ENIDH/DEM
14
Q’ (*)= 0 estado)
Biestáveis Biestáveis Biestáveis Biestáveis
F i t d fli fl R/S Funcionamento do flip-flop R/S
Situação de S=R=1 para S=R=0
Esta situação corresponde à desactivação
simultânea de ambas as entradas simultânea de ambas as entradas
Teoricamente as saídas passam de Q =Q’
= 0 para Q =Q’ = 1 uma vez que os NORs = 0 para Q =Q = 1, uma vez que os NORs
ficam com dois zeros nas suas entradas,
mas agora as saídas a “1” são realimenta- mas agora as saídas a 1 são realimenta
das nas entradas internas, o que fará
aparecer novamente na saída Q =Q’= 0
© Luis Filipe Baptista – ENIDH/DEM
15
aparecer novamente na saída Q =Q = 0
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do flip flop R/S Funcionamento do flip-flop R/S
Este ciclo repetir-se-ia numa oscilação de
alta frequência se o tempo de propagação alta frequência se o tempo de propagação
das duas portas fosse rigorosamente
igual igual
Na prática isto nunca acontece, acabando
uma porta por se adiantar relativamente uma porta por se adiantar relativamente
à outra, mas o estado em que o flip-flop
acaba por ficar (Q = 0, Q’= 1 ou Q = 1, acaba por ficar (Q 0, Q 1 ou Q 1,
Q’= 0) é imprevisível de conhecer à priori
Conclusão: é absolutamente de evitar
© Luis Filipe Baptista – ENIDH/DEM
16
Conclusão: é absolutamente de evitar
que esta transição aconteça
Biestáveis Biestáveis Biestáveis Biestáveis
Di t l d fli fl R/S Diagrama temporal do flip-flop R/S
© Luis Filipe Baptista – ENIDH/DEM
17
Bi tá i Bi tá i Biestáveis Biestáveis
Tabelas de funcionamento e de
excitação do flip-flop R/S ç p p /
S R
Saída
Q
Saída
actual
Saída
seguinte S R S R
Q
actual
Q
n
seguinte
Q
n+1
S R
0 0 Mantém 0 0 0 ∅
0 1 0 0 1 1 0
1 0 1 1 0 0 1 1 0 1 1 0 0 1
1 1 n/usado 1 1 ∅ 0
© Luis Filipe Baptista – ENIDH/DEM
18
Biestáveis Biestáveis Biestáveis Biestáveis
A li ã áti d bi tá i RS Aplicação prática dos biestáveis RS
Limpador de contactos, muito útil em
entradas de circuitos digitais
Utiliza-se porque as vibrações ou os p q ç
maus contactos dos comutadores
electromecânicos fazem com que a q
actuação manual dos comutadores,
provoque o aparecimento duma série de p q p
transições rápidas muito inconvenientes
© Luis Filipe Baptista – ENIDH/DEM
19
Biestáveis Biestáveis Biestáveis Biestáveis
E l d li ã (1) C t ã Exemplo de aplicação (1): Comutação
electromecânica
© Luis Filipe Baptista – ENIDH/DEM
20
Biestáveis Biestáveis Biestáveis Biestáveis
Exemplo de aplicação (1) : comutação Exemplo de aplicação (1) : comutação
com contactos limpos
© Luis Filipe Baptista – ENIDH/DEM
21
Biestáveis Biestáveis Biestáveis Biestáveis
Exemplo de aplicação (2) Exemplo de aplicação (2)
O circuito utiliza um flip-flop R/S básico e
â permite que uma lâmpada (ou outra
carga qualquer) seja acesa ou apagada
é através de 2 interruptores do tipo
impulso (B1 e B2). Um toque em B1
d lâ d á acende a lâmpada, que permanecerá
acesa mesmo após B1 ter sido
d d desactuado.
O mesmo se aplica para B2, que apaga a
© Luis Filipe Baptista – ENIDH/DEM
22
lâmpada
Biestáveis Biestáveis Biestáveis Biestáveis
Exemplo de aplicação (2) Exemplo de aplicação (2)
© Luis Filipe Baptista – ENIDH/DEM
23
Biestáveis Biestáveis Biestáveis Biestáveis
Biestável RST Biestável RST
O biestável RST tem uma entrada T de
controlo das entradas S e R
© Luis Filipe Baptista – ENIDH/DEM
24
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do biestável RST Funcionamento do biestável RST
Quando tivermos T = 1 as portas NAND
ã í estão abertas, obtendo-se nas suas saídas
S e R as negações de S e R, isto é, o
f á circuito transforma-se num biestável RS
simples
Pelo contrário, quando T = 0 as portas
estão fechadas, obtendo-se nas suas
saídas dois 1 lógicos que, como sabemos,
não afectam o estado do flip-flop ao qual
© Luis Filipe Baptista – ENIDH/DEM
25
estão ligados
Biestáveis Biestáveis Biestáveis Biestáveis
Funcionamento do biestável RST Funcionamento do biestável RST
A condição T = 1 é a situação de trinco
(latch) aberto que autoriza (enable) a (latch) aberto, que autoriza (enable) a
abertura das portas das entradas S e R e
consequentemente permite pôr o flip-flop consequentemente permite pôr o flip flop
no estado que estas entradas lhe
impuserem p
A condição T = 0 é a situação de trinco
fechado, que impede (disable) qualquer , q p ( ) q q
alteração do estado do flip-flop por
actuação das entradas S e R enquanto T
i 0
© Luis Filipe Baptista – ENIDH/DEM
26
se mantiver a 0
Bi tá i Bi tá i Biestáveis Biestáveis
á Tabela de funcionamento do biestável RST
Entradas Saída Entradas
T S R
Saída
Q
é 0 ∅ ∅ mantém
1 0 0 mantém
1 0 1 0
1 1 0 1
1 1 1 --
© Luis Filipe Baptista – ENIDH/DEM
27
Bi tá i Bi tá i Biestáveis Biestáveis
Bi á l D Biestável D
Este biestável constrói-se a partir do RST,
impondo-se que seja sempre R = S’
Para tal liga-se um inversor da entrada S na
entrada R ficando assim com uma entrada T
e outra entrada a que iremos designar por D
á Este flip-flop tem várias designações na
literatura inglesa: bistable latch (trinco bi-
está el) data latch (t inco de dados) o estável), data latch (trinco de dados) ou
simplesmente D latch
© Luis Filipe Baptista – ENIDH/DEM
28
Bi tá i Bi tá i Biestáveis Biestáveis
Tabela de funcionamento do biestável
D (D latch) ( )
T D Q
0 ∅ mantém-se
1 0 0
1 1 1
© Luis Filipe Baptista – ENIDH/DEM
29
Bi tá i Bi tá i Biestáveis Biestáveis
Diagrama temporal do biestável D
© Luis Filipe Baptista – ENIDH/DEM
30
Bi tá i Bi tá i Biestáveis Biestáveis
Aplicação típica do biestável D
Uma aplicação vulgar do Latch D é na Uma aplicação vulgar do Latch D é na
memorização de algarismos decimais
codificados em binário cod cados e b á o
Associa-se um descodificador BCD ligado
a um display de 7 segmentos para a a um display de 7 segmentos para a
visualização do número memorizado nos
quatro Latch quatro Latch
© Luis Filipe Baptista – ENIDH/DEM
31
Bi tá i Bi tá i Biestáveis Biestáveis
Esquema da aplicação do biestável D
© Luis Filipe Baptista – ENIDH/DEM
32
Bi tá i Bi tá i Biestáveis Biestáveis
Fli fl RS M Sl Flip-flop RS Master-Slave
A estrutura Master-Slave é constituída
basicamente por dois flip-flops RST
básicos, chamando-se o de entrada
M t (M t ) d íd Sl Master (Mestre) e o de saída Slave
(Escravo)
Note se também q e a ent ada de elógio Note-se também que a entrada de relógio
do primeiro está negada em relação à do
segundo pelo que ambos os flip-flops segundo, pelo que ambos os flip-flops
RST nunca poderão estar simultanea-
mente abertos
© Luis Filipe Baptista – ENIDH/DEM
33
mente abertos
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip-flop RS Master-
Slave
T= 1: abre o Master e mantém fechado o
Slave, permitindo assim que as saídas S e Slave, permitindo assim que as saídas S e
R determinem o estado das saídas
internas Qi e Q’i do Master internas Qi e Q i do Master
Não há contudo qualquer variação das
saídas do Slave que são também as saídas do Slave, que são também as
saídas do flip-flop Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
34
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip-flop RS Master-
Slave
T=0: na segunda fase, T vai a 0 e nesse
instante o Master é fechado, enquanto instante o Master é fechado, enquanto
que o Slave abre permitindo assim que o
que ficou memorizado em Qi e Q’i passe que ficou memorizado em Qi e Q i passe
para as saídas exteriores Q e Q’
© Luis Filipe Baptista – ENIDH/DEM
35
Bi tá i Bi tá i Biestáveis Biestáveis
Esquema do flip-flop RS Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
36
Bi tá i Bi tá i Biestáveis Biestáveis
Tabela de funcionamento do flip flop Tabela de funcionamento do flip-flop
RS Master-Slave

fase
T 1
Master
aberto
Slave
Aquisição de dados: o flip-
flop está receptivo às
entradas T=1 Slave
Fechado
entradas
Os valores de S e R vão
determinar o estado da saída determinar o estado da saída
interna Q
i
2ª Master Processamento de dados: 2
fase T=0
Master
fechado
Slave
Processamento de dados:
Envio da informação obtida
na fase anterior para a saída
© Luis Filipe Baptista – ENIDH/DEM
37
aberto externa Q
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip-flop RS Master-Slave Funcionamento do flip-flop RS Master-Slave
A tabela de funcionamento do RS Master-
Sl é idê ti à d RST ó Slave é idêntica à do RST, só que no
Master-Slave a saída está sincronizada
t i ã (1 0) d i l d com a transição (1 →0) do sinal de
relógio (↓)
Assim, se com T = 1 fizermos S = 1, R =
0 é feito o Set do Master, pelo que a saída
ó interna Qi vai a 1 e na próxima transição
para 0 de T, o valor de Qi vai ser
í
© Luis Filipe Baptista – ENIDH/DEM
38
transferido para a saída, fazendo Q = 1
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip flop RS Master Funcionamento do flip-flop RS Master-
Slave
No entanto, continuamos com problemas
se as entradas forem S = R = 1
Para resolver esse inconveniente, faz-se
uma modificação do circuito anterior, ç ,
introduzindo duas ligações cruzadas das
saídas para as entradas e transformando p
assim o flip-flop RS Master-Slave no flip-
flop JK Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
39
p
Bi tá i Bi tá i Biestáveis Biestáveis
Esquema do flip-flop JK Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
40
Bi tá i Bi tá i Biestáveis Biestáveis
Esquema simplificado do flip-flop JK
Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
41
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip-flop JK Master-
Slave
Em virtude de haver duas linhas de
realimentação das saídas Q e Q’ nas realimentação das saídas Q e Q nas
entradas, já é possível ter S1 = R1= 1
mesmo que tenhamos J = K = 1, pois ou mesmo que tenhamos J = K = 1, pois ou
se tem Q = 0 ou Q’= 0 e portanto ou está
fechada a porta do J ou a porta do K fechada a porta do J ou a porta do K
© Luis Filipe Baptista – ENIDH/DEM
42
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip flop JK Master Funcionamento do flip-flop JK Master-
Slave
Suponhamos que fazemos J = K = 1 e
que temos Q = 0. Nesta situação a porta
de K fica fechada, pelo que tem-se S1 = 1
e R1 = 0, que é a condição que põe Q= 1
Se tivermos Q = 1 é agora a entrada J
que fica inibida pela linha de realimen- q p
tação de Q’, obtendo-se S1 = 0 e R1 = 1,
que é a condição que põe a saída Q=0
© Luis Filipe Baptista – ENIDH/DEM
43
q ç q p Q
Bi tá i Bi tá i Biestáveis Biestáveis
Diagrama temporal do flip flop JK Diagrama temporal do flip-flop JK
Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
44
Bi tá i Bi tá i Biestáveis Biestáveis
Tabela de funcionamento do flip flop Tabela de funcionamento do flip-flop
JK Master-Slave Q
T J K Q
t
Flanco descendente ↓ 0 0 Q Flanco descendente ↓ 0 0 Q
Flanco descendente ↓ 0 1 0
Flanco descendente ↓ 1 0 1
Flanco descendente ↓ 1 1 Q’ Flanco descendente ↓ 1 1 Q
0 ∅ ∅ Q
© Luis Filipe Baptista – ENIDH/DEM
45
Q
Bi tá i Bi tá i Biestáveis Biestáveis
Funcionamento do flip flop JK Master Funcionamento do flip-flop JK Master-
Slave
Os símbolos Q e Qt que aparecem nos
flip-flops síncronos referem
respectivamente a saída antes e depois
da ocorrência da transição activa do
relógio
Por exemplo, Qt = Q equivale a dizer que p , Q Q q q
o flip-flop manteve o estado. Quando
tivermos Qt =Q’, isto significa que o flip-
© Luis Filipe Baptista – ENIDH/DEM
46
Q Q , g q p
flop muda de estado
Bi tá i Bi tá i Biestáveis Biestáveis
Tabelas do flip flop JK Master Slave Tabelas do flip-flop JK Master-Slave
Saída Saída
J K
Saída
Q
Saída
Actual
Q
n
Saída
seguinte
Q
n+1
J K
0 0 Mantém 0 0 0 ∅
0 1 0 0 1 1 ∅
1 0 1 1 0 ∅ 1 1 0 1 1 0 ∅ 1
1 1 Complementa 1 1 ∅ 0
© Luis Filipe Baptista – ENIDH/DEM
47
Bi tá i Bi tá i Biestáveis Biestáveis
Fli fl JK M t Sl Flip-flop JK Master-Slave
Para além das entradas J e K ou D existem
normalmente nos flip-flops integrados duas
entradas denominadas Preset e Clear, cujo
funcionamento é assíncrono
Isto significa que o seu efeito sobre o estado Isto significa que o seu efeito sobre o estado
ou a saída do flip-flop não está sincronizado
nem condicionado pelas transições do sinal e co d c o ado pe as t a s ções do s a
de relógio (Clk)
© Luis Filipe Baptista – ENIDH/DEM
48
Bi tá i Bi tá i Biestáveis Biestáveis
Sí b l d fli fl JK D Ed Símbolos do flip-flop JK e D, Edge-
Triggered ou Master-Slave
© Luis Filipe Baptista – ENIDH/DEM
49
Bi tá i Bi tá i Biestáveis Biestáveis
Fli fl i t d Flip-flops integrados
Flip-flops assíncronos:
RS Básico com NANDs 74279 (4 flip-flops)
Latch D 74373 (8 flip-flops)
Flip-flops síncronos:
D Edge Triggered (Flanco positivo e negativo)
- 74175 (4 flip-flops)
JK Edge Triggered (Flanco positivo e
i ) 74112 (2 fli fl ) negativo) - 74112 (2 flip-flops)
JK Master-Slave (Flanco positivo e negativo)
7476 (2 flip flops)
© Luis Filipe Baptista – ENIDH/DEM
50
- 7476 (2 flip-flops)
Bi tá i Bi tá i Biestáveis Biestáveis
Biestáveis JK síncronos
Para que os flip-flops síncronos funcionem Para que os flip flops síncronos funcionem
correctamente é necessário que os valores
lógicos das entradas J, K ou D estejam óg cos das e t adas J, ou esteja
estáveis durante um curto intervalo de
tempo, antes e após a ocorrência da p , p
transição activa do relógio
© Luis Filipe Baptista – ENIDH/DEM
51
Bi tá i Bi tá i Biestáveis Biestáveis
Biestáveis JK síncronos
Podem definir-se os seguintes tempos: Podem definir se os seguintes tempos:
Set-Up time : intervalo de tempo anterior à
ocorrência da transição activa do relógio ocorrência da transição activa do relógio
durante o qual as entradas de dados têm de
permanecer estáveis permanecer estáveis
Hold time : intervalo de tempo posterior à
ocorrência da transição activa do relógio ocorrência da transição activa do relógio
durante o qual as entradas de dados têm de
permanecer estáveis
© Luis Filipe Baptista – ENIDH/DEM
52
permanecer estáveis
Bi tá i Bi tá i Biestáveis Biestáveis
Biestáveis JK síncronos
Para se ter uma ideia prática destes Para se ter uma ideia prática destes
tempos, pode referir-se que os tempos de
Set-Up e de Hold são da ordem de 10 a 25 Set Up e de o d são da o de de 0 a 5
ns nos flip-flops da família TTL
Isto implica uma frequência máxima de Isto implica uma frequência máxima de
relógio (clock) da ordem de 30 a 40 MHz
© Luis Filipe Baptista – ENIDH/DEM
53
Bi tá i Bi tá i Biestáveis Biestáveis
Exemplo de aplicação dos flip-flops JK Exemplo de aplicação dos flip-flops JK
O circuito utiliza um flip-flop JK Master-
Sl it lâ d ( Slave e permite que uma lâmpada (ou
outra carga qualquer) seja acesa ou
d t é d ú i i t t apagada através de um único interruptor
do tipo impulso (push-button B1)
Um toque em B1 acende a lâmpada, que
permanecerá acesa mesmo após B1 ser
desactuado
Para apagá-la, basta aplicar um novo
© Luis Filipe Baptista – ENIDH/DEM
54
p g , p
toque em B1
Bi tá i Bi tá i Biestáveis Biestáveis
E l d li ã d fli fl JK Exemplo de aplicação dos flip-flops JK
© Luis Filipe Baptista – ENIDH/DEM
55
Bi tá i Bi tá i Biestáveis Biestáveis
Exemplo de aplicação Exemplo de aplicação
Projecte um contador síncrono decrescente
de módulo 8 através de biestáveis J-K, com
saída de transporte (carry)
Trata-se de projectar um circuito
combinatório no qual Q0 , Q1 e Q2 (estado q Q , Q Q (
actual), serão as variáveis de entrada e J0,
K0, J1, K1 e J2, K2, serão as variáveis de , , , ,
saída. Para construir a tabela do contador, é
preciso ter em atenção a tabela de
© Luis Filipe Baptista – ENIDH/DEM
56
p ç
funcionamento do biestável J-K
Bi tá i Bi tá i Biestáveis Biestáveis
Tabela de verdade Tabela de verdade
© Luis Filipe Baptista – ENIDH/DEM
57
Bi tá i Bi tá i Biestáveis Biestáveis
Mapas de Karnaugh Mapas de Karnaugh
© Luis Filipe Baptista – ENIDH/DEM
58
Bi tá i Bi tá i Biestáveis Biestáveis
Mapas de Karnaugh Mapas de Karnaugh
© Luis Filipe Baptista – ENIDH/DEM
59
Bi tá i Bi tá i Biestáveis Biestáveis
Circuito lógico Circuito lógico
© Luis Filipe Baptista – ENIDH/DEM
60